PCB设计

来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。

在PCB板设计时,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。

以下一些常见的防范措施。

1、尽可能使用多层PCB,相对于双面PCB而言,地平面和电源平面,以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合,使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB,可以考虑使用内层线。

2、对于双面PCB来说,要采用紧密交织的电源和地栅格。电源线紧靠地线,在垂直和水平线或填充区之间,要尽可能多地连接。一面的栅格尺寸小于等于60mm,如果可能,栅格尺寸应小于13mm。

3、确保每一个电路尽可能紧凑。

4、尽可能将所有连接器都放在一边。

5、如果可能,将电源线从卡的中央引入,并远离容易直接遭受ESD影响的区域。

6、在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上,要放置宽的机箱地或者多边形填充地,并每隔大约13mm的距离用过孔将它们连接在一起。

7、在卡的边缘上放置安装孔,安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。

8、PCB装配时,不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。

9、在每一层的机箱地和电路地之间,要设置相同的“隔离区”;如果可能,保持间隔距离为0.64mm。

10、在卡的顶层和底层靠近安装孔的位置,每隔100mm沿机箱地线将机箱地和电路地用1.27mm宽的线连接在一起。与这些连接点的相邻处,在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开,以保持开路,或用磁珠/高频电容的跳接。

11、如果电路板不会放入金属机箱或者屏蔽装置中,在电路板的顶层和底层机箱地线上不能涂阻焊剂,这样它们可以作为ESD电弧的放电极。

12、要以下列方式在电路周围设置一个环形地:

(1)除边缘连接器以及机箱地以外,在整个外围四周放上环形地通路。

(2)确保所有层的环形地宽度大于2.5mm。

(3)每隔13mm用过孔将环形地连接起来。

(4)将环形地与多层电路的公共地连接到一起。

(5)对安装在金属机箱或者屏蔽装置里的双面板来说,应该将环形地与电路公共地连接起来。不屏蔽的双面电路则应该将环形地连接到机箱地,环形地上不能涂阻焊剂,以便该环形地可以充当ESD的放电棒,在环形地(所有层)上的某个位置处至少放置一个0.5mm宽的间隙,这样可以避免形成一个大的环路。信号布线离环形地的距离不能小于0.5mm。

13、在能被ESD直接击中的区域,每一个信号线附近都要布一条地线。

14、I/O电路要尽可能靠近对应的连接器。

15、对易受ESD影响的电路,应该放在靠近电路中心的区域,这样其他电路可以为它们提供一定的屏蔽作用。

16、通常在接收端放置串联的电阻和磁珠,而对那些易被ESD击中的电缆驱动器,也可以考虑在驱动端放置串联的电阻或磁珠。

17、通常在接收端放置瞬态保护器。用短而粗的线(长度小于5倍宽度,最好小于3倍宽度)连接到机箱地。从连接器出来的信号线和地线要直接接到瞬态保护器,然后才能接电路的其他部分。

18、在连接器处或者离接收电路25mm的范围内,要放置滤波电容。

(1)用短而粗的线连接到机箱地或者接收电路地(长度小于5倍宽度,最好小于3倍宽度)。

(2)信号线和地线先连接到电容再连接到接收电路。

19、要确保信号线尽可能短。

20、信号线的长度大于300mm时,一定要平行布一条地线。

21、确保信号线和相应回路之间的环路面积尽可能小。对于长信号线每隔几厘米便要调换信号线和地线的位置来减小环路面积。

22、从网络的中心位置驱动信号进入多个接收电路。

23、确保电源和地之间的环路面积尽可能小,在靠近集成电路芯片每一个电源管脚的地方放置一个高频电容。

24、在距离每一个连接器80mm范围以内放置一个高频旁路电容。

25、在可能的情况下,要用地填充未使用的区域,每隔60mm距离将所有层的填充地连接起来。

26、确保在任意大的地填充区(大约大于25mm*6mm)的两个相反端点位置处要与地连接。

27、电源或地平面上开口长度超过8mm时,要用窄的线将开口的两侧连接起来。

28、复位线、中断信号线或者边沿触发信号线不能布置在靠近PCB边沿的地方。

29、将安装孔同电路公地连接在一起,或者将它们隔离开来。

(1)金属支架必须和金属屏蔽装置或者机箱一起使用时,要采用一个零欧姆电阻实现连接。

(2)确定安装孔大小来实现金属或者塑料支架的可靠安装,在安装孔顶层和底层上要采用大焊盘,底层焊盘上不能采用阻焊剂,并确保底层焊盘不采用波峰焊工艺进行焊接。

30、不能将受保护的信号线和不受保护的信号线并行排列。

31、要特别注意复位、中断和控制信号线的布线。

(1)要采用高频滤波。

(2)远离输入和输出电路。

(3)远离电路板边缘。

32、PCB要插入机箱内,不要安装在开口位置或者内部接缝处。

33、要注意磁珠下、焊盘之间和可能接触到磁珠的信号线的布线。有些磁珠导电性能相当好,可能会产生意想不到的导电路径。

34、如果一个机箱或者主板要内装几个电路板,应该将对静电最敏感的电路板放在最中间。

来源:我爱方案网、网络

围观 382

PCB设计导出Gerber基本操作及注意事项(一)

demi的头像

很多工程师都习惯于将PCB文件设计好后直接扔给PCB板厂处理,特别是使用Protel、Altium Designer和PADS的工程师,这些文件格式板厂都能直接接受,当然,这些是PCB的设计源文件,最终还得由板厂的CAM工程师转换成对应的Gerber文件......

基于PROTEL的高速PCB设计

demi的头像

探讨使用PROTEL设计软件实现高速电路印制电路板设计的过程中,需要注意的一些布局与布线方面的相关原则问题,提供一些实用的、经过验证的高速电路布局、布线技术,提高了高速电路板设计的可靠性与有效性。结果表明,该设计缩短了产品研发周期,增强市场竞争能力。

1、问题的提出

随着电子系统设计复杂性和集成度的大规模提高,时钟速度和器件上升时间越来越快,高速电路设计成为设计过程的重要部分。在高速电路设计中,电路板线路上的电感与电容会使导线等效成为一条传输线。端接元件的布局不正确或高速信号的错误布线都会引起传输线效应问题,从而使系统输出不正确的数据、电路工作不正常甚至完全不工作。基于传输线模型,归纳起来,传输线会对电路设计带来信号反射、串扰、电磁干扰、电源与接地噪声等不良效应。

为了设计出能够可靠性工作的高速PCB电路板,必须对设计进行充分细致的考虑,解决布局布线时可能产生的一些不可靠的问题,缩短产品的研发周期,提高市场竞争力。

2、高频系统的布局设计

PCB设计工程师都要懂的一些基础术语!

demi的头像

1)焊端 termination:无引线表面组装元器件的金属化电极。

2)片状元件 chip component:任何有两个焊端的无引线表面组装无源器件的通称。例如电阻器、电容器、电感器等。

3)密耳 mil:英制长度计量单位,1mil = 0.001inch(英寸)=0.0254 mm(毫米),如无特殊说明,本规范中所用的英制与国标单位的换算均为1mil=0.0254mm。

4)印制电路板 PCB:printed circuit board:完成印制线路或印制电路工艺加工的板子的通称。包括刚性及挠性的单面板、双面板和多层板。

5)焊盘图形简称焊盘 land pattern/pad:位于印制电路板的元件安装面,作为相对应的表面组装元件互连用的导体图形。

6)封装 print package:在印制电路板上按元器件实际尺寸(投影)和引脚规格等做出的,由多个焊盘和表面丝印组成的元器件组装图形。

7)通孔 through hole:用于连接印制电路板面层与底层的电镀通路,于插装元件之用。

8)波峰焊 wave soldering:预先装有元器件的印制电路板沿着一个方向,通过一种稳定的、连续不断的熔融的焊料波峰进行焊接。

PCB设计中消除电源噪声的方法有哪些?

demi的头像

1、注意板上通孔:通孔使得电源层上需要刻蚀开口以留出空间给通孔通过。而如果电源层开口过大,势必影响信号回路,信号被迫绕开,回路面积增大,噪声加大。同时如果一些信号线都集中在开口附近,共用这一段回路,公共阻抗将引发串扰。

2、连接线需要足够多的地线:每一信号需要有自己的专有的信号回路,而且信号和回路的环路面积尽可能小,也就是说信号与回路要并行。

3、模拟与数字电源的电源要分开:高频器件一般对数字噪音非常敏感,所以两者要分开,在电源的入口处接在一起,若信号要跨越模拟和数字两部分的话,可以在信号跨越处放置一条回路以减小环路面积。

4、避免分开的电源在不同层间重叠:否则电路噪声很容易通过寄生电容耦合过去。

5、隔离敏感元件:如PLL。

6、放置电源线:为减小信号回路,通过放置电源线在信号线边上来实现减小噪声。

来源:网络

PCB设计

在任何开关电源设计中,PCB板的物理设计都是最后一个环节,如果设计方法不当,PCB可能会辐射过多的电磁干扰,造成电源工作不稳定,以下针对各个步骤中所需注意的事项进行分析。

从原理图到PCB设计流程

建立元件参数 -> 输入原理网表 -> 设计参数设置 -> 手工布局 -> 手工布线 -> 验证设计 -> 复查 -> CAM输出。

参数设置

相邻导线间距必须能满足电气安全要求,而且为了便于操作和生产,间距也应尽量宽些。最小间距至少要能适合承受的电压,在布线密度较低时,信号线的间距可适当地加大,对高、低电平悬殊的信号线应尽可能地短且加大间距,一般情况下将走线间距设为8mil。

焊盘内孔边缘到印制板边的距离要大于1mm,这样可以避免加工时导致焊盘缺损。当与焊盘连接的走线较细时,要将焊盘与走线之间的连接设计成水滴状,这样的好处是焊盘不容易起皮,而是走线与焊盘不易断开。

元器件布局

实践证明,即使电路原理图设计正确,印制电路板设计不当,也会对电子设备的可靠性产生不利影响。

例如,如果印制板两条细平行线靠得很近,则会形成信号波形的延迟,在传输线的终端形成反射噪声;由于电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,因此,在设计印制电路板的时候,应注意采用正确的方法。

每一个开关电源都有四个电流回路:
①电源开关交流回路
②输出整流交流回路
③输入信号源电流回路
④输出负载电流回路输入回路

通过一个近似直流的电流对输入电容充电,滤波电容主要起到一个宽带储能作用;类似地,输出滤波电容也用来储存来自输出整流器的高频能量,同时消除输出负载回路的直流能量。

所以,输入和输出滤波电容的接线端十分重要,输入及输出电流回路应分别只从滤波电容的接线端连接到电源;如果在输入/输出回路和电源开关/整流回路之间的连接无法与电容的接线端直接相连,交流能量将由输入或输出滤波电容并辐射到环境中去。

电源开关交流回路和整流器的交流回路包含高幅梯形电流,这些电流中谐波成分很高,其频率远大于开关基频,峰值幅度可高达持续输入/输出直流电流幅度的5倍,过渡时间通常约为50ns。

这两个回路最容易产生电磁干扰,因此必须在电源中其它印制线布线之前先布好这些交流回路,每个回路的三种主要的元件滤波电容、电源开关或整流器、电感或变压器应彼此相邻地进行放置,调整元件位置使它们之间的电流路径尽可能短。

建立开关电源布局的最好方法与其电气设计相似,最佳设计流程如下:
①放置变压器
②设计电源开关电流回路
③设计输出整流器电流回路
④连接到交流电源电路的控制电路

布线

开关电源中包含有高频信号,PCB上任何印制线都可以起到天线的作用,印制线的长度和宽度会影响其阻抗和感抗,从而影响频率响应。即使是通过直流信号的印制线也会从邻近的印制线耦合到射频信号并造成电路问题(甚至再次辐射出干扰信号)。

因此应将所有通过交流电流的印制线设计得尽可能短而宽,这意味着必须将所有连接到印制线和连接到其他电源线的元器件放置得很近。

印制线的长度与其表现出的电感量和阻抗成正比,而宽度则与印制线的电感量和阻抗成反比。长度反映出印制线响应的波长,长度越长,印制线能发送和接收电磁波的频率越低,它就能辐射出更多的射频能量。

根据印制线路板电流的大小,尽量加租电源线宽度,减少环路电阻。 同时、使电源线、地线的走向和电流的方向一致,这样有助于增强抗噪声能力。

接地是开关电源四个电流回路的底层支路,作为电路的公共参考点起着很重要的作用,它是控制干扰的重要方法。因此,在布局中应仔细考虑接地线的放置,将各种接地混合会造成电源工作不稳定。

检查

布线设计完成后,需认真检查布线设计是否符合设计者所制定的规则,同时也需确认所制定的规则是否符合印制板生产工艺的需求,一般检查线与线、线与元件焊盘、线与贯通孔、元件焊盘与贯通孔、贯通孔与贯通孔之间的距离是否合理,是否满足生产要求。

电源线和地线的宽度是否合适,在PCB中是否还有能让地线加宽的地方。注意: 有些错误可以忽略,例如有些接插件的Outline的一部分放在了板框外,检查间距时会出错;另外每次修改过走线和过孔之后,都要重新覆铜一次。

复查根据“PCB检查表”,内容包括设计规则,层定义、线宽、间距、焊盘、过孔设置,还要重点复查器件布局的合理性,电源、地线网络的走线,高速时钟网络的走线与屏蔽,去耦电容的摆放和连接等。

设计输出

输出光绘文件的注意事项:

①需要输出的层有布线层(底层)、丝印层(包括顶层丝印、底层丝印)、阻焊层(底层阻焊)、钻孔层(底层),另外还要生成钻孔文件(NC Drill)

②设置丝印层的Layer时,不要选择Part Type,选择顶层(底层)和丝印层的Outline、Text、Line

③在设置每层的Layer时,将Board Outline选上,设置丝印层的Layer时,不要选择Part Type,选择顶层(底层)和丝印层的Outline、Text

来源:网络

围观 458

1、外层单端阻抗计算模型

H1: 介质厚度Er1: 介电常数W1:阻抗线底部宽度W2:阻抗线顶部宽度T1:成品铜厚C1:基材的阻焊厚度C2:铜皮或走线上的阻焊厚度CEr:阻焊的介电常数

这种阻抗计算模型适用于:外层线路印阻焊后的单端阻抗计算。

2、外层差分阻抗计算模型

H1:介质厚度Er1:介电常数W1:阻抗线底部宽度W2:阻抗线顶部宽度S1:阻抗线间距T1:成品铜厚C1:基材的阻焊厚度C2:铜皮或走线上的阻焊厚度C3:基材上面的阻焊厚度CEr:阻焊的介电常数

这种阻抗计算模型适用于:外层线路印阻焊后的差分阻抗计算。

3、外层单端阻抗共面计算模型

H1:介质厚度Er1:介电常数W1:阻抗线底部宽度W2:阻抗线顶部宽度D1:阻抗线到周围铜皮的距离T1:成品铜厚C1:基材的绿油厚度C2:铜皮或走线上的绿油厚度CEr:绿油的介电常数

这种阻抗计算模型适用于:外层线路印阻焊后的单端共面阻抗计算。

4、外层差分阻抗共面计算模型

H1:介质厚度Er1:介电常数W1:阻抗线底部宽度W2:阻抗线顶部宽度D1:阻抗线到两边铜皮的距离T1:成品铜厚C1:基材的绿油厚度C2:铜皮或走线上的绿油厚度C3:基材上面的绿油厚度CEr:绿油的介电常数

这种阻抗计算模型适用于:外层线路印阻焊后的差分共面阻抗计算。

5、内层单端阻抗计算模型

H1:介质厚度Er1:介电常数H2:介质厚度Er2:介电常数W1:阻抗线底部宽度W2:阻抗线顶部宽度T1:成品铜厚

这种阻抗计算模型适用于:内层线路单端阻抗计算。

6、内层差分阻抗计算模型

H1:介质厚度Er1:介电常数H2:介质厚度Er2:介电常数W1:阻抗线底部宽度W2:阻抗线顶部宽度S1:阻抗线间距T1:成品铜厚

这种阻抗计算模型适用于:内层线路差分阻抗计算。

7、内层单端阻抗共面计算模型

H1:介质厚度Er1:H1 对应介质层介电常数H2:介质厚度Er2:H2 对应介质层介电常数W1: 阻抗线底部宽度W2: 阻抗线顶部宽度D1:阻抗线到周围铜皮的距离T1:线路铜厚

这种阻抗计算模型适用于:内层单端共面阻抗计算。

8、内层差分阻抗共面计算模型

H1:介质厚度H2:介质厚度W1:阻抗线底部宽度W2:阻抗线顶部宽度S1:阻抗线间距D1:阻抗线到周围铜皮的距离T1:线路铜厚Er1:H1 对应介质层介电常数Er2:H2 对应介质层介电常数

这种阻抗计算模型适用于:内层差分共面阻抗计算。

来源:PCBTech.Net

围观 1341

本文就旁路电容、电源、地线设计、电压误差和由布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。

工程领域中的数字设计人员和板设计专家在不断增加,这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处,但要获得更好的结果时,由于其布线策略不同,简单电路布线设计就不再是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。

模拟和数字布线策略的相似之处

旁路或去耦电容

在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一个电容,此电容值通常为0.1uF。系统供电电源侧需要另一类电容,通常此电容值大约为10uF。

这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚须较短,且要尽量靠近器件(对于0.1uF电容)或供电电源(对于10uF电容)。

在电路板上加旁路或去耦电容,以及这些电容在板上的位置,对于数字和模拟设计来说都属于常识。但有趣的是,其原因却有所不同。在模拟布线设计中,旁路电容通常用于旁路电源上的高频信号,如果不加旁路电容,这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说,这些高频信号的频率超出模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径上引入噪声,更严重的情况甚至会引起振动。

PCB设计之模拟电路VS数字电路

图1 在模拟和数字设计中,旁路或去耦电容(0.1uF)应尽量靠近器件放置。供电电源去耦电容(10uF)应放置在电路板的电源线入口处。所有情况下,这些电容的引脚都应较短
PCB设计之模拟电路VS数字电路

图2 在此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰的可能性比较大
PCB设计之模拟电路VS数字电路

图3 在此单面板中,到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍

对于控制器和处理器这样的数字器件,同样需要去耦电容,但原因不同。这些电容的一个功能是用作“微型”电荷库。在中,执行门状态的切换通常需要很大的电流。由于开关时芯片上产生开关瞬态电流并流经电路板,有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变化。电压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化,电路板走线存在寄生电感,可采用如下公式计算电压的变化:V = LdI/dt

其中,V = 电压的变化;L = 电路板走线感抗;dI = 流经走线的电流变化;dt =电流变化的时间。

因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。

电源线和地线要布在一起

电源线和地线的位置良好配合,可以降低电磁干扰的可能性。如果电源线和地线配合不当,会设计出系统环路,并很可能会产生噪声。电源线和地线配合不当的PCB设计示例如图2所示。

此电路板上,设计出的环路面积为697cm2。采用图3所示的方法,电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。

模拟和数字领域布线策略的不同之处

地平面是个难题

电路板布线的基本知识既适用于模拟电路,也适用于。一个基本的经验准则是使用不间断的地平面,这一常识降低了数字电路中的dI/dt(电流随时间的变化)效应,这一效应会改变地的电势并会使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同,但有一点除外。

对于模拟电路,还有另外一点需要注意,就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的最远端,也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。对于数字电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。

PCB设计之模拟电路VS数字电路

图4 (左)将数字开关动作和模拟电路隔离,将电路的数字和模拟部分分开。 (右) 要尽可能将高频和低频分开,高频元件要靠近电路板的接插件
PCB设计之模拟电路VS数字电路

图5 在PCB上布两条靠近的走线,很容易形成寄生电容。由于这种电容的存在,在一条走线上的快速电压变化,可在另一条走线上产生电流信号
PCB设计之模拟电路VS数字电路

图6 如果不注意走线的放置,PCB中的走线可能产生线路感抗和互感。这种寄生电感对于包含数字开关电路的电路运行是非常有害的

元件的位置

如上所述,在每个PCB设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说,数字电路“富含”噪声,而且对噪声不敏感(因为数字电路有较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。两者之中,模拟电路对开关噪声最为敏感。在混合信号系统的布线中,这两种电路要分隔开,如图4所示。

PCB设计产生的寄生元件

PCB设计中很容易形成可能产生问题的两种基本寄生元件:寄生电容和寄生电感。设计电路板时,放置两条彼此靠近的走线就会产生寄生电容。可以这样做:在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条走线的旁边,如图5所示。

在这两种走线配置中,一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的,电场产生的电流将转化为电压。

快速电压瞬变最常发生在模拟信号设计的数字侧。如果发生快速电压瞬变的走线靠近高阻抗模拟走线,这种误差将严重影响模拟电路的精度。在这种环境中,模拟电路有两个不利的方面:其噪声容限比数字电路低得多;高阻抗走线比较常见。

采用下述两种技术之一可以减少这种现象。最常用的技术是根据电容的方程,改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意,变量d在电容方程的分母中,d增加,容抗会降低。可改变的另一个变量是两条走线的长度。在这种情况下,长度L降低,两条走线之间的容抗也会降低。

另一种技术是在这两条走线之间布地线。地线是低阻抗的,而且添加这样的另外一条走线将削弱产生干扰的电场,如图5所示。

电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线,在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条的旁边,如图6所示。在这两种走线配置中,一条走线上电流随时间的变化(dI/dt),由于这条走线的感抗,会在同一条走线上产生电压;并由于互感的存在,会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大,干扰可能会降低数字电路的电压容限而产生误差。并不只是在数字电路中才会发生这种现象,但这种现象在数字电路中比较常见,因为数字电路中存在较大的瞬时开关电流。

为消除电磁干扰源的潜在噪声,最好将“安静”的模拟线路和噪声I/O端口分开。要设法实现低阻抗的电源和地网络,应尽量减小数字电路导线的感抗,尽量降低模拟电路的电容耦合。

结语

数字和模拟范围确定后,谨慎地布线对获得成功的PCB至关重要。布线策略通常作为经验准则向大家介绍,因为很难在实验室环境中测试出产品的最终成功与否。因此,尽管数字和模拟电路的布线策略存在相似之处,还是要认识到并认真对待其布线策略的差别。

转自:捷配电子市场

围观 432

在设计中,布局是一个重要的环节。布局结果的好坏将直接影响布线的效果,因此可以这样认为,合理的布局是PCB设计成功的第一步。

尤其是预布局,是思考整个电路板,信号流向、散热、结构等架构的过程。如果预布局是失败的,后面的再多努力也是白费。

1、考虑整体

一个产品的成功与否,一是要注重内在质量,二是兼顾整体的美观,两者都较完美才能认为该产品是成功的。

在一个PCB板上,元件的布局要求要均衡,疏密有序,不能头重脚轻或一头沉。
PCB是否会有变形?
是否预留工艺边?
是否预留MARK点?
是否需要拼板?
多少层板,可以保证阻抗控制、信号屏蔽、信号完整性、经济性、可实现性?

2、排除低级错误

印制板尺寸是否与加工图纸尺寸相符?能否符合PCB制造工艺要求?有无定位标记?
元件在二维、三维空间上有无冲突?
元件布局是否疏密有序,排列整齐?是否全部布完?
需经常更换的元件能否方便的更换?插件板插入设备是否方便?
热敏元件与发热元件之间是否有适当的距离?
调整可调元件是否方便?
在需要散热的地方,装了散热器没有?空气流是否通畅?
信号流程是否顺畅且互连最短?
插头、插座等与机械设计是否矛盾?
线路的干扰问题是否有所考虑?

3、旁路或去耦电容

在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一个旁路电容,此电容值通常为 0.1μF。引脚尽量短,减小走线的感抗,且要尽量靠近器件。

在电路板上加旁路或去耦电容,以及这些电容在板上的布置,对于数字和模拟设计来说都属于基本常识,但其功能却是有区别的。在模拟布线设计中旁路电容通常用于旁路电源上的高频信号,如果不加旁路电容,这些高频信号可能通过电源引脚进入敏感的模拟芯片。

一般来说,这些高频信号的频率超出 模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径 上引入噪声,更严重的情况甚至会引起振动。而对于控制器和处理器这样的数字器件 来说,同样需要去耦电容,但原因不同。这些电容的一个功能是用作“微型”电荷库,这是因为在数字电路中,执行门状态的切换(即开关 切换)通常需要很大的电流,当开关时芯片上产生开关瞬态电流并流经电路板,有这额外的 “备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变化。电压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机 错误运行。流经电路板走线的开关电流将引起电压发生变化,由于电路板走线 存在寄生电 感,则可采用如下公式计算电压的变化: V=Ldl/dt 其中 V=电压的变化 L=电路板走线感抗 dI=流经走线的电流变化 dt=电流变化的时间 因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是非常好的做法。

4、输入电源,如果电流比较大,建议减少走线长度和面积,不要满场跑

输入上的开关噪声耦合到了电源输出的平面。输出电源的MOS管的开关噪声影响了前级的输入电源。

如果电路板上存在大量大电流DCDC,则有不同频率,大电流高电压跳变干扰。

所以我们需要减小输入电源的面积,满足通流就可以。所以在电源布局的时候,要考虑避免输入电源满板跑。

5、电源线和地线

电源线和地线的位置良好配合,可以降低电磁干扰(EMl)的可能性。如果电源线和地线 配合不当,会设计出系统环路,并很可能会产生噪声。电源线和地线配 合不当的 PCB 设计示例如图所示。在此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰 (EMI)的可能性比较大。

6、数模分离

在每个 PCB 设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。 一般来说,数字电路可以容忍噪声干扰,而且对噪声不敏感(因为数字电路有较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。两者之中,模拟电路对开关噪声最为敏感。 在混合信号系统的布线中,这两种电路要分隔开。

电路板布线的基本知识既适用于模拟电路,也适用于数字电路。一个基本的经验准则是 使用不间断的地平面,这一基本准则可降低了数字电路中的 dI/dt(电流随时间的变化)效应, 因为 dI/dt 效应会造成地的电势并使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同,但有一点除外。对于模拟电路,还要另外一点 需要注意,就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的最远端,也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。对于数字电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。

7、散热考虑

在布局过程中,需要考虑散热风道,散热死角;

热敏感器件不要放在热源风后面。优先考虑DDR这样散热困难户的布局位置。避免由于热仿真不通过,导致反复调整。

来源:网络

围观 194

在高速PCB设计流程里,叠层设计和阻抗计算是登顶的第一梯。阻抗计算方法很成熟,不同软件的计算差别不大,相对而言比较繁琐,阻抗计算和工艺制程之间的一些"权衡的艺术",主要是为了达到我们阻抗管控目的的同时,也能保证工艺加工的方便,以及尽量降低加工成本。

下面我们总结了一些设计叠层算阻抗是的注意事项,帮助大家提高计算效率。

1,线宽宁愿宽,不要细。

因为制程里存在细的极限,宽是没有极限的,所以如果后期为了调阻抗把线宽调细而碰到极限时那就麻烦了,要么增加成本,要么放松阻抗管控。所以在计算时相对宽就意味着目标阻抗稍微偏低,比如单线阻抗50ohm,我们算到49ohm就可以了,尽量不要算到51ohm。

2,整体呈现一个趋势。

我们的设计中可能有多个阻抗管控目标,那么就整体偏大或偏小,不要出现类似100ohm的偏大,90ohm的偏小这种不同步偏大偏小的情况。

3,考虑残铜率和流胶量。

当半固化片一边或两边是蚀刻线路时,压合过程中胶会去填补蚀刻的空隙处,这样两层间的胶厚度时间会减小,残铜率越小,填的越多,剩下的越少。所以如果需要的两层间半固化片厚度是5mil,要根据残铜率选择稍厚的半固化片。

4,指定玻布和含胶量。

不同的玻布,不同的含胶量的半固化片或芯板的介电系数是不同的,即使是差不多高度的也可能是3.5和4的差别,这个差别可以引起单线阻抗3ohm左右的变化。另外玻纤效应和玻布开窗大小密切相关,如果是10Gbps或更高速的设计,而叠层又没有指定材料,板厂用了单张1080的材料,那就可能出现信号完整性问题。

当然残铜率流胶量计算不准,新材料的介电系数有时和标称不一致,有的玻布板厂没有备料等等都会造成设计的叠层实现不了或交期延后。那么最好的办法就是在设计之初让板厂按我们的要求,加上他们的经验设计叠层,这样最多几个来回就能得到理想又可实现的叠层了。

以上即是总结的一些设计叠层算阻抗是的注意事项.

来源: https://www.mianbaoban.cn/blog/post/205748

围观 360

页面

订阅 RSS - PCB设计