PCB设计

AVCC：模拟部分电源供电；AGND：模拟地
DVCC：数字部分电源供电；DGND：数字地

这样区分是为了将数字部分和模拟部分隔离开，减小数字部分带给模拟电路部分的干扰。但这两部分不可能完全隔离开，数字部分和模拟部分之间是有连接的所以，在供电时至少地应该是在一起的，所以 AGND和DGND之间要用0欧姆的电阻或磁珠或电感连接起来，这样的一点连接就能够减小干扰。同样，如果两部分的供电电源相同也应该采用这样的接法。

在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性 的要求，避免在设计完成后再去进行抗干扰的补救措施。

<strong>形成干扰的基本要素有三个：</strong>

（1）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt， di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可 能成为干扰源。

（2）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传 播路径是通过导线的传导和空间的辐射。

（3）敏感器件，指容易被干扰的对象。如：A/D、D/A变换器，单片机，数字IC， 弱信号放大器等。

电源电路是一个电子产品的重要组成部分，电源电路设计的好坏，直接牵连产品性能的好坏。我们电子产品的电源电路主要有线性电源和高频开关电源。从理论上讲，线性电源是用户需要多少电流，输入端就要提供多少电流；开关电源是用户需要多少功率，输入端就提供多少功率。

<font size="3"><strong>线性电源</strong></font>

线性电源功率器件工作在线性状态，如我们常用的稳压芯片LM7805、LM317、SPX1117等。下图一是LM7805稳压电源电路原理图。

随着计算机技术的不断提高，高性能的模拟输/输出系统越来越受到重视。无论在模拟输入系统还是在模拟输出系统中，都存在着数字信号与模拟信号共存的问题。尤其是对于一块混合信号的PCB（印刷电路板），模拟电路和数字电路交错混杂。同数字信号相比，模拟信号由于其噪声免疫能力差，容易受到数字部分的高频信号的影响，更容易遭受干扰。因此，在模拟信号和数字信号并存的混合信号系统中，如何对二者划分、处理，都要进行充分的考虑，才能提高模拟信号采集的精度。而其中对系统“地”的设计是一个很关键的问题。本文主要阐述了一种在PCB设计中比较特别的地平面铺设方式—单点接地。

<strong>1 单点接地原理</strong>

现在越来越多的多层PCB 被用到各种工程应用中，4层、8层、12层的PCB 已经很常见了，甚至根据特殊应用需求，更多层的PCB 也被应用在工程中。 相对来说，4层板应用的最为广泛。 使用多层印制板是为了得到更好的电磁兼容性。 使得印制板在正常工作时能满足所要求的电磁兼容和敏感度标准。 正确的堆叠有助于屏蔽和抑制EMI（电磁干扰）。 在4层的PCB 设计中， 硬件设计人员在分层时一般会使用如下的层划分方式：SIGNAL_TOP、GND、POWER、SIGNAL_BOTTOM。

在电路设计中，一般我们很关心信号的质量问题，但有时我们往往局限在信号线上进行研究，而把电源和地当成理想的情况来处理，虽然这样做能使问题简化，但在高速设计中，这种简化已经是行不通的了。尽管电路设计比较直接的结果是从信号完整性上表现出来的，但我们绝不能因此忽略了电源完整性设计。因为电源完整性直接影响最终PCB板的信号完整性。电源完整性和信号完整性二者是密切关联的，而且很多情况下，影响信号畸变的主要原因是电源系 统。例如，地反弹噪声太大、去耦电容的设计不合适、回路影响很严重、多电源/地平面的分割不好、地层设计不合理、电流不均匀等等。

<strong>1) 去耦电容</strong>

我们都知道在电源和地之间加一些电容可以降低系统的噪声，但是到底在电路板上加多少电容？每个电容的容值多大合适？每个电容放在什么位置更好？

类似这些问题我们一般都没有去认真考虑过，只是凭设计者的经验来进行，有时甚至认为电容越少越好。

在高速设计中，我们必须考虑电容的寄生参数，定量的计算出去耦电容的个数以及每个电容的容值和放置的具体的位置，确保系统的阻抗在控制范围之内，一个基本的原则是需要的去耦电容，一个都不能少，多余的电容，一个也不要。

<strong>2) 地反弹</strong>

<strong>差分信号</strong>

差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么令它这么倍受青睐呢？在 PCB 设计中又如何能保证其良好的性能呢？

带着这两个问题，我们进行下一部分的讨论。 何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态"0"还是"1"。而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：

a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

b.能有效抑制 EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。

以LVDS信号为例，说明PCB设计中高速信号的通常优化方法：

LVDS(Low Voltage Differential Signaling,低电压差分信号）是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

LVDS信号不仅是差分信号，而且是高速数字信号。因此，对用来传输LVDS的PCB线对必须采取措施，以防止信号在媒质终端发生反射，同时应减少电磁干扰以保证信号的完整性。在PCB布线时需要注意的一些问题如下。

（1）采用多层板结构形式，由于LVDS信号属于高速信号，故与其相邻的层应为地层，且应对LVDS信号进行屏蔽以防止干扰。对于密度不是很大的板子，在物理空间条件允许的情况下，最好将LVDS信号与其他信号分别入在不同的层。

（2）控制传输线阻抗，各类差分线的阻抗要求是不同的，根据设计要求，通过阻抗计软件算出差分阻抗和对应的线宽间距，并设置到约束管理器。差分线通过互相耦合来减少共模干扰，在条件许可的情况下要尽可能平行布线，两根线中间不能有过孔或其他信号。差分对需要严格控制相位，所以对内需要严格控制等长。

我们常把晶振比喻为数字电路的心脏，这是因为，数字电路的所有工作都离不开时钟信号，晶振直接控制着整个系统，若晶振不运作那么整个系统也就瘫痪了，所以晶振是决定了数字电路开始工作的先决条件。

我们常说的晶振，是石英晶体振荡器和石英晶体谐振器两种，他们都是利用石英晶体的压电效应制作而成。在石英晶体的两个电极上施加电场会使晶体产生机械变形，反之，如果在晶体两侧施加机械压力就会在晶体上产生电场。并且，这两种现象是可逆的。利用这种特性，在晶体的两侧施加交变电压，晶片就会产生机械振动，同时产生交变电场。这种震动和电场一般都很小，但是在某个特定频率下，振幅会明显加大，这就是压电谐振，类似于我们常见到的LC回路谐振。

首先,在PCB设计做图之前，应对一些重要信号进行Space设置和一些线宽设置，如果没有Layoutguaid,这就要求我们自已要有这方面的经验，一般情况下我们要注意以下信号的基本走线规则：

<strong>1、CPU的走线：</strong>

在电子设计领域，高性能设计有其独特挑战。

<font size="4"><strong>高速设计的诞生</strong></font>

近些年，日益增多的高频信号设计与稳步增加的电子系统性能紧密相连。随着系统性能的提高，PCB设计师的挑战与日俱增：更微小的晶粒，更密集的电路板布局，更低功耗的芯片要求。随着所有技术的迅猛发展，我们已成为高速设计的核心，需要考虑其复杂性和所有因素。

<font size="4"><strong>回顾</strong></font>

在过去30年，PCB设计发生了很大变化。 1987年，我们认为0.5微米是技术的终结者，但今天，22纳米工艺已变成了常态。如下图所示，1985年的边缘速率推进了设计复杂性的提升（通常为30纳秒），而如今边缘速率已变成1纳秒。

可穿戴设备要求很高的可靠性，因此当PCB设计师面临着使用FR4(具有最高性价比的PCB制造材料)或更先进更昂贵材料的选择时，这将成为一个问题。

由于体积和尺寸都很小，对日益增长的可穿戴物联网市场来说几乎没有现成的印刷电路板标准。在这些标准面世之前，我们不得不依靠在板级开发中所学的知识和制造经验，并思考如何将它们应用于独特的新兴挑战。有三个领域需要我们特别加以关注，它们是：电路板表面材料，射频/微波设计和射频传输线。

<strong>PCB材料</strong>

PCB一般由叠层组成，这些叠层可能用纤维增强型环氧树脂(FR4)、聚酰亚胺或罗杰斯(Rogers)材料或其它层压材料制造。不同层之间的绝缘材料被称为半固化片。

可穿戴设备要求很高的可靠性，因此当PCB设计师面临着使用FR4(具有最高性价比的PCB制造材料)或更先进更昂贵材料的选择时，这将成为一个问题。
如果可穿戴PCB应用要求高速、高频材料，FR4可能不是最佳选择。FR4的介电常数(Dk)是4.5，更先进的Rogers 4003系列材料的介电常数是3.55，而兄弟系列Rogers 4350的介电常数是3.66。