1. 嵌入式微处理器的基本结构

（1）嵌入式硬件系统一般由嵌入式微处理器、存储器和输入/输出部分组成。

（2）嵌入式微处理器是嵌入式硬件系统的核心，通常由控制单元、算术逻辑单元和寄存器3大部分组成：

A、控制单元：主要负责取指、译码和取数等基本操作并发送主要的控制指令。

B、算术逻辑单元：主要处理数值型数据和进行逻辑运算工作。

C、寄存器：用于暂存临时性的数据。

2. 嵌入式微处理器的分类（根据用途）

（1）嵌入式微控制器（MCU）：又称为单片机，片上外设资源一般比较丰富，适合于控制。最大的特点是单片化，体积小，功耗和成本低，可靠性高。目前约占70%的市场份额。

（2）嵌入式微处理器（EMPU）：又称为单板机，由通用计算机中的 CPU 发展而来，它的特征是具有32位以上的处理器，具有较高的性能。通常嵌入式微处理器把 CPU、　　ROM、RAM 及 I/O 等模块做到同一个芯片上。

（3）嵌入式 DSP 处理器（DSP）：专门用于信号处理方面的处理器，其在系统结构和指令算法方面进行了特殊设计，使其处理速度比最快的 CPU 还快10～50倍，在数字滤　　　　　波、FFT、频谱分析等方面获得了大量的应用。

（4）嵌入式片上系统（SOC）：追求产品系统最大包容的集成器件，其最大的特点是成功实现了软硬件的无缝结合，直接在微处理器片内嵌入操作系统的代码模块。

3. 典型的微处理器的结构和特点

（1）8位微处理器：以8051为重点，彻底搞清楚8位单片机的工作原理，外设控制、存储分布 、寻址方式以及典型应用。

（2）16位微处理器：典型的微处理器可以参考 MSP430，找一本这方面的书看看关于 MSP430的结构原理以及典型应用。

（3）32位微处理器：32位处理器采用32位的地址和数据总线，其地址空间达到了2 32 ＝4GB 。目前主流的32位嵌入式处理器系统主要有 ARM 系列、MIPS 系列、PoewrPC系列等。ARM 微处理器体系结构目前被公认为是嵌入式应用领域领先的32位嵌入式 RISC 处理器结构。按照目前的发展形式，ARM 几乎成了嵌入式应用的代名词。

4、单片机系统的基本概念

（1）单片机组成：中央处理器、存储器、I/O 设备。

（2） 存储器：物理实质是一组或多组具备数据输入/输出和数据存储功能的集成电路，用于充当设备缓存或保存固定的程序及数据。

A、ROM（只读存储器）：一般用于存放固定的程序或数据表格等，数据在掉电后仍然会保留下来。
B、RAM（随机存储器）：用于暂存程序和数据、中间计算结果，或用作堆栈用等，数据在掉电后就会丢失。

（3） I/O 端口：单片机与外界联系的通道，它可以对各类外部信号（开关量、模拟量、频率信号）进行检测、判断、处理，并可控制各类外部设备。现在的单片机 I/O 口已经　　　　集成了更多的特性和功能，对 I/O端口的功能进行了拓展和复用，例如外部中断、ADC 检测以及 PWM 输出等等。

（4）输出电平：高电平电压（输出“1”时）和低电平电压（输出“0”时）

A、TTL 电平：正逻辑，5V 为逻辑正，0V 为逻辑负，例如单片机的输出。
B、RS232电平：负逻辑，－12V 为逻辑正，＋12V 为逻辑负，例如 PC 的输出。

注：因此在单片机和 PC 进行通讯的时候需要一个 MAX232芯片进行电平转换。

（5）堆栈：它是一种线性的数据结构，是一个只有一个进出口的一维空间。

A、堆栈特性：后进先出（LIFO）

B、堆栈指针：用于指示栈顶的位置（地址），当发生压栈或者出栈操作时，导致栈顶位置变化时，堆栈指针会随之变化。

C、堆栈操作：压栈操作（PUSH）和出栈操作（POP）。

D、堆栈类型：“向上生长”型堆栈，每次压栈时堆栈指针加1；“向下生长”型堆栈，每次压栈堆栈时指针减1。

E、堆栈应用：调用子程序、响应中断时，堆栈用于保护现场；还可以用作临时数据缓冲区来使用。

F、使用注意：堆栈溢出问题，压栈和出栈的匹配问题。

（6）定时计数器：实质都是计数器。用作定时器时是对单片机内部的时钟脉冲进行计数，而在用作计数器时是对单片机外部的输入脉冲进行计数，其作用如下：

A、计时、定时或延时控制；

B、脉冲技术；

C、测量脉冲宽度或频率（捕获功能）

（7）中断：优先级更高的事件发生，打断优先级低的时间进程。引起中断的事件称为中断源。一个单片机可能支持多个中断源，这些中断源可以分为可屏蔽中断和非可屏蔽中　　　　断，而这些中断源并不都是系统工作所需的，我们可以根据系统需求屏蔽那些不需要的中断源。

A、中断嵌套：当一个低级中断尚未执行完毕，又发生了一个高级优先级的中断，系统转而执行高级中断服务程序，待处理完高级中断后再回过头来执行低级中断服务程序。

B、中断响应时间是指从发出中断请求到进入中断处理所用的时间；中断处理时间是指中断处理开始到中断处理结束的时间。

C、中断响应过程：

a、保护现场：将当前地址、累加器 ACC、状态寄存器保存到堆栈中。
b、切换 PC 指针：根据不同的中断源所产生的中断，切换到相应的入口地址。
c、执行中断服务处理程序。
d、恢复现场：将保存在堆栈中的主程序地址、累加器 ACC、状态寄存器恢复。
e、中断返回：从中断处返回到主程序，继续执行。

D、中断入口地址：单片机为每个中断源分配了不同的中断入口地址，也称为中断向量。

（8）复位：通过外部电路给单片机的复位引进一个复位信号，让系统重新开始运行。

A、复位发生时的动作：
a、PC 指针从起始位置开始执行（大多数单片机都时从0x0000处开始执行）。
b、I/O 端口设置成缺省状态（高阻态、或者输出低电平）。
c、部分专用控制寄存器 SFR 恢复到缺省状态。
d、普通 RAM 不变（如果时上电复位，则是随即数）。

B、两种不同的复位启动方式：

a、冷启动：也叫上电复位，指在断电状态下给系统加电，让系统开始正常运行。
b、热启动：在不断电的状态下，给单片机复位引进一个复位信号，让系统重新开始。

C、两种类型的复位电路：高电平复位和低电平复位。

D 注意事项：

a、 注意复位信号的电平状态及持续时间必须满足系统要求。
b、 注意避免复位信号抖动。

（9）时钟电路：单片机是一种时序电路，必须提供脉冲电路才能正常工作。时钟电路相当于单片机的心脏，它的每一次跳动（振动节拍）都控制着单片机的工作节奏。振荡得慢时，系统工作速度就慢，振荡得快时，系统工作速度就快（功耗也增大）。

A、振荡周期：振荡源的振荡节拍。
B、机器周期：单片机完成一个基本操作需要的振荡周期（节拍）。
C、指令周期：执行一条指令需要几个机器周期。不同的指令需要的机器周期数不同。

5、 ARM 体系结构的基本概念

（1） ARM ：Advanced RISC Machine。

（2） ARM 体系结构中支持两种指令集：ARM 指令集和 Thumb 指令集。

（3） ARM 内核有 T 、 D 、 M 、 I 四个功能模块：

A、T 模块：表示16位 Thumb，可以在兼顾性能的同时减少代码尺寸。
B、D 模块：表示 Debug，内核中放置了用于调试的结构，通常为一个边界扫描链 JTAG。
C、M 模块：表示8位乘法器。
D、I 模块：表示 EmbeddedICE Logic，用于实时断点观测及变量观测的逻辑电路部分。

（4） ARM 处理器有7 种运行模式：

A、用户模式（User）：正常程序执行模式，用于应用程序。
D、快速中断模式（FIQ）：快速中断处理，用于高速数据传输和通道处理。
C、外部中断模式（IRQ）：用于通用的中断处理。
D、管理模式（SVE）：供操作系统使用的一种保护模式。
E、数据访问中止模式（Abort）：用于虚拟存储及存储保护。
F、未定义指令中止模式（Undefined）：当未定义指令执行时进入该模式。
G、系统模式（System）：用于运行特权级的操作系统任务。

除了用户模式之外的其他6种处理器模式称为 特权模式，在这些模式下，程序可以访问所有的系统资源 ，也可以任意地进行处理器模式切换，其中，除了系统模式外，其他的5种特权模式又称为 异常模式。处理器模式可以通过 软件控制进行切换，也可以通过 外部中断或异常处理过程进行切换。大多数的用户程序运行在用户模式下，这时，应用程序不能访问一些受操作系统保护的系统资源，应用程序也不能直接进行处理器模式切换。当需要进行处理器模式切换时，应用程序可以产生异常处理，在异常处理中进行处理器模式的切换。这种体系结构可以使操作系统控制整个系统的资源。当应用程序发生异常中断时，处理器进入相应的异常模式。在每一种异常模式种都有一组寄存器，供相应的异常处理程序使用，这样就可以保证进入异常模式时，用户模式下的寄存器不被破坏。系统模式并不是通过异常过程进入的，它和用户模式具有完全一样的寄存器，但是系统模式属于特权模式，可以访问所有的系统资源，也可以直接进行处理器模式切换，它主要供操作系统任务使用。

（5） ARM 处理器共有 37 个寄存器： 31 个通用寄存器和6个状态寄存器

A、通用寄存器包括 R0~R15，可以分为3类：

a、未备份寄存器 R0~R7：在所有的处理器模式下，未备份寄存器都是指向同一个物理寄存器。
b、备份寄存器 R8~R14：
对于 R8~R12来说，每个寄存器对于2个不同的物理寄存器，它们每次所访问的物理寄存器都与当前的处理器运行模式有关。对于 R13、R14来说，每个寄存器对于6个不同的物理寄存器，其中一个是用户模式和系统模式共用。R13在 ARM 指令种常用作堆栈指针。由于处理器的每种运行模式都有自己独立的物理寄存器R13，所有在用户应用程序的初始化部分，一般要初始化每种模式下的 R13，使其指向该运行模式的栈空间。R14又称为连接寄存器（LR），在 ARM 体系种具有下面两种特殊作用：在通过 BL 或 BLX 指令调用子程序时，存放当前子程序的返回地址；在 异常中断发生时，存放异常模式将要返回的地址。
c、程序计数器 R15（PC）。
由于 ARM 采用了流水线机制，在三级流水线中，当正确读取了 PC 的值时，该值为当前指令地址值加8个字节。也就是说，PC 指向当前指令的下两条指令的地　　　　　　　　　址。在 ARM 指令状态下，PC 的0和1位是0 ，在 Thumb 指令状态下，PC 的0位是0。

B、程序状态寄存器

a、ARM 体系结构包含1个当前程序状态寄存器（CPSR）和5个备份的程序状态寄存器（SPSR），使用MSR 和 MRS 指令来设置和读取这些寄存器。
b、当前程序状态寄存器 CPSR：保存当前处理器状态的信息，可以在任何处理器模式下被访问。
c、备份程序状态寄存器 SPSR：每一种异常处理器模式下都有一个专用的物理状态寄存器。当特定的异常中断发生时，这个寄存器用于存放当前程序状态寄存器的内容，在异常中断程序退出时，可以用 SPSR 中保存的值来恢复 CPSR。
d、由于用户模式和系统模式不属于异常模式，它们没有 SPSR，当在这两种模式下访问 SPSR 时，结果是未知的。

（6） ARM 指令的寻址方式

所谓寻址方式就是处理器根据指令中给出的地址信息来寻找物理地址的方式。

A、 立即寻址：操作数本身就在指令中给出，只要取出指令也就取到了操作数。
　　　　　　　ADD R0, R0, #1 ;R0=R0+1
B、 寄存器寻址：利用寄存器中的数值作为操作数。
　　　　　　　ADD R0, R1, R2 ;R0=R1+R2
C、 寄存器间接寻址：以寄存器中的值作为操作数地址，而操作数本身存放在存储器中。
　　　　　　　ADD R0, R1, [R2] ;R0=R1+[R2]
　　　　　　　LDR R0, [R1] 　　　;R0=[R1]
　　　　　　　STR R0, [R1]　　　 ;[R1]=R0
D、 基址变址寻址：将寄存器（该寄存器一般称作基址寄存器）的内容与指令中给出的地址偏移量相加，从而得到一个操作数的有效地址。
　　　　　　　LDR R0, [R1, #4] 　　 ;R0=[R1+4]
　　　　　　　LDR R0, [R1, #4]!　　 ;R0=[R1+4] R1=R1+4
　　　　　　　LDR R0, [R1], #4 　 　;R0=[R1] R1=R1+4
　　　　　　　LDR R0, [R1, R2]!　　 ;R0=[R1+R2]
E、 多寄存器寻址：一条指令可以完成多个寄存器值的传送。
　　　　　　　LDMIA R0, {R1, R2, R3} 　　;R1=[R0] R2=[R0+4] R3=[R0+8]
F、 相对寻址：以程序计数器 PC 的当前值作为基地址，指令中的地址标号作为偏移量，两者相加之后得到操作数的有效地址。

　　　　　　BL NEXT ;跳转到子程序 NEXT 处执行
　　　　　　　　……
　　　　　　NEXT
　　　　　　　　……
　　　　　　MOV PC, LR ;从子程序返回
G、 堆栈寻址：支持4种类型的堆栈工作方式：

a、 满递增堆栈：堆栈指针指向最后压入的数据，且由低地址向高地址生长。
b、 满递减堆栈：堆栈指针指向最后压入的数据，且由高地址向低地址生长。
c、 空递增堆栈：堆栈指针指向下一个将要放入数据的空位置，且由低地址向高地址生长。
d、 空递减堆栈：堆栈指针指向下一个将要放入数据的空位置，且由高地址向低地址生长。

（7） ARM 的存储方法

A、大端模式：数据的高字节存储在低地址中，低字节存储在高地址中。
B、小端模式：数据的低字节存储在低地址中，高字节存储在高地址中。

（8） ARM 中断与异常

A、ARM 内核支持7种中断，不同的中断处于不同的处理模式，具有不同的优先级，而且每个中断都有固定的中断地址入口。当一个中断发生是，相应的 R14（LR）存储中　　　　　　断返回地址，SPSR 存储当前程序状态寄存器 CPSR 的值。

B、由于 ARM 内核支持流水线工作，LR 寄存器存储的地址可能是发生中断后面指令的地址，所以不同的中断处理完成后，必须将 LR 寄存器值经过处理后再写P15（PC）　　　　　　寄存器。

C、ARM 异常的具体含义：

a、复位：当处理器的复位电平有效时，产生复位异常，程序跳转到异常复位异常处理程序处执行。
b、未定义的指令：当 ARM 处理器或协处理器遇到不能处理的指令时，产生未定义指令异常。可以使用该异常机制进行软件仿真。
c、软件中断：该异常由执行 SWI 指令产生，可用于用户模式下的程序调用特权操作指令。可使用该异常机制实现操作系统调用功能。
d、指令预取中止：如果处理器预取指令的地址不存在或该地址不允许当前指令访问，存储器向处理器发出中止信号，但当预取的指令被执行时，才会产生指令预取中止异常。
e、数据访问中止：如果处理器数据访问指令的目标地址不存在，或者该地址不允许当前指令访问 ，处理器产生数据访问中止异常。
f、外部中断请求：当 ARM 外部中断请求管脚有效，而且 CPSR 中的 I 位为0时，产生 IRQ 异常 。系统的外设可以通过该异常请求中断服务。
g、快速中断请求：当 ARM 快速中断请求管脚有效，而且 CPSR 的 F 位为0时，产生 FIQ 异常。

D、ARM 处理器对异常中断的响应过程

a、将下一条指令的地址存入相应的连接寄存器 LR 中。
b、将 CPSR 复制到相应的 SPSR 中。
c、根据异常的类型，强制设置 CPSR 的运行模式位。
d、强制 PC 从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。

E、ARM 处理器从异常中断处理程序中返回

a、恢复中断的程序的处理器状态，将 SPSR 复制到 CPSR 中。
b、若在进入异常处理时设置了中断禁止位，要在此清除。
c、将连接寄存器 LR 的值减去相应的偏移量后送到 PC。

F、复位异常中断处理程序不需要返回。在复位异常中断程序开始整个用户程序的执行。

随着智能手机的发展，不管是看手机配置还是经常在生活中与网络中都经常听人有人讨论一些词。比如手机RAM多少或者ROM多少等等。可能大家都知道不管是ROM还是RAM越大越好，但对于ROM和RAM是什么意思以及两者之间的区别却不了解。

简单的说，一个完整的计算机系统是由软件和硬件组成的。其中，硬件部分由中央处理单元CPU(包括运算器和控制器)、存储器和输入/输出设备构成。目前个人电脑上使用的主板一般只能支持到1GB的内存，即使是INTEL目前最高阶的450NX芯片组也只能支持到4GB。

单片机的一个主要作用就是数据信息的处理，而在处理数据的过程中，需要一些“容器”来存放这些数据。这就好比烧饭要用到锅碗瓢盆一样。在这里，我们称这些“容器”为“存储器”。

存储器的物理实质是一组(或多组)具备数据输入/输出和数据存储功能的集成电路，用于充当设备缓存或保存同定的程序及数据。存储器按存储信息功能的不同，可分为只读存储器ROM和随机存储器RAM

RAM

RAM是指通过指令可以随机的、个别的对各个存储单元进行访问的存储器，一般访问时间基本固定，而与存储单元地址无关。RAM的速度比较快，但其保存的信息需要电力支持，一旦丢失供电即数据消失，所以又叫易失性存储器，还有一种很有趣的叫法是“挥发性存储器”，当然这里“挥发”掉的是数据而不是物理上的芯片。在51单片机中，RAM主要用来保存数据、中间结果和运行程序等，所以也把RAM叫做数据存储器。

ROM

ROM英文概念是 Read Only Memory，只读式存储器，在计算机中，是一种类型的内存。此类型内存常被用于存储重要的或机密的数据。理想上认为，此种类型的内存是只能读取，而不允许擦写。在51单片机中，ROM一般用来存放常数、数据表格、程序代码等，所以也叫做程序存储器

ROM和RAM区别

至于ROM与RAM的主要区别相信大家也已经想到了。在手机中，RAM是指手机内存，属于手机内部存储器，属于随机存储，速度高于ROM，对于手机配置性能起着重要的决定性，另外掉电后，数据被清空，比如手机运行着QQ与其它软件，重启手机后，软件就没有处于登录状态，这点也比较好理解吧。

而ROM则属于外部存储，比如我们经常可以购买SD卡放入手机里面，则就是手机ROM，手机ROM就是我们通常说的存储卡，也可以简单的理解成手机硬盘吧。用来存储手机系统文件、图片、电影等等，不会随着掉电而丢失数据，ROM越大存储的数据就越多。

ROM存放指令代码和一些固定数值，程序运行后不可改动;RAM用于程序运行中数据的随机存取，掉电后数据消失。。

ROM即只读存储器。ROM中的信息一次写入后只能被读出，而不能被操作者修改或删除。一般用于存放固定的程序或数据表格等。

不能被操作者修改或删除。一般用于存放固定的程序或数据表格等。

当然，“只读”这个“传统”的概念有时是可以被一些新特性的器件颠覆的。下面介绍的这两种类型的ROM就可以使用适当的方法进行擦除或改写。

1.EPROM

EPROM 与一般的ROM的不同点在于，它可以用特殊的装置擦除或重写其中的内容。

2.闪存FLASH

闪速存储器，又称PEROM， 它是完全非易失的，可以在线写入，并且可以按页连续字节写入，读出速度快。

RAM即随机存储器。这就是我们平常所说的内存，主要用来存放各种现场的输入/输出数据、中间计算结果，以及与外部存储器交换信息，或是作堆桟用。它的存储单元根据具体需要可以读出或改写。

RAM只能用于暂时存放程序和数据。一旦电源关闭或发生断电，RAM中的数据就会丢失。而ROM中的数据在电源关闭或断电后仍然会保留下来。这也许就是二者最大的区别吧。

本文介绍了一种以ARM为核心的嵌入式语音识别模块的设计与实现。模块的核心处理单元选用ST公司的基于ARM Cortex-M3内核的32位处理器STM32F103C8T6。本模块以对话管理单元为中心，通过以LD3320芯片为核心的硬件单元实现语音识别功能，采用嵌入式操作系统μC/OS-II来实现统一的任务调度和外围设备管理。经过大量的实验数据验证，本文设计的语音识别模块具有高实时性、高识别率、高稳定性的优点。

语音识别电路

下图为语音识别部分原理图，参照了ICRoute发布的LD3320数据手册进行设计。LD3320的内部集成了快速稳定的优化算法，不需外接Fla-sh、RAM，不需要用户事先训练和录音而完成非特定人语音识别，识别准确率高。

运动控制系统已被广泛应用于工业控制领域。近年来，工业控制对运动控制系统的要求越来越高。传统的基于PC及低端微控制器日渐暴露出高成本、高消耗、低可靠等问题，已经不能满足现代制造的要求 。随着嵌入式技术的日益成熟，嵌人式运动控制器已经初露锋芒。基于ARM技术的微处理器具有体积小、低成本、低功耗的特点，决定其在运动控制领域具有良好的发展前景。

PCL6045BL是一种新型专用DSP运动控制芯片，它具有强大的数据处理能力和较高的运行速度，可以实现高精度的多轴伺服控制。为解决精密制造对低成本、可移植性强的通用型多轴数控系统的迫切需求，文中给出一种基于ARM 微处理器S3C2440与DSP专业运动控制芯片PCL6045BL构成的嵌入式四轴运动控制器。该运动控制器具有高性能、低成本、体积小、可独立运行等特点，可以满足运动控制系统高速、高精度的 要求。它可广泛应用于雕刻机、机器人、绣花机以及数控加工等工业控制领域。

为解决精密制造对低成本、可移植性强的通用型多轴数控系统的迫切需求，给出一种基于ARM微处理器S3C2440和专用DSP运动控制芯片PCL65045BL组合的嵌入式四轴运动控制器。硬件上该控制器采用ARM+DSP的主从式双CPU结构，结合ARM在人机界面显示、通信接口方面的优势以及PCL6045BL高控制精度的优点。软件上在S3C2440上移植μC/OS-II实时操作系统来管理运动控制系统。该控制系统通用性较强，可广泛应用于雕刻机、机器人、绣花机以及数 控加工等工业控制领域。

1 系统总体设计

嵌入式四轴运动控制器主要由硬件部分和软件部分构成。

硬件主要包括S3C2440嵌入式主控板和PCL6045BL运动控制板两个部分。S3C2440嵌入式主控板和PCL6045BL运动控制板之间通过通用的IDE通信接口进行连接。

软件方面在硬件平台的基础上移植S3C2440实时嵌入式操作系统，设计Boot Loader、外设驱动以及运动控制系统的应用程序。采用上述的软硬件平台，嵌入式运动控制器可以达到开放性能好、精度高的要求。本嵌入式四轴运动控制器的结构如图1所示。

ARM具有丰富的片内外围电路，如USB接口、IIS接口、LCD控制器等，在人机界面的显示、通信接口以及系统移植方面具有更强大的功能。PCL6045BL运动控制芯片速度快，可靠性高，性能好，在运动控制方面有很大的优势。

实时操作系统μC/OS-II包含了实时内核、任务管理、时间管理、任务间通信同步和内存管理等功能，可以使各个任务独立工作，互不干涉，很容易实现准时而且无误地执行，使实时应用程序的设计和扩展变得容易，使应用程序的设计过程大为减化 。将S3C2440处理器、PCL6045BL 以及μC/OS-II三者的优势应用到本嵌入式四轴运动控制器中可以使其具有强大的功能，并缩短开发时间。

本嵌入式四轴运动控制器以S3C2440为主控平台，在ARM上移植μC/OS-II实时操作系统来进行人机界面的显示、I/O的管理、任务问的通信、指令的编译等工作。PCL6045BL运动控制模块主要负责位置控制，插补驱动，速度控制。用户的指令通过S3C2440指令编译系统的编译，通过与PCL6045BL之问的专用通信接口来控制DSP运动控制芯片发出脉冲以达到使伺服电机高速运行。

2 系统硬件设计

2.1 系统硬件平台设计

在控制系统中，以S3C2440处理器为主控核心，PCL6045BL运动控制芯片为从CPU，构建的嵌入式运动控制器结构如图2所示。

S3C2440是一款16/32位ARM920T RISC处理器，它实现了MMU、AMBA总线和独立的16 KB指令和16 KB数据哈佛结构的缓存，每个缓存均为8个字长度的流水线。S3C2440提供全面的、通用的片上外设，不需要配置额外的部件。PCL6045BL运动控制芯片，由NPM公司生产，是一种通过总线接收CPU命令、并产生脉冲控制步进电机或脉冲驱动型伺服电机的CMOS大规模集成芯片，可提供多种输出运动控制功能，包括连续、定长、回原点等输出方式。PCL6045BL可以实现2~4轴线性插补及任意两轴圆弧插补。在这种主从结构框架基础上，主CPU S3C2440主要负责数据的存储、人机界面的显示、网络通信等管理工作。从CPU PCL6045BL输出的脉冲发送给4个轴的伺服驱动器。S3C2440只需要通过发送简单的指令给PCL6045BL，便可实现各种控制功能。

2.2 ARM 与PCL6045BL的连接

PCL6045 BL与ARM的通信是通过读写I/O总线上的几个地址来进行指令和数据的传输。PCL6045BL每个轴的内部寄存器地址由A0、A1 和A2地址线输人决定，其控制地址范围由输入端子A3和A4进行选择。因此在这种主从结构的设计中，ARM与PCL6045BL的连接如图3所示。

2.3 I/O接口电路

嵌入式四轴运动控制器与伺服电机之间是通过I/O接口电路进行连接的。I/O接口电路主要任务是完成输入信号的光电隔离以及对输出脉冲的驱动。设计中采用光电耦合器将PCL6045BL芯片与后面的伺服电机驱动器以及其他控制反馈等线路隔离。由于光耦合器输入输出问互相隔离，电信号传输具有单向性等特点，因而具有良好的电绝缘能力和抗干扰能力。又由于光耦合器的输入端属于电流型工作的低阻元件，因而具有很强的共模抑制能力。将PCL6045BL的输出信号(如CP、CW等)和输入信号(如报警、限位等)都使用光耦器件与PCL6045BL隔离，这样能有效地防止干扰信号进入主芯片损坏PCL6045BL。

3 软件设计

系统软件部分由μC/OS-II实时嵌入式操作系统及相关应用软件组成。μC/OS-II实时嵌入式操作系统仅仅提供了一个任务调度的实时内核，因而需要自行开发一系列与系统运行相关的设备驱动程序、API函数及应用程序，才能将μC/OS-II扩展为一个完整、实用的实时操作系统。

3.1 Boot Loader的设计

嵌入式系统中，通常并没有像BIOS那样的固件程序，因此整个系统的加载启动任务就完全由Boot Loader来完成。Boot Loader是系统加电后运行的第一段代码，负责初始化系统并启动操纵系统，相当于PC机的程序。Boot Loader初始化硬件设备，建立内存空间的映射图，为最终调用操作系统内核准备好正确的环境。

Boot Loader分为阶段1和阶段2两个部分，与CPU核以及存储设备密切相关的处理工作通常都放在阶段1中，且可以用汇编语言来实现;而阶段2则通常用C语言来实现一般的流程以及对板级的一些驱动支持。

阶段1主要进行定义入口、设置中断向量、系统寄存器配置、初始化寄存器等操作。而阶段2主要完成调用初始化函数、初始化闪存设备、初始化内存分配函数等操作。Boot Loader是嵌入式系统软件开发的第一个环节，把实时操作系统和硬件平台紧密地结合起来，对于嵌入式系统的软件开发尤为重要。

3.2 μC/OS-II在S3132440的移植

嵌入式实时操作系统μC/OS-II是一个源代码公开的多任务实时操作系统内核，它简化了应用软件的设计，使控制系统的实时性得到保障。良好的多任务设计，有助于提高控制系统的稳定性和可靠性。所谓移植，就是通过修改操作系统内核与处理器相关部分的源代码，使一个实时内核能在微处理器或微控制器上运行。μC/OS-II的文件系统结构包括核心代码部分，配置代码部分，处理器相关代码部分，如图4所示。其中处理器相关代码部分包括OS_CPU.H,OS_CPU.A.ASM,OS_CPU.C.C 3个文件。将μC/OS-II移植到S3C2440只需要修改与处理器相关的代码即可。

3.3 系统应用程序设计

实时应用程序的设计过程包括如何把问题分割为多个子任务，每个子任务都是整个系统的一部分，都被赋予一定的优先级，有自己的一套CPU寄存器和堆栈空间。一个任务，也叫一个线程，是一个简单的程序，该程序可以认为CPU完全只属于自己。在本设计中将任务划分为人机界面的设计、数控指令编译解释、伺服单元采集任务、状态监视等。μC/OS-II可以按照优先级启动各个任务，并通过内核来完成任务之间的调度。系统的基本流程如图5所示。

S3C2440根据系统的应用程序对指令进行解释，调用运动控制函数，继而PCL6045BL发出脉冲控制伺服电机去控制执行机构动作，实现运动控制的结果。

3.4 NC代码解释

运动控制器接受来自上位机发送过来的加工文件，但加工文件指令在程序中不能直接被识别，在执行指令之前必须先对其进行解析译码。解释器的主要功能就是将用户程序以程序段为处理单位，将程序中的轮廓信息、运行速度和辅助功能信息，转换成嵌入式运动控制器能够执行的格式。解释过程主要包括数控文件的读入、词法分析、语法分析以及加工信息存储数据结构等过程，如图6所示。

4 实例分析

上位机通过RS485总线与S3C2440连接，把NC指令文件输入到ARM 中，经过NC代码解释器，变成PCL6045BL能够识别的代码，从而完成规定的运动控制功能。用NC代码编写如下加工程序：

N001 COO X15 Y25//起始点选定

N002 G18//XY平面选择

N003 G90 G01 X15 Y5//准备直线插补

N004 X30 Y5//(15，5)到(30，5)

N005 X30 Y15//前行至点(30，15)

N006 X45 Y15//前行至点(45，15)

N007 X45 Y5//前行至点(45，5)

N008 X60 Y5//前行至点(60，5)

N009 X60 Y25//前行至点(60，25)

N010 X15 Y25//回到始点(15，25)

根据上面所给的代码可以完成如图7所示的多点之间直线插补的功能。

5 结语

该运动控制器的硬件结构是基于微处理器S3C2440和PCL6045BL运动控制芯片设计的，它较好地发挥了ARM处理器的高性能、低成本和运动控制芯片的高可靠性、开发周期短的优点;在控制器硬件平台上移植μC/OS-II实时操作系统既能使整个软件系统结构简结、层次清晰，又能很好地达到运动控制实时性的要求。

现代传动系统要集成控制回路精度、扩展性、网络通信、外设控制、数据和设计安全、功能安全和可靠性等特性，这是十分重要的。此外，电机必须准确并且同步控制，同时不损害性能和确定性，在多轴控制系统中尤其如此。

电机消耗的电能占全球电耗的比例非常高。在很大程度上，电机的能耗取决于电机和传动效率。为了降耗、提高传动效率和改善性能，世界各地的监管机构均已实施能源效率标准。因此，电机传动的部署正日益使用高精度、高性能电机控制算法。现代传动系统要集成控制回路精度、扩展性、网络通信、外设控制、数据和设计安全、功能安全和可靠性等特性，这是十分重要的。此外，电机必须准确并且同步控制，同时不损害性能和确定性，在多轴控制系统中尤其如此。为了满足这些控制和集成要求，嵌入式设计人员设计的传动不仅要能够运行复杂的电机控制算法，而且要在连接性日益增加的环境下支持多个外设通信。

微控制器/数字信号处理器解决方案与 FPGA电机控制解决方案的比较

电机控制应用设计传统上采用微控制器(MCU)或数字信号处理器(DSP)来运行电机控制算法。但是，随着人们日益部署具有更高集成水平、扩展性、现有IP重复利用性的高性能工业控制系统，使得FPGA成为优先选择，尤其结合了ARM Cortex M3微控制器和FPGA逻辑资源的解决方案，为许多关键任务提供了理想的分工。它们日益被采纳的原因有几个。

首先，由于架构和访问指令存储器的原因，使得微控制器十分适合用于速度更慢的串行任务，但是，对时间要求更苛刻的并行处理功能的应用，FPGA则是更加理想的选择。例如，在多轴控制中，速度独立的多个电机通过实施确定性控制环路进行控制。通常，多轴电机控制系统还集成了外设控制、传感器接口、保护逻辑/安全和网络通信等功能。与这些功能有关的任务，各自拥有不同的执行时间和优先等级。

微控制器或DSP传动控制器采用屏蔽和中断服务程序来分配每种任务的执行优先等级。某些未屏蔽的任务可能在控制回路之前执行，导致控制回路的实际执行时间不确定。相反，FPGA的控制回路和片上系统(SoC)FPGA与其它过程并行执行，在多轴控制环路中，还可以采用时分多路复用(TDM)方案顺序运行。

配备ARM Cortex-M3微控制器的SoC FPGA甚至更高效地执行这种应用：这种FPGA用于按严格确定性定时方式执行的控制回路非常理想，而较低速度的接口则可以与ARM M3微控制器连接(图1)。

此外，FPGA解决方案改善了扩展性和性能。正如前述，在基于FPGA的控制中，优先等级更低的任务对控制回路的执行没有影响，因此，增加电机的数量并不会影响控制回路的执行时间。根据需求，可以扩大FPGA上运行的IP组合，从驱动两台无刷DC(BLDC)步机电机通道扩大到六轴解决方案，或将电机性能提高到70000 RPM以上。

此外，采用基于FPGA的多轴控制可以支持高达数百KHz的更高脉冲宽度调制(PWM)开关频率。除集成PWM产生等特性之外，基于FPGA的电机控制器还包括嵌入式处理、控制外设(如USB、PCIe、I2C和CAN)专用块、多用户定义I/O及拥有参考设计的即用型IP库。很重要一点是要记住电机控制算法并非唯一要求的功能。通常，完整的电机控制设计需要一个或多个通信接口和控制I/O。这些接口并非面向高性能，因此，非常适合使用M3等微控制器来实施。通信接口可以是CAN总线、SPI、UART或其它控制总线。SoC FPGA在客户外设和设计其它部分之间提供桥梁，当需要其它外设时，可以采用基于微控制器的SoC FPGA。模块化IP组件还简化了定制和扩展，支持多轴电机或高转动速率解决方案的不同组合，同时满足不断演变的地区技术标准。IP块越紧凑(即整个组合不到10000个逻辑元件)，支持集成需求的净空间便越多。

可靠性和安全性是FPGA解决方案的其它两个重要方面。当设计用于卫星太阳能电池板、导向和控制系统、医学扫描仪、核电厂机械及执行器(Actuator)和发动机控制等应用的系统时，航空电子特别重要。许多半导体部件(包括MCU/DSP)易受单粒子翻转(SEU)的影响。可靠性和安全性的最佳选择是基于Flash而不是SRAM)的FPGA。所有配置信息芯片位于非易失性存储器内，它们在启动时绝对不会暴露位流。FPGA用于实施确定性定时非常重要的电机控制和网络功能时也比微控制器可靠。微控制器的定时差异是几毫秒，而FPGA的定时差异仅几纳秒或更低。

FPGA还满足确定性多轴电机控制解决方案的安全挑战要求。在现今的业界中，设计可能被克隆，或其数据可能被篡改或窃取的威胁日益增加。OEM面临的另一个威胁是其处理所有要求设计和IP的供应商或合同制造商或会过度制造。大多数MCU/DSP可能无法提供FPGA固有的高级安全特性水平，这些安全特性能够以分层方法提供硬件安全性、设计安全性和数据安全性(全面安全战略的三个关键要素)。有些基于闪存的FPGA还可以作为拥有关键储存能力的信任根设备，防止超连接工业IoT受到恶意攻击。FPGA采用物理反克隆功能(PUF)等特性应对安全需求，其中在公钥/私钥方案中，采用公钥基础设施(PKI)，私钥用于实施M2M验证。其它特性包括加密加速器、随机数发生器、用于保护CUP/DSP内核的硬件防火墙，及差分功率分析(DPA)措施，它们相互配合，使整个系统根据需要对安全进行分层，从而保护硬件和数据。

与基于微控制器或DSP的实施相比，基于FPGA的电机控制实施的关键优点是确定性、扩展性和性能、可靠性，以及耐用性及安全性。

● 确定性— 在MCU或DSP实施中，任务顺序运行，执行时间和中断优先等级不同。ISR的执行时间不一定受到限制，因此可能导致不确定。与此相反，FPGA并行运行任务，每个任务的执行时间是确定的，并且总是产生确定性的输出。

● 扩展性和性能 - 对更高开关频率的多轴电机控制来说，MCU/DSP的性能并非最优化。高速电机要求较高开关频率(如500 kHz)和‘ => 2 µs ’ FOC回路执行。MCU硬件架构(PWM、ADC和GPIO)在控制多个电机方面存在局限性。采用FPGA实施，高级现场定向控制(FOC)的执行时间是1 µs。用于FOC的TDM可用于控制多个电机。任何I/O引脚均可配置用于PWM和ADC接口，FPGA集成了多个工业以太网协议、HMI和其它典型MCU/DSP不支持的接口。

● 可靠性和耐用性 – MCU和DSP易受软失效(SEU)的影响，产品使用寿命短。FPGA不受SEU影响，并且抗多种应用中的辐射，而产品使用寿命通常在20年以上。

● 安全性 –基于MCU/DSP的实施存在篡改、克隆和制造过多的风险，而基于FPGA的实施则拥有防篡改、安全启动、安全通信和强大的安全传承特性。

电机开发人员要满足今天的能源效率法规和新技术要求，同时要确保设计可扩展以支持不同的多轴电机或高转动速率解决方案组合，非常富有挑战性。基于Flash的SoC FPGA应对了这些挑战，将处理能力与硬件和软件编程性和集成新特性和功能的能力相结合，同时促进了多层安全性。它们提供了先进的特性，如多轴控制、确定性响应、并行处理、功能集成和灵活性，使设计人员能够降低系统的总体拥有成本(TCO)。