有源晶振的EMC方面的设计考虑


原理图设计要点:
(1)、晶振电源去耦非常重要,建议加磁珠,去耦电容选两到三个,容值递减。
(2)、时钟输出管脚加匹配,具体匹配阻值,可根据测试结果而定。
(3)、预留的电容C1,容值要小,构成了一级低通滤波,电阻、电容的选择,根据具体测试结果而定。
PCB设计要点:
(1)、在PCB设计是,晶振的外壳必须接地,可以防止晶振的向往辐射,也可以屏蔽外来的干扰。
(2)、晶振下面要铺地,可以防止干扰其他层。因为有些人在布多层板的时候,顶层和底层不铺地,但是建议晶振所在那一块铺上地。
(3)、晶振底下不要布线,周围5mm的范围内不要布线和其他元器件(有的书是建议300mil范围内,大家可以参考),主要是防止晶振干扰其他布线和器件。