PCB

PCB表面处理最基本的目的是保证良好的可焊性或电性能。由于自然界的铜在空气中倾向于以氧化物的形式存在,不大可能长期保持为原铜,因此需要对铜进行其他处理。

1、热风整平(喷锡)
热风整平又名热风焊料整平(俗称喷锡),它是在PCB表面涂覆熔融锡(铅)焊料并用加热压缩空气整(吹)平的工艺,使其形成一层既抗铜氧化,又可提供良好的可焊性的涂覆层。热风整平时焊料和铜在结合处形成铜锡金属间化合物。PCB进行热风整平时要沉在熔融的焊料中;风刀在焊料凝固之前吹平液态的焊料;风刀能够将铜面上焊料的弯月状最小化和阻止焊料桥接。

2、有机可焊性保护剂(OSP)
OSP是印刷电路板(PCB)铜箔表面处理的符合RoHS指令要求的一种工艺。 OSP是Organic Solderability Preservatives的简称, 中译为有机保焊膜,又称护铜剂,英文亦称之Preflux。 简单地说,OSP就是在洁净的裸铜表面上,以化学的方法长出一层有机皮膜。这层膜具有防氧化,耐热冲击,耐湿性,用以保护铜表面于常态环境中不再继续生锈 (氧化或硫化等);但在后续的焊接高温中,此种保护膜又必须很容易被助焊剂所迅速清除,如此方可使露出的干净铜表面得以在极短的时间内与熔融焊锡立即结合 成为牢固的焊点。

3、全板镀镍金
板镀镍金是在PCB表面导体先镀上一层镍后再镀上一层金,镀镍主要是防止金和铜间的扩散。现在的电镀镍金有两类:镀软金(纯金,金表面看起来不亮)和镀硬金(表面平滑和硬,耐磨,含有钴等其他元素,金表面看起来较光亮)。软金主要用于芯片封装时打金线;硬金主要用在非焊接处的电性互连。

4、沉金
沉金是在铜面上包裹一层厚厚的、电性良好的镍金合金,这可以长期保护PCB;另外它也具有其它表面处理工艺所不具备的对环境的忍耐性。此外沉金也可以阻止铜的溶解,这将有益于无铅组装。

5、沉锡
由于目前所有的焊料都是以锡为基础的,所以锡层能与任何类型的焊料相匹配。沉锡工艺可以形成平坦的铜锡金属间化合物,这个特性使得沉锡具有和热风整平一样的好的可焊性而没有热风整平令人头痛的平坦性问题;沉锡板不可存储太久,组装时必须根据沉锡的先后顺序进行。

6、沉银
沉银工艺介于有机涂覆和化学镀镍/沉金之间,工艺比较简单、快速;即使暴露在热、湿和污染的环境中,银仍然能够保持良好的可焊性,但会失去光泽。沉银不具备化学镀镍/沉金所具有的好的物理强度因为银层下面没有镍。

7、化学镍钯金
化学镍钯金与沉金相比是在镍和金之间多了一层钯,钯可以防止出现置换反应导致的腐蚀现象,为沉金作好充分准备。金则紧密的覆盖在钯上面,提供良好的接触面。

8、电镀硬金
为了提高产品耐磨性能,增加插拔次数而电镀硬金。

来源:致远电子

围观 409

作者:ERIN GOWDY, MENTOR GRAPHICS CORPORATION

正如我们在近期发布的白皮书《影响 PCB 工程团队工作效率的三大难题》中指出的,人口结构的剧变导 致了电气工程师工作范围的转变。特别是,工程师被迫要肩负过去由资深专家执行的任务。需要重申一下,电子系统开发方式的这一根本改变是由三大挑战造成的:

1. 首先是持续呈加速度式上升的设计复杂性。在解决复杂性问题的同时,还需要满足上市时间、成本 降低以及质量提高等业务驱动因素的要求。
2. 其次是 PCB 设计人员和设计工程师人才储备的萎缩。其结果是,剩余的人员需要用更少的资源实现 更大的产出。
3. 最后一项是,企业在开发项目中采用了更加“依赖于系统”的方案。项目不再是以 PCB 为中心的单 个设计,而是跨多个领域的整体系统。

我们认为,正是这三项挑战,导致了系统开发方法以及确保获得最大成功所需的工具发生重大的变革。

越来越多的领先设计创建工具供应商正在潜心研究软件可用性的提升,以帮助企业应对这些挑战。无论 采用何种设计规程,软件设计都应满足用户的期望,说到底,就是应该易于使用。
本白皮书探讨了易于使用的 EDA 软件的价值,并且提出了一套有助于实现此目标的重要原则。而后,我们 还会提供一系列示例来展示 Mentor Graphics 公司如何将功能落实到 Xpedition® 设计创建工具中,以满足 这些易用原则。

易用的六大原则:

通常来说,设计工程师可以花在 EDA 工具上的时间非常的少,因此我们总结了工具应遵循的六大原则, 以便帮助工程师充分利用设计创建流程中的每一分钟。

1. 清晰易辨:清晰易辨不仅限于应用程序中的文本;包括文本、图片以及 Layout 在内的整个界面都必须“清晰可辨”。如果各项功能清楚明了,则可以最大限度减少寻求外部资源(如培训或其他文档)的需要。
2. 行为可预测 工具行为应当贴合用户的预期。功能布局应合理妥当,并以最自然的方式发挥作用。
3. 简约:人们常说“简约成就非凡”,这是对简约原则的最佳描述。如果有多种方式可实现同一个目标,工具就 会显得混乱而难以记忆。
4. 高度自动化 这类易用性更强的工具可以自动完成简单的任务,从而加快设计的输入过程,并帮助设计人员避免出错。
5. 流程引导:工具应能引导用户完成隐含的工作流程,而不会造成任何障碍。此流程中的每一步都应明确界定,但同时,工具不应限制工作流程。
6. 高效:通过采用上述原则,设计工具可实现更高的效率,并为用户提供更高的质量。

通过根据您的期望和行为设计工具,对新手和生手的要求也就相应降低了,因此他们可以将更多注意力 放在工程设计任务上,而不是用于执行任务的工具上。这样就能够提升效率和质量,同时降低拥有成 本,因为所需的培训减少了,并且不常使用软件的人也不必花费大量时间重新学习他们的工具。

原则付诸实践:XPEDITION 设计创建 某个工具集要想在设计创建领域成为名副其实的标准,必须具备一系列特性。

一方面,它应该易于使用,易于部署,并且可以随时取用,以便用户立即投入工作。另一方面,该解决 方案还应该具备可扩展性,从而适应不同的设计复杂性和设计团队规模。随着设计复杂性的提高,该工 具应支持更强大的功能,以实现高效的团队设计,同时保持其易用性。

Mentor Graphics 公司将这些看似矛盾的需求整合在一起,最终打造出强大的 Xpedition 设计创建工具。在 打造 Xpedition 时,我们充分考虑了这六大指导原则。凭借其诸多特性,专业设计工程师不仅能完成自己 的设计,而且还能实现效率最大化,同时还不会牺牲功能性和可扩展性。

高级工具提示可及时提供帮助

凭借增强型工具提示,用户能够在不退出工具的情况下了解命令的工作方式。与传统的帮助系统不同, 工具提示可提供包括详细说明和功能视频在内的丰富内容。

■ Xpedition 工具提示是渐进显示的,也就是说只有当用户将鼠标较长时间悬停在工具栏按钮上时才会 显示,因此不会中断资深用户的工作流程。
■ 工具提示可最大限度地加快您的学习速度,省去大量的培训工作。

利用工具提示,设计人员可快速获取有关命令的信息

图 1:利用工具提示,设计人员可快速获取有关命令的信息。

环境感知界面仅在有用时显示信息

Xpedition 用户界面已经过优化,可以最大限度地减少混乱情况。通过感知环境,工具仅在必要时才为用户 呈现相关信息。

■ 利用层次化模块的工具提示,用户可以预览内容,并通过双击缩略图来导航到所需图纸。
■ 将一个多管脚元器件插入到一组已命名网络后,将会高亮显示并选中网络名称,以便根据需要将其 一键重新分配到其他网络。

轻松布局元件,并提供环境感知的元件布局协助

图 2:轻松布局元件,并提供环境感知的元件布局协助。

功能触手可及

无需离开绘图区域便可获得输入设计所需的诸多功能,使得设计流程更加高效。

■ 内置文本编辑允许用户方便地插入或替换文本,或者执行更改字体或颜色等编辑功能。
■ 系统内总线/网络布线允许通过鼠标的上下文菜单方便地访问重要的布线功能。
■ 利用键盘快捷键,您可以快捷地更改选择模式,从选择框到重叠,甚至智能选择特定的元素,所有 这些操作都不需要更改全局设置。

通过对接进行连接,使得设计人员可以轻松地向设计添加网络

图 3:通过对接进行连接,使得设计人员可以轻松地向设计添加网络。

按您的思考方式设计

插件式对话框可用于快速访问收藏的元件、特殊元器件和最近使用的元件,以帮助设计人员快速输入设 计。与有助于布局符号的动态对齐标记结合在一起后,用户能够创建明确记录的原理图,并且只需要极 少的返工或清理工作即可。

插件式对话框可用于快速访问最常用的元件

图 4:插件式对话框可用于快速访问最常用的元件。

通过设计自动化提高效率

强大的设计自动化可最大限度地减少连接多管脚符号所需的工作量和鼠标点击次数。

■ 按单个管脚或管脚组进行管脚选择,可提供自动管脚到管脚连接的灵活性,同时让您仍保持对网络 布线的控制。
■ 将多个串行元器件快速插入到现有网络中,或将多管脚元件插入到现有布线中,支持自动网络分 割,并且方便用户重新分配网络名称。

自动网络分割可节省设计人员的时间和精力

图 5:自动网络分割可节省设计人员的时间和精力。

不同领域采用统一的图形界面

设计人员和库管理员采用通用环境,可一致地呈现包括字体、分层图形和配色方案在内的图形对象。两种 环境使用相同的图形设置,并且共用相同的自动化层。

设计人员可以自行定制 xDx 图形界面,从而方便地控制自己工作区的外观和风格

图 6:设计人员可以自行定制 xDx 图形界面,从而方便地控制自己工作区的外观和风格。

流程引导

设计流程中的每一步都会提示用户相关的选项和后续步骤,将易用性扩展到包含设计创建任务和与 PCB Layout 集成的整个流程。

■ 经过优化的用户界面可帮助用户完成流程中的所有步骤,从项目管理到约束输入和PCB的集成状态。 ■ 教程、在线帮助及其他资源均可随时从起始页获取,并且提供可转至应用说明和技术说明的快速链接。

起始页提供有快速访问教程、文档、新闻及其他资源的链接

图 7:起始页提供有快速访问教程、文档、新闻及其他资源的链接。

无缝集成

约束管理已内置到设计创建工具集中,能够将工程设计意图无缝地传递到 Layout 中,并能管理双向变更。 只要将网络添加到原理图,用户便可添加约束,同时为多用户并行输入提供全面支持。

■ 利用交通灯系统,可根据需要将变更传递到PCBLayout中。可以选择将设计变更与约束变更一起传递, 也可以选择仅传递约束变更,如此一来,大大提高了设计流程的灵活性。用户还可以将复杂的 FPGA 快速集成到设计中,并根据电路板环境优化布线。
■ 内置的向导可协助元件和封装的选择以及 HDL 接口的导入,因此只需点击几下鼠标,便可将 FPGA包括在设计中。双向接口可确保任何设计变更都会反馈到 FPGA 流程。

约束管理易于访问,可增强对设计流程的控制

图 8:约束管理易于访问,可增强对设计流程的控制。

结论

在打造 Xpedition 设计创建工具的过程中,Mentor Graphics 始终坚持贯彻六大易用原则。凭借简约、清晰 且行为符合预期的界面,并与高度自动化和流程引导相结合,Mentor Graphics 让高产、高效的设计流程变 得简单易行。利用 Xpedition,工程师可以将时间和精力集中在手里的设计任务上。

本文来自:mentor.

围观 358



就高速ADC PCB的布局布线技巧,之前我们分享过如何实现裸露焊盘的最佳连接。除了需要注意裸露焊盘,小编还要和大家唠唠去耦和层电容~

有时我们会忽略使用去耦的目的,仅仅在电路板上分散大小不同的许多电容,使较低阻抗电源连接到地。但问题依旧:需要多少电容?许多相关文献表明,必须使用大小不同的许多电容来降低功率传输系统(PDS)的阻抗,但这并不完全正确。相反,仅需选择正确大小和正确种类的电容就能降低PDS阻抗。

举个栗子
考虑设计一个10 mΩ参考层,如图1所示。如红色曲线所示,系统电路板上使用许多不同值的电容,0.001 μF、0.01 μF、0.1 μF等等。这当然可以降低500 MHz频率范围内的阻抗,但是,请看绿色曲线,同样的设计仅使用0.1 μF和10 μF电容。这证明,如果使用正确的电容,则不需要如此多的电容。这也有助于节省空间和物料(BOM)成本。

“”

注意,并非所有电容“生而平等”,即使同一供应商,工艺、尺寸和样式也有差别。如果未使用正确的电容,不论是多个电容还是几个不同类型,都会给PDS带来反作用。结果可能是形成电感环路。电容放置不当或者使用不同工艺和型号的电容(因而对系统内的频率做出不同响应),彼此之间可能会发生谐振,见图2。

“”

所以,了解系统所用电容类型的频率响应很重要。随便选用电容,会让设计低阻抗PDS系统的努力付之东流。

如何设计出合格的PDS
要设计出合格的PDS,需要使用各种电容(见图1)。PCB上使用的典型电容值只能将直流或接近直流频率至约500 MHz范围的阻抗降低。高于500 MHz频率时,电容取决于PCB形成的内部电容。注意,电源层和接地层紧密叠置会有帮助。

应当设计一个支持较大层电容的PCB层叠结构。例如,六层堆叠可能包含顶部信号层、第一接地层、第一电源层、第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近,这两层间距为2到4密尔,形成一个固有高频层电容。此电容的最大优点是它是免费的,只需在PCB制造笔记中注明。如果必须分割电源层,同一层上有多个VDD电源轨,则应使用尽可能大的电源层。不要留下空洞,同时应注意敏感电路。这将使该VDD层的电容最大。

如果设计允许存在额外的层(上例中,从六层变为八层),则应将两个额外的接地层放在第一和第二电源层之间。在核心间距同样为2到3密尔的情况下,此时层叠结构的固有电容将加倍,示例见图3。

“”

与添加更多分立高频电容以在高频时保持低阻抗相比,此结构更易于设计。

PDS的任务是将响应电源电流需求而产生的电压纹波降至最低,这点很重要但常被忽略。所有电路都需要电流,有些电路需求量较大,有些电路则需要以较快的速率提供电流。采用充分去耦的低阻抗电源层或接地层以及良好的PCB层叠,有助于将因电路的电流需求而产生的电压纹波降至最低。例如,根据所用的去耦策略,如果系统设计的开关电流为1 A,PDS的阻抗为10 mΩ,则最大电压纹波为10 mV。计算很简单:V = IR。

凭借完美的PCB堆叠,可覆盖高频范围,同时在电源层起始入口点和高功率或浪涌电流器件周围使用传统去耦,可覆盖低频范围(<500 MHz)。这可确保PDS阻抗在整个频率范围内均最低。没有必要各处都配置电容;电容正对着每个IC放置会破坏许多制造规则。如果需要这种严厉的措施,则说明电路存在其它问题。Got it?

来源:贸泽电子

围观 353

接地层的使用与上文讨论的星型接地系统相关。为了实施接地层,双面PCB(或多层PCB的一层)的一面由连续铜制造,而且用作地。其理论基础是大量金属具有可能最低的电阻。由于使用大型扁平导体,它也具有可能最低的电感。因而,它提供了最佳导电性能,包括最大程度地降低导电平面之间的杂散接地差异电压。

请注意,接地层概念还可以延伸,包括 电压层。电压层提供类似于接地层的优势—极低阻抗的导体—但只用于一个(或多个)系统电源电压。因此,系统可能具有多个电压层以及接地层。

虽然接地层可以解决很多地阻抗问题,但它们并非灵丹妙药。即使是一片连续的铜箔,也会有残留电阻和电感;在特定情况下,这些就足以妨碍电路正常工作。设计人员应该注意不要在接地层注入很高电流,因为这样可能产生压降,从而干扰敏感电路。

保持低阻抗大面积接地层对目前所有模拟电路都很重要。接地层不仅用作去耦高频电流(源于快速数字逻辑)的低阻抗返回路径,还能将EMI/RFI辐射降至最低。由于接地层的屏蔽作用,电路受外部EMI/RFI的影响也会降低。

接地层还允许使用传输线路技术(微带线或带状线)传输高速数字或模拟信号,此类技术需要可控阻抗。

由于“总线(bus wire)”在大多数逻辑转换等效频率下具有阻抗,将其用作“地”完全不能接受。例如,#22标准导线具有约20 nH/in的电感。由逻辑信号产生的压摆率为10 mA/ns的瞬态电流,流经1英寸该导线时将形成200 mV的无用压降:

图2显示数字返回电流调制模拟返回电流的情况(顶图)。接地返回导线电感和电阻由模拟和数字电路共享,这会造成相互影响,最终产生误差。一个可能的解决方案是让数字返回电流路径直接流向GND REF,如底图所示。这显示了“星型”或单点接地系统的基本概念。在包含多个高频返回路径的系统中很难实现真正的单点接地。因为各返回电流导线的物理长度将引入寄生电阻和电感,所以获得低阻抗高频接地就很困难。实际操作中,电流回路必须由大面积接地层组成,以便获取高频电流下的低阻抗。如果无低阻抗接地层,则几乎不可能避免上述共享阻抗,特别是在高频下。对于具有2 V峰峰值范围的信号,此压降会转化为大约200 mV或10%的误差(大约“3.5位精度”)。即使在全数字电路中,该误差也会大幅降低逻辑噪声裕量。

所有集成电路接地引脚应直接焊接到低阻抗接地层,从而将串联电感和电阻降至最低。对于高速器件,不推荐使用传统IC插槽。即使是“小尺寸”插槽,额外电感和电容也可能引入无用的共享路径,从而破坏器件性能。如果插槽必须配合DIP封装使用,例如在制作原型时,个别“引脚插槽”或“笼式插座”是可以接受的。以上引脚插槽提供封盖和无封盖两种版本。由于使用弹簧加载金触点,确保了IC引脚具有良好的电气和机械连接。不过,反复插拔可能降低其性能。

流入模拟返回路径的数字电流产生误差电压

图2. 流入模拟返回路径的数字电流产生误差电压。

应使用低电感、表面贴装陶瓷电容,将电源引脚直接去耦至接地层。如果必须使用通孔式陶瓷电容,则它们的引脚长度应该小于1 mm。陶瓷电容应尽量靠近IC电源引脚。噪声过滤还可能需要铁氧体磁珠。

这样的话,可以说“地”越多越好吗?接地层能解决许多地阻抗问题,但并不能全部解决。即使是一片连续的铜箔,也会有残留电阻和电感;在特定情况下,这些就足以妨碍电路正常工作。图3说明了这个问题,并给出了解决方法。

割裂接地层可以改变电流流向,从而提高精度

图3. 割裂接地层可以改变电流流向,从而提高精度。

由于实际机械设计的原因,电源输入连接器在电路板的一端,而需要靠近散热器的电源输出部分则在另一端。电路板具有100 mm宽的接地层,还有电流为15 A的功率放大器。如果接地层厚0.038 mm,15 A的电流流过时会产生68 μV/mm的压降。对于任何共用该PCB且以地为参考的精密模拟电路,这种压降都会引起严重问题。可以割裂接地层,让大电流不流入精密电路区域,而迫使它环绕割裂位置流动。这样可以防止接地问题(在这种情况下确实存在),不过该电流流过的接地层部分中电压梯度会提高。

在多个接地层系统中,请务必避免覆盖接地层,特别是模拟层和数字层。该问题将导致从一个层(可能是数字地)到另一个层的容性耦合。要记住,电容是由两个导体(两个接地层)组成的,中间用绝缘体(PC板材料)隔离。

本文来源:ANALOG DENICES 中文技术论坛

围观 670

PCB( Printed Circuit Board),中文名称为印制电路板,又称印刷线路板,是重要的电子部件,是电子元器件的支撑体,是电子元器件电气连接的载体。由于它是采用电子印刷术制作的,故被称为“印刷”电路板。

而双层pcb板即双层线路板,双层线路板这种电路板的两面都有布线,不过要用上两面的导线,必须要在两面间有适当的电路连接才行。这种电路间的“桥梁”叫做导孔。导孔是在pcb上,充满或涂上金属的小洞,它可以与两面的导线相连接。用PROTEL画双面pcb板子的时候,在TopLayer(顶层)上画导线连接元器件,就是在顶层画板; 选择BottomLayer(底层),在底层上画导线连接元器件,就是在底层上画板。以上就是画双层pcb,意思是在一块pcb板子的顶层和底层都画导线。双面板解决了单面板中因为布线交错的难点(可以通过孔导通到另一面),即正反两面都有布线,元器件可以焊接在正面,也可以焊接在反面,它更适合用在比单面板更复杂的电路上。

双层pcb板—设计及布线原则

双层板地线设计成栅状围框形成,即在印制板一面布较多的平行地线,另一面为抄板垂直地线,然后在它们交叉的地方用金属化过孔连接起来(过孔电阻要小)。  

为考虑到每个IC芯片近旁应设有地线,往往每隔1~115cm布一根地线,这样密集的地线使信号环路的面积更小,有利于降低辐射。该地网设计方法应在布信号线之前,否则实现比较困难。

双层pcb板信号线布线原则

双层板在元器件合理布局确定后,紧接着先设计地网抄板电源线,再布重要线---敏感线、高频线,后布一般线---低频线。关键引线最好有独立的电源,地线回路,引线且非常短,所以有时在关键线边上布一条地线紧靠信号线,让它形成最小的工作回路。

四层板顶面、底面的布线原则同双层板的信号线,也是先布关键晶体、晶振电路,时钟电路,CPU等信号线,一定要遵守环流面积尽量小的原则。

印制板IC电路工作时,前面多次提及环流面积,实际它的出处在差模辐射的概念。如差模辐射的定义:电路工作电流在信号环路中流动,这个信号环路会产生电磁辐射,由于这种电流是差模的,因此信号环路产生的辐射称为差模辐射,其辐射场强的计算公式:E1=K1·f2·I·A/γ

式中:E1---差模抄板印制板电路空间γ处的辐射场强由差模辐射公式可见,其辐射场强与工作频率f2、环流面积A、工作电流I成正比,如当工作频率f确定后,环流面积的大小是我们设计中可直接控制的关键因素,同时环流工作速度、电流只要满足可靠性,并非越大越好,信号上跳沿下跳沿越窄,它的谐波分量就越大,越宽,电磁辐射就越高,功率越大其电流必然就大(上述已指出过),这是我们不期望的。电路开关速度越快,则允许的面积越小。

关键的联线,如有可能其周围均可用地线包围之。另待PCB抄板布线完毕后,可用地线将所有空隙覆盖,但必须注意这些覆盖地线都要与大地层低阻抗的联体短接,这样能取得良好的效果(注意:有空隙要求的应满足条件,如爬电距离等)。

双层pcb板—布线技巧

使用自动布线器来设计pcb 是吸引人的。大多数的情形下,自动布线对纯数字的电路(尤其是低频率信号且低密度的电路)的动作不至于会有问题。但当尝试使用布线软件提供的自动布线工具做模拟、混合讯号或高速电路的布线时,可能会出现一些问题,而且有可能造成极严重的电路性能问题。关于布线有许多要考虑的事项,但较为困扰的问题是接地方式。假使接地路径是由上层开始,每个装置的接地皆经由在该层上的拉线连接到地线。对下层的每个装置而言,是由电路板右边的贯孔连接到上层而形成接地回路。使用者在检查布线方式时会看到的立即红色旗标表示存在多个接地回路。

此外,下层的接地回路被一条水平处。可降低数字切换δi/δt 对模拟电路造成的影响。 但须注意的是,这两片双层板在电路板的下层都有一个接地面。如此设计是为了让工程师在做故障排除时可以迅速地看到布线,此种方式常出现在装置制造商的示范与评估板上。但更典型的做法是在电路板的上层铺上接地面,以降低电磁干(emi)。

双层pcb板—设计操作步骤
1、准备电路原理图
2、新建一个pcb文件并载入元器件封装库
3、规划电路板
4、装入网络表和元件
5、元器件自动布局
6、布局调整
7、网络密度分析
8、布线规则设定
9、自动布线
10、手动调整布线

双层pcb板—PCB设计经验(嵌入式硬件经验)
1. clearance间距一般最小10mil, 高密度布线的话最少也要5mil
2. 从焊座出来的线,要出线至少10mil再变向,不要斜出线,会产生锐角,不美观
3. 主电源线(电流比较大)的过孔用双孔并列方式,防止一个过孔失效电路不能工作
4.电源入口电容采用100uf并104陶瓷的方式 出口电容容量要足够大满足电路要求(大电流时不会把电压瞬间拉低)。关断二极管离电源芯片输出引脚越近越好
5.电源部分电阻电容要核算功率,封装要满足功率要求
6. 多个射频电路,可以将射频交叉布在不同层上,减少干扰
7.要注意引线位置,要满足原理图,不是信号相同就可以任意位置可以引出
8.相同特性的信号线布线时信号特性要一样,走线距离尽量一样长,过孔数相同
9.将一些电源的去耦电容滤波电容可以骑在管脚上放于反面,节省空间也缩短布线距离
10.布线采用经纬布线,上下层布线清晰,也能减少过孔,减小干扰
11.绘制原理图时要严格核算电源芯片额定电流额定功率,使其满足实际负载要求
12.布线时要将直插式元件放于周围,不要放在核心布线区,这样会产生穿插,影响经纬走线。 防止穿插,因为焊接时可能刮破线路的组焊层,这样焊管脚时就可能产生粘连
13.网络芯片下禁止铺铜
14.焊接时晶振严谨摔,因为过度的震荡会影响其性能
15.板子四角最好做成圆角 防止刮伤

来源:玩转单片机

围观 532

电子设备工作时产生的热量,使设备内部温度迅速上升,若不及时将该热量散发,设备会持续升温,器件就会因过热失效,电子设备的可靠性将下降。因此,对电路板进行散热处理十分重要。

一、印制电路板温升因素分析

引起印制板温升的直接原因是由于电路功耗器件的存在,电子器件均不同程度地存在功耗,发热强度随功耗的大小变化。

印制板中温升的2种现象:

(1)局部温升或大面积温升;

(2)短时温升或长时间温升。

在分析PCB热功耗时,一般从以下几个方面来分析。

1、电气功耗

(1)分析单位面积上的功耗;

(2)分析PCB电路板上功耗的分布。

2、印制板的结构

(1)印制板的尺寸;

(2)印制板的材料。

3、印制板的安装方式

(1)安装方式(如垂直安装,水平安装);

(2)密封情况和离机壳的距离。

4、热辐射

(1)印制板表面的辐射系数;

(2)印制板与相邻表面之间的温差和他们的绝对温度;

5、热传导

(1)安装散热器;

(2)其他安装结构件的传导。

6、热对流

(1)自然对流;

(2)强迫冷却对流。

从PCB上述各因素的分析是解决印制板的温升的有效途径,往往在一个产品和系统中这些因素是互相关联和依赖的,大多数因素应根据实际情况来分析,只有针对某一具体实际情况才能比较正确地计算或估算出温升和功耗等参数。

二、电路板散热方式

1、高发热器件加散热器、导热板

当PCB中有少数器件发热量较大时(少于3个)时,可在发热器件上加散热器或导热管,当温度还不能降下来时,可采用带风扇的散热器,以增强散热效果。当发热器件量较多时(多于3个),可采用大的散热罩(板),它是按PCB板上发热器件的位置和高低而定制的专用散热器或是在一个大的平板散热器上抠出不同的元件高低位置。将散热罩整体扣在元件面上,与每个元件接触而散热。但由于元器件装焊时高低一致性差,散热效果并不好。通常在元器件面上加柔软的热相变导热垫来改善散热效果。

2、通过PCB板本身散热

目前广泛应用的PCB板材是覆铜/环氧玻璃布基材或酚醛树脂玻璃布基材,还有少量使用的纸基覆铜板材。这些基材虽然具有优良的电气性能和加工性能,但散热性差,作为高发热元件的散热途径,几乎不能指望由PCB本身树脂传导热量,而是从元件的表面向周围空气中散热。但随着电子产品已进入到部件小型化、高密度安装、高发热化组装时代,若只靠表面积十分小的元件表面来散热是非常不够的。同时由于QFP、BGA等表面安装元件的大量使用,元器件产生的热量大量地传给PCB板,因此,解决散热的最好方法是提高与发热元件直接接触的PCB自身的散热能力,通过PCB板传导出去或散发出去。

3、采用合理的走线设计实现散热

由于板材中的树脂导热性差,而铜箔线路和孔是热的良导体,因此提高铜箔剩余率和增加导热孔是散热的主要手段。

评价PCB的散热能力,就需要对由导热系数不同的各种材料构成的复合材料一一PCB用绝缘基板的等效导热系数(九eq)进行计算。

4、对于采用自由对流空气冷却的设备,最好是将集成电路(或其他器件)按纵长方式排列,或按横长方式排列。

5、同一块印制板上的器件应尽可能按其发热量大小及散热程度分区排列,发热量小或耐热性差的器件(如小信号晶体管、小规模集成电路、电解电容等)放在冷却气流的最上流(入口处),发热量大或耐热性好的器件(如功率晶体管、大规模集成电路等)放在冷却气流最下游。

6、在水平方向上,大功率器件尽量靠近印制板边沿布置,以便缩短传热路径;在垂直方向上,大功率器件尽量靠近印制板上方布置,以便减少这些器件工作时对其他器件温度的影响。

7、对温度比较敏感的器件最好安置在温度最低的区域(如设备的底部),千万不要将它放在发热器件的正上方,多个器件最好是在水平面上交错布局。

8、设备内印制板的散热主要依靠空气流动,所以在设计时要研究空气流动路径,合理配置器件或印制电路板。空气流动时总是趋向于阻力小的地方流动,所以在印制电路板上配置器件时,要避免在某个区域留有较大的空域。整机中多块印制电路板的配置也应注意同样的问题。

9、避免PCB上热点的集中,尽可能地将功率均匀地分布在PCB板上,保持PCB表面温度性能的均匀和一致。往往设计过程中要达到严格的均匀分布是较为困难的,但一定要避免功率密度太高的区域,以免出现过热点影响整个电路的正常工作。如果有条件的话,进行印制电路的热效能分析是很有必要的,如现在一些专业PCB设计软件中增加的热效能指标分析软件模块,就可以帮助设计人员优化电路设计。

10、将功耗最高和发热最大的器件布置在散热最佳位置附近。不要将发热较高的器件放置在印制板的角落和四周边缘,除非在它的附近安排有散热装置。在设计功率电阻时尽可能选择大一些的器件,且在调整印制板布局时使之有足够的散热空间。

11、高热耗散器件在与基板连接时应尽能减少它们之间的热阻。为了更好地满足热特性要求,在芯片底面可使用一些热导材料(如涂抹一层导热硅胶),并保持一定的接触区域供器件散热。

12、器件与基板的连接:

(1)尽量缩短器件引线长度;

(2)选择高功耗器件时,应考虑引线材料的导热性,如果可能的话,尽量选择引线横段面最大;

(3)选择管脚数较多的器件。

13、器件的封装选取:

(1)在考虑热设计时应注意器件的封装说明和它的热传导率;

(2)应考虑在基板与器件封装之间提供一个良好的热传导路径;

(3)在热传导路径上应避免有空气隔断,如果有这种情况可采用导热材料进行填充。

来源:网络(版权归原作者所有)

围观 583

很多刚接触阻抗的人都会有这个疑问,为什么常见的板内单端走线都是默认要求按照50欧姆来管控而不是40欧姆或者60欧姆?这是一个看似简单但又不好回答的问题。在写这篇文章前我们也查找了很多资料,其中最有知名度的是Howard Johnson, PhD关于此问题的答复,原文可以详见如下链接:http://www.edadoc.com/cn/jswz/show_815.html,相信很多人都有看过。

为什么说不好回答呢?信号完整性问题本身就是一个权衡取舍的问题,所以在业内最著名的一句话也就是:"It depends……" 这就是没有标准答案,仁者见仁智者见智的一个问题。今天高速先生也就这个问题综合各种答复来简单总结下,在此也是抛砖引玉,希望更多的人可以从各自的角度出发总结出更多相关的因素。

首先,50欧姆是有一定历史渊源的,这得从标准线缆说起。我们都知道近代电子技术很大一部分是来源于军队,慢慢的军用转为民用,在微波应用的初期,二次世界大战期间,阻抗的选择完全依赖于使用的需要。随着技术的进步,需要给出阻抗标准,以便在经济性和方便性上取得平衡。在美国,最多使用的导管是由现有的标尺竿和水管连接成的,51.5欧姆十分常见,但看到和用到的适配器/转换器又是50欧姆到51.5欧姆;为联合陆军和海军解决这些问题,一个名为JAN的组织成立了,就是后来的DESC,由MIL特别发展的,综合考虑后最终选择了50欧姆,并且特别的导管被制造出来,并由此转化为各种线缆的标准。此时欧洲标准是60欧姆,不久以后,在象Hewlett-Packard这样在业界占统治地位的公司的影响下,欧洲人也被迫改变了,所以50欧姆最终成为业界的一个标准沿袭下来,也就变成约定俗成了,而和各种线缆连接的PCB,为了阻抗的匹配,最终也是按照50欧姆阻抗标准来要求了。

其次,从加工可实现的角度出发,50欧姆实现起来比较方便。从前面阻抗计算公式可知,过低的阻抗需要较宽的线宽以及薄介质(或较大的介电常数),这对于目前高密板来说空间上比较难满足;过高的阻抗又需要较细的线宽及较厚的介质(或较小的介电常数),不利于EMI及串扰的抑制,同时对于多层板及从量产的角度来讲加工的可靠性会比较差;而50欧姆在常用材料的环境下普通的线宽和介质厚度(4~6mil)即符合设计要求(如下图一阻抗计算),又方便加工,慢慢的成为默认选择也就不足为奇了。


图一 阻抗计算

第三,从损耗的角度出发,根据基本的物理学可以证明50欧姆阻抗趋肤效应损耗最小(摘自Howard Johnson, PhD的回复)。通常电缆的趋肤效应损耗L(以分贝做单位)和总的趋肤效应电阻R(单位长度)除以特性阻抗Z0成正比。总的趋肤效应电阻R是屏蔽层和中间导体电阻之和。屏蔽层的趋肤效应电阻在高频时,和它的直径d2成反比。同轴电缆内部导体的趋肤效应电阻在高频时,和他的直径d1成反比。总共的串联电阻R,因此和(1/d2+1/d1)成正比。综合这些因素,给定d2和相应的隔离材料的介电常数Er,可以用以下公式来使得趋肤效应损耗最小。

2

在任何关于电磁场和微波的基础书中,都可以找到Z0是d2,d1和Er的函数。

3

把公式2代入公式1中,分子分母同时乘以d2,整理得到

4

从公式3分离出常数项( /60)*(1/d2),有效的项((1+d2/d1)/ln(d2/d1))来确定最小值点。仔细查看公式3的最小值点仅由d2/d1控制,和Er以及固定值d2无关。以d2/d1为参数,为L做图,显示d2/d1=3.5911时,取得最小值。假定固态聚乙烯的介电常数为2.25,d2/d1=3.5911 得出特性阻抗为51.1欧姆。很久之前,无线电工程师为了方便使用,把这个值近似为50欧姆作为同轴电缆最优值。这证明了在50欧姆附近,L是最小的。

最后,从电气性能的角度看,50欧姆的优势也是综合考虑之后的折中。单纯从PCB走线的性能来说,阻抗低比较好,对一个给定线宽的传输线,和平面距离越近,相应的EMI会减小,串扰也会因此减小,同时也不易受容性负载影响。但从全路径的角度看,还需要考虑最关键的一个因素,那就是芯片的驱动能力,早期大多数芯片驱动不了阻抗小于50欧姆的传输线,而更高阻抗的传输线由于实现起来不便,所以折中采用了50欧姆阻抗。

综上所述:50欧姆作为业界的默认值有其先天的优势,同时也是综合考虑后的折中方案,但并不是说就一定要用50欧姆阻抗了,很多时候还是取决于与之匹配的接口,如75欧姆仍然是远程通讯的标准,一些线缆和天线都是使用的75欧姆,此时就需要与之匹配的PCB线路阻抗。另外还有一些特殊的芯片通过改善芯片驱动能力,来降低传输线的阻抗,以此得到更好的抑制EMI和串扰的效果,如Intel的多数芯片要求阻抗控制在37欧姆、42欧姆甚至更低,在此不再赘述。

来源:搏科技自媒体

围观 488

页面

订阅 RSS - PCB