PCB
作者:ERIN GOWDY, MENTOR GRAPHICS CORPORATION
正如我们在近期发布的白皮书《影响 PCB 工程团队工作效率的三大难题》中指出的,人口结构的剧变导 致了电气工程师工作范围的转变。特别是,工程师被迫要肩负过去由资深专家执行的任务。需要重申一下,电子系统开发方式的这一根本改变是由三大挑战造成的:
1. 首先是持续呈加速度式上升的设计复杂性。在解决复杂性问题的同时,还需要满足上市时间、成本 降低以及质量提高等业务驱动因素的要求。
2. 其次是 PCB 设计人员和设计工程师人才储备的萎缩。其结果是,剩余的人员需要用更少的资源实现 更大的产出。
3. 最后一项是,企业在开发项目中采用了更加“依赖于系统”的方案。项目不再是以 PCB 为中心的单 个设计,而是跨多个领域的整体系统。
我们认为,正是这三项挑战,导致了系统开发方法以及确保获得最大成功所需的工具发生重大的变革。
越来越多的领先设计创建工具供应商正在潜心研究软件可用性的提升,以帮助企业应对这些挑战。无论 采用何种设计规程,软件设计都应满足用户的期望,说到底,就是应该易于使用。
本白皮书探讨了易于使用的 EDA 软件的价值,并且提出了一套有助于实现此目标的重要原则。而后,我们 还会提供一系列示例来展示 Mentor Graphics 公司如何将功能落实到 Xpedition® 设计创建工具中,以满足 这些易用原则。
易用的六大原则:
通常来说,设计工程师可以花在 EDA 工具上的时间非常的少,因此我们总结了工具应遵循的六大原则, 以便帮助工程师充分利用设计创建流程中的每一分钟。
1. 清晰易辨:清晰易辨不仅限于应用程序中的文本;包括文本、图片以及 Layout 在内的整个界面都必须“清晰可辨”。如果各项功能清楚明了,则可以最大限度减少寻求外部资源(如培训或其他文档)的需要。
2. 行为可预测 工具行为应当贴合用户的预期。功能布局应合理妥当,并以最自然的方式发挥作用。
3. 简约:人们常说“简约成就非凡”,这是对简约原则的最佳描述。如果有多种方式可实现同一个目标,工具就 会显得混乱而难以记忆。
4. 高度自动化 这类易用性更强的工具可以自动完成简单的任务,从而加快设计的输入过程,并帮助设计人员避免出错。
5. 流程引导:工具应能引导用户完成隐含的工作流程,而不会造成任何障碍。此流程中的每一步都应明确界定,但同时,工具不应限制工作流程。
6. 高效:通过采用上述原则,设计工具可实现更高的效率,并为用户提供更高的质量。
通过根据您的期望和行为设计工具,对新手和生手的要求也就相应降低了,因此他们可以将更多注意力 放在工程设计任务上,而不是用于执行任务的工具上。这样就能够提升效率和质量,同时降低拥有成 本,因为所需的培训减少了,并且不常使用软件的人也不必花费大量时间重新学习他们的工具。
原则付诸实践:XPEDITION 设计创建 某个工具集要想在设计创建领域成为名副其实的标准,必须具备一系列特性。
一方面,它应该易于使用,易于部署,并且可以随时取用,以便用户立即投入工作。另一方面,该解决 方案还应该具备可扩展性,从而适应不同的设计复杂性和设计团队规模。随着设计复杂性的提高,该工 具应支持更强大的功能,以实现高效的团队设计,同时保持其易用性。
Mentor Graphics 公司将这些看似矛盾的需求整合在一起,最终打造出强大的 Xpedition 设计创建工具。在 打造 Xpedition 时,我们充分考虑了这六大指导原则。凭借其诸多特性,专业设计工程师不仅能完成自己 的设计,而且还能实现效率最大化,同时还不会牺牲功能性和可扩展性。
高级工具提示可及时提供帮助
凭借增强型工具提示,用户能够在不退出工具的情况下了解命令的工作方式。与传统的帮助系统不同, 工具提示可提供包括详细说明和功能视频在内的丰富内容。
■ Xpedition 工具提示是渐进显示的,也就是说只有当用户将鼠标较长时间悬停在工具栏按钮上时才会 显示,因此不会中断资深用户的工作流程。
■ 工具提示可最大限度地加快您的学习速度,省去大量的培训工作。
环境感知界面仅在有用时显示信息
Xpedition 用户界面已经过优化,可以最大限度地减少混乱情况。通过感知环境,工具仅在必要时才为用户 呈现相关信息。
■ 利用层次化模块的工具提示,用户可以预览内容,并通过双击缩略图来导航到所需图纸。
■ 将一个多管脚元器件插入到一组已命名网络后,将会高亮显示并选中网络名称,以便根据需要将其 一键重新分配到其他网络。
功能触手可及
无需离开绘图区域便可获得输入设计所需的诸多功能,使得设计流程更加高效。
■ 内置文本编辑允许用户方便地插入或替换文本,或者执行更改字体或颜色等编辑功能。
■ 系统内总线/网络布线允许通过鼠标的上下文菜单方便地访问重要的布线功能。
■ 利用键盘快捷键,您可以快捷地更改选择模式,从选择框到重叠,甚至智能选择特定的元素,所有 这些操作都不需要更改全局设置。
按您的思考方式设计
插件式对话框可用于快速访问收藏的元件、特殊元器件和最近使用的元件,以帮助设计人员快速输入设 计。与有助于布局符号的动态对齐标记结合在一起后,用户能够创建明确记录的原理图,并且只需要极 少的返工或清理工作即可。
通过设计自动化提高效率
强大的设计自动化可最大限度地减少连接多管脚符号所需的工作量和鼠标点击次数。
■ 按单个管脚或管脚组进行管脚选择,可提供自动管脚到管脚连接的灵活性,同时让您仍保持对网络 布线的控制。
■ 将多个串行元器件快速插入到现有网络中,或将多管脚元件插入到现有布线中,支持自动网络分 割,并且方便用户重新分配网络名称。
不同领域采用统一的图形界面
设计人员和库管理员采用通用环境,可一致地呈现包括字体、分层图形和配色方案在内的图形对象。两种 环境使用相同的图形设置,并且共用相同的自动化层。
流程引导
设计流程中的每一步都会提示用户相关的选项和后续步骤,将易用性扩展到包含设计创建任务和与 PCB Layout 集成的整个流程。
■ 经过优化的用户界面可帮助用户完成流程中的所有步骤,从项目管理到约束输入和PCB的集成状态。 ■ 教程、在线帮助及其他资源均可随时从起始页获取,并且提供可转至应用说明和技术说明的快速链接。
无缝集成
约束管理已内置到设计创建工具集中,能够将工程设计意图无缝地传递到 Layout 中,并能管理双向变更。 只要将网络添加到原理图,用户便可添加约束,同时为多用户并行输入提供全面支持。
■ 利用交通灯系统,可根据需要将变更传递到PCBLayout中。可以选择将设计变更与约束变更一起传递, 也可以选择仅传递约束变更,如此一来,大大提高了设计流程的灵活性。用户还可以将复杂的 FPGA 快速集成到设计中,并根据电路板环境优化布线。
■ 内置的向导可协助元件和封装的选择以及 HDL 接口的导入,因此只需点击几下鼠标,便可将 FPGA包括在设计中。双向接口可确保任何设计变更都会反馈到 FPGA 流程。
结论
在打造 Xpedition 设计创建工具的过程中,Mentor Graphics 始终坚持贯彻六大易用原则。凭借简约、清晰 且行为符合预期的界面,并与高度自动化和流程引导相结合,Mentor Graphics 让高产、高效的设计流程变 得简单易行。利用 Xpedition,工程师可以将时间和精力集中在手里的设计任务上。
本文来自:mentor.
很多刚接触阻抗的人都会有这个疑问,为什么常见的板内单端走线都是默认要求按照50欧姆来管控而不是40欧姆或者60欧姆?这是一个看似简单但又不好回答的问题。在写这篇文章前我们也查找了很多资料,其中最有知名度的是Howard Johnson, PhD关于此问题的答复,原文可以详见如下链接:http://www.edadoc.com/cn/jswz/show_815.html,相信很多人都有看过。
为什么说不好回答呢?信号完整性问题本身就是一个权衡取舍的问题,所以在业内最著名的一句话也就是:"It depends……" 这就是没有标准答案,仁者见仁智者见智的一个问题。今天高速先生也就这个问题综合各种答复来简单总结下,在此也是抛砖引玉,希望更多的人可以从各自的角度出发总结出更多相关的因素。
首先,50欧姆是有一定历史渊源的,这得从标准线缆说起。我们都知道近代电子技术很大一部分是来源于军队,慢慢的军用转为民用,在微波应用的初期,二次世界大战期间,阻抗的选择完全依赖于使用的需要。随着技术的进步,需要给出阻抗标准,以便在经济性和方便性上取得平衡。在美国,最多使用的导管是由现有的标尺竿和水管连接成的,51.5欧姆十分常见,但看到和用到的适配器/转换器又是50欧姆到51.5欧姆;为联合陆军和海军解决这些问题,一个名为JAN的组织成立了,就是后来的DESC,由MIL特别发展的,综合考虑后最终选择了50欧姆,并且特别的导管被制造出来,并由此转化为各种线缆的标准。此时欧洲标准是60欧姆,不久以后,在象Hewlett-Packard这样在业界占统治地位的公司的影响下,欧洲人也被迫改变了,所以50欧姆最终成为业界的一个标准沿袭下来,也就变成约定俗成了,而和各种线缆连接的PCB,为了阻抗的匹配,最终也是按照50欧姆阻抗标准来要求了。
其次,从加工可实现的角度出发,50欧姆实现起来比较方便。从前面阻抗计算公式可知,过低的阻抗需要较宽的线宽以及薄介质(或较大的介电常数),这对于目前高密板来说空间上比较难满足;过高的阻抗又需要较细的线宽及较厚的介质(或较小的介电常数),不利于EMI及串扰的抑制,同时对于多层板及从量产的角度来讲加工的可靠性会比较差;而50欧姆在常用材料的环境下普通的线宽和介质厚度(4~6mil)即符合设计要求(如下图一阻抗计算),又方便加工,慢慢的成为默认选择也就不足为奇了。
第三,从损耗的角度出发,根据基本的物理学可以证明50欧姆阻抗趋肤效应损耗最小(摘自Howard Johnson, PhD的回复)。通常电缆的趋肤效应损耗L(以分贝做单位)和总的趋肤效应电阻R(单位长度)除以特性阻抗Z0成正比。总的趋肤效应电阻R是屏蔽层和中间导体电阻之和。屏蔽层的趋肤效应电阻在高频时,和它的直径d2成反比。同轴电缆内部导体的趋肤效应电阻在高频时,和他的直径d1成反比。总共的串联电阻R,因此和(1/d2+1/d1)成正比。综合这些因素,给定d2和相应的隔离材料的介电常数Er,可以用以下公式来使得趋肤效应损耗最小。
在任何关于电磁场和微波的基础书中,都可以找到Z0是d2,d1和Er的函数。
把公式2代入公式1中,分子分母同时乘以d2,整理得到
从公式3分离出常数项( /60)*(1/d2),有效的项((1+d2/d1)/ln(d2/d1))来确定最小值点。仔细查看公式3的最小值点仅由d2/d1控制,和Er以及固定值d2无关。以d2/d1为参数,为L做图,显示d2/d1=3.5911时,取得最小值。假定固态聚乙烯的介电常数为2.25,d2/d1=3.5911 得出特性阻抗为51.1欧姆。很久之前,无线电工程师为了方便使用,把这个值近似为50欧姆作为同轴电缆最优值。这证明了在50欧姆附近,L是最小的。
最后,从电气性能的角度看,50欧姆的优势也是综合考虑之后的折中。单纯从PCB走线的性能来说,阻抗低比较好,对一个给定线宽的传输线,和平面距离越近,相应的EMI会减小,串扰也会因此减小,同时也不易受容性负载影响。但从全路径的角度看,还需要考虑最关键的一个因素,那就是芯片的驱动能力,早期大多数芯片驱动不了阻抗小于50欧姆的传输线,而更高阻抗的传输线由于实现起来不便,所以折中采用了50欧姆阻抗。
综上所述:50欧姆作为业界的默认值有其先天的优势,同时也是综合考虑后的折中方案,但并不是说就一定要用50欧姆阻抗了,很多时候还是取决于与之匹配的接口,如75欧姆仍然是远程通讯的标准,一些线缆和天线都是使用的75欧姆,此时就需要与之匹配的PCB线路阻抗。另外还有一些特殊的芯片通过改善芯片驱动能力,来降低传输线的阻抗,以此得到更好的抑制EMI和串扰的效果,如Intel的多数芯片要求阻抗控制在37欧姆、42欧姆甚至更低,在此不再赘述。
来源:搏科技自媒体