PCB

作者:ADI产品应用高级工程师Jingjing SunADI产品应用经理Ling JiangADI产品应用高级总监Henry Zhang

问题:

能否优化开关电源的效率?

答案:

当然可以,最小化热回路PCB ESR和ESL是优化效率的重要方法。

简介

对于功率转换器,寄生参数最小的热回路PCB布局能够改善能效比,降低电压振铃,并减少电磁干扰(EMI)。ADI将在本文讨论如何通过最小化PCB的等效串联电阻(ESR)和等效串联电感(ESL)来优化热回路布局设计。文中研究并比较了影响因素,包括解耦电容位置、功率FET尺寸和位置以及过孔布置。通过实验验证了分析结果,并总结了最小化PCB ESR和ESL的有效方法。

热回路和PCB布局寄生参数

开关模式功率转换器的热回路是指由高频(HF)电容和相邻功率FET形成的临界高频交流电流回路。它是功率级PCB布局的最关键部分,因为它包含高dv/dt和di/dt噪声成分。设计不佳的热回路布局会产生较大的PCB寄生参数,包括ESL、ESR和等效并联电容(EPC),这些参数对功率转换器的效率、开关性能和EMI性能有重大影响。

1.png

1.带热回路ESRESL的降压转换器

图1显示了同步降压DC-DC转换器原理图。热回路由MOSFET M1和M2以及解耦电容CIN形成。M1和M2的开关动作会产生高频di/dt和dv/dt噪声。CIN提供了一个低阻抗路径来旁路高频噪声成分。然而,器件封装内和热回路PCB走线上存在寄生阻抗(ESR、ESL)。高di/dt噪声通过ESL会引起高频振铃,进而导致EMI。ESL中存储的能量在ESR上耗散,导致额外的功率损耗。因此,应尽量减小热回路PCB的ESR和ESL,以减少高频振铃并提高效率。

准确提取热回路的ESR和ESL,有助于预测开关性能并改进热回路设计。器件的封装和PCB走线均会影响回路的总寄生参数。本文主要关注PCB布局设计。有一些工具可帮助用户提取PCB寄生参数,例如Ansys Q3D、FastHenry/FastCap、StarRC等。Ansys Q3D之类的商用工具可提供准确的仿真,但通常价格昂贵。FastHenry/FastCap是一款基于部分元件等效电路(PEEC)数值建模的免费工具1 ,可以通过编程提供灵活的仿真来探索不同的版图设计,但需要额外的编程。FastHenry/FastCap寄生参数提取的有效性和准确性已经过验证,并与Ansys Q3D进行了比较,结果一致2,3 。在本文中,FastHenry用作提取PCB ESR和ESL的经济高效的工具。

热回路PCBESRESL与解耦电容位置的关系

本部分基于ADI的LTM4638 µModule®稳压器演示板DC2665A-B来研究CIN位置的影响。LTM4638是一款集成式20VIN、15A降压型转换器模块,采用小型6.25mm × 6.25mm × 5.02mm BGA封装。它具有高功率密度、快速瞬态响应和高效率特性。模块内部集成了一个小的高频陶瓷CIN,不过受限于模块封装尺寸,这还不够。图2至图4展示了演示板上的三种不同热回路,这些热回路使用了额外的外部CIN。第一种是垂直热回路1(图2),其中CIN1放置在μModule稳压器下方的底层。µModule VIN和GND BGA引脚通过过孔直接连接到CIN1。这些连接提供了演示板上的最短热回路路径。第二种热回路是垂直热回路2(图3),其中CIN2仍放置在底层,但移至μModule稳压器的侧面区域。其结果是,与垂直热回路1相比,该热回路添加了额外的PCB走线,预计ESL和ESR更大。第三种热回路选项是水平热回路(图4),其中CIN3放置在靠近μModule稳压器的顶层。µModule VIN和GND引脚通过顶层铜连接到CIN3,而不经过过孔。然而,顶层的VIN铜宽度受其他引脚排列的限制,导致回路阻抗高于垂直热回路1。表1比较了FastHenry提取的热回路 PCB ESR和ESL。正如预期的那样,垂直热回路1的PCB ESR和ESL最低。

2.png

2.垂直热回路1(a)俯视图和(b)侧视图

3.png

3.垂直热回路2(a)俯视图和(b)侧视图

4.png

4.水平热回路:(a)俯视图和(b)侧视图

表1.使用FastHenry提取的不同热回路的PCB ESR和ESL

热回路

ESR (ESR1 + ESR2)600kHz (mΩ)

ESL (ESL1 + ESL2)200MHz (nH)

垂直热回路1

0.7

0.54

垂直热回路2

2.5

1.17

水平热回路

3.3

0.84

为了通过实验验证不同热回路的ESR和ESL,ADI测试了12V转1V CCM运行时演示板的效率和VIN交流纹波。理论上,ESR越低,则效率越高,而ESL越小,则VSW振铃频率越高,VIN纹波幅度越低。图5a显示了实测效率。垂直热回路1的效率最高,因为其ESR最低。水平热回路和垂直热回路1之间的损耗差异也是基于提取的ESR计算的,这与图5b所示的测试结果一致。图5c中的VIN HF纹波波形是在CIN上测试的。水平热回路具有更高的VIN纹波幅度和更低的振铃频率,因此验证了其回路ESL高于垂直热回路1。另外,由于回路ESR更高,因此水平热回路的VIN纹波衰减速度快于垂直热回路1。此外,较低的VIN纹波降低了EMI,因而可以使用较小的EMI滤波器。

5.png

5.演示板测试结果:(a)效率,(b)水平回路与垂直回路1之间的损耗差异,(c) 15 A输出时M1导通期间的VIN纹波

热回路PCB ESRESLMOSFET尺寸和位置的关系

对于分立式设计,功率FET的布置和封装尺寸对热回路ESR和ESL也有重大影响。本部分ADI对使用功率FET M1和M2以及解耦电容CIN的典型半桥热回路进行了建模和研究。图6比较了常见功率FET封装尺寸和放置位置。表2显示了每种情况下提取的ESR和ESL。

6.png

6.热回路PCB模型:

(a) 5mm × 6mm MOSFET,直线布置;

(b) 5mm × 6mm MOSFET,以90°形状布置;

(c) 5mm × 6mm MOSFET,以180°形状布置;

(d) 两个并联的3.3mm × 3.3mm MOSFET,以90°形状布置;

(e) 两个并联的3.3mm × 3.3mm MOSFET,以90°形状布置,带有接地层;

(f) 对称的3.3mm × 3.3mm MOSFET,位于顶层和底层,以90°形状布置。

表2.对于不同器件形状和位置,使用FastHenry提取的热回路PCB ESR和ESL


ESR1 (mΩ)2MHz

ESR2 (mΩ)2MHz

ESR3 (mΩ)2MHz

ESRTOTAL (mΩ)2MHz

相对于(a)ESR变化率

ESL1 (nH)200MHz

ESL2 (nH)200MHz

ESL3 (nH)200MHz

ESLTOTAL (nH)200MHz

相对于(a)ESL变化率

(a)

0.59

2.65

0.45

3.69

N/A

0.42

2.80

0.23

3.45

N/A

(b)

0.59

0.3

0.38

1.27

-66%

0.42

0.09

0.17

0.67

-81%

(c)

0.24

0.27

0.83

1.35

-63%

0.07

0.07

0.52

0.66

-81%

(d)

0.44

0.3

0.28

1.01

-73%

0.25

0.09

0.08

0.42

-88%

(e)

0.44

0.27

0.26

0.97

-74%

0.21

0.08

0.07

0.36

-90%

(f)

0.31

0.27

0.13

0.7

-81%

0.12

0.07

0.02

0.21

-94%













情况(a)至(c)展示了三种常见功率FET布置,其中采用5mm × 6mm MOSFET。热回路的物理长度决定了寄生阻抗。与情况(a)相比,情况(b)中的90°形状布置和情况(c)中的180°形状布置的回路路径更短,导致ESR降低60%,ESL降低80%。由于90°形状布置显示出了优势,可基于情况(b)研究更多情况,以进一步降低回路ESR和ESL。情况(d)将一个5mm × 6mm MOSFET替换为两个并联的3.3mm × 3.3mm MOSFET。由于MOSFET尺寸更小,回路长度进一步缩短,导致回路阻抗降低7%。情况(e)将一个接地层放置在热回路层下方,与情况(d)相比,热回路ESR和ESL进一步降低2%。原因是接地层上产生了涡流,其感应出相反的磁场,相当于降低了回路阻抗。情况(f)构建了另一个热回路层作为底层。如果将两个并联MOSFET对称布置在顶层和底层,并通过过孔连接,则由于并联阻抗,热回路PCB ESR和ESL的降低更加明显。因此,在顶层和底层上以对称90°形状或180°形状布置较小尺寸的器件,可以获得最低的PCB ESR和ESL。

为了通过实验验证MOSFET布置的影响,可以使用ADI的高效率4开关同步降压-升压控制器演示板LT8390/DC2825ALT8392/DC2626A4。如图7a和图7b所示,DC2825A采用直线MOSFET布置,DC2626A采用90°形状的MOSFET布置。为了进行公平比较,两个演示板配置了相同的MOSFET和解耦电容,并在36V转12V/10A、300kHz降压操作下进行了测试。图7c显示了M1导通时刻测得的VIN交流纹波。采用90°形状的MOSFET布置时,VIN纹波的幅度更低,谐振频率更高,这就验证了热回路路径较短导致PCB ESL更小。相反,直线MOSFET布置的热回路更长,ESL更高,导致VIN纹波幅度要高得多,并且谐振频率更低。根据Cho和Szokusha研究的EMI测试结果,较高的输入电压纹波还会导致EMI辐射更严重4

7.png

7.(a) LT8390/DC2825A热回路MOSFET以直线布置

(b) LT8392/DC2626A热回路MOSFET90°形状布置

(c) M1导通时的VIN纹波波形。

热回路PCBESRESL与过孔布置的关系

热回路中的过孔布局对回路ESR和ESL也有重要影响。图8对使用两层PCB结构和直线布置功率FET的热回路进行了建模。FET放置在顶层,第二层是接地层。CIN GND焊盘和M2源极焊盘之间的寄生阻抗Z2是热回路的一部分,作为示例进行研究。Z2是从FastHenry提取的。表3总结并比较了不同过孔布置的仿真ESR2和ESL2

8.png

8.热回路PCB模型,(a) 5GND过孔靠近CINM2布置;

(b) 14GND过孔布置在CINM2之间;

(c) 基于(b)GND上再布置6个过孔;

(d) 基于(c)GND区域上再布置9个过孔。

通常,添加更多过孔会降低PCB寄生阻抗。然而,ESR2和ESL2的降低程度与过孔数量并不是线性比例关系。靠近引脚焊盘的过孔,所导致的PCB ESR和ESL的降低最明显。因此,对于热回路布局设计,必须将几个关键过孔布置在靠近CIN和MOSFET焊盘的位置,以使高频回路阻抗最小。

表3.使用不同过孔布置时提取的热回路PCB ESR2和ESL2

情况

ESR2 (mΩ)2MHz

相对于初始情况的ESR变化率

ESL2 (nH)200MHz

相对于初始情况的ESL变化率

无过孔的初始情况

2.67

N/A

1.19

N/A

(a)

1.73

-35.2%

0.84

-29.8%

(b)

1.68

-37.1%

0.82

-30.8%

(c)

1.67

-37.5%

0.82

-31%

(d)

1.65

-38.2%

0.82

-31.4%

结论

减小热回路的寄生参数有助于提高电源效率,降低电压振铃,并减少EMI。为了尽量减小PCB寄生参数,ADI研究并比较了使用不同解耦电容位置、MOSFET尺寸和位置以及过孔布置的热回路布局设计。更短的热回路路径、更小尺寸的MOSFET、对称的90°形状和180°形状MOSFET布置、靠近关键元器件的过孔,均有助于实现最低的热回路PCB ESR和ESL。

参考资料

1Mattan Kamon、Michael Tsuk和Jacob White。 “FASTHENRY: A Multipole-Accelerated 3-D Inductance Extraction Program.” IEEE Transactions on Microwave Theory and Techniques,第42卷,1994年。

2Andreas Musing、Jonas Ekman和Johann W. Kolar。 “Efficient Calculation of Non-Orthogonal Partial Elements for the PEEC Method.” IEEE Transactions on Magnetics,第45卷,2009年。

3Ren Ren、Zhou Dong和Fei Fred Wang。 “Bridging Gaps in Paper Design Considering Impacts of Switching Speed and Power-Loop Layout.” IEEE,2020年。

4Yonghwan Cho和Keith Szolusha。“低辐射的4开关降压-升压型控制器布局——单热回路与双热回路”。模拟对话,第55卷,2021年7月。

5Henry J. Zhang。“非隔离开关电源的PCB布局考量”。ADI公司,2012年。

6Christian Kueck。“电源布局和EMI”。ADI公司,2012年。

关于ADI公司 

Analog Devices, Inc. (NASDAQ: ADI)是全球领先的半导体公司,致力于在现实世界与数字世界之间架起桥梁,以实现智能边缘领域的突破性创新。ADI提供结合模拟、数字和软件技术的解决方案,推动数字化工厂、汽车和数字医疗等领域的持续发展,应对气候变化挑战,并建立人与世界万物的可靠互联。ADI公司2022财年收入超过120亿美元,全球员工2.4万余人。携手全球12.5万家客户,ADI助力创新者不断超越一切可能。更多信息,请访问www.analog.com/cn。

关于作者

Jingjing Sun于2022年毕业于田纳西大学诺克斯维尔分校,获电气工程博士学位。毕业后,她加入了ADI公司电源产品部,工作地点位于美国加利福尼亚湾区。她目前是一名高级应用工程师,负责支持针对多市场应用的μModule®产品。

Ling Jiang于2018年毕业于田纳西大学诺克斯维尔分校,获电气工程博士学位。毕业后,她加入了ADI公司电源产品部,工作地点位于美国加利福尼亚湾区。她目前是一名应用经理,负责支持针对多市场应用的μModule®产品。

Dr. Henry Zhang(张劲东博士)是ADI的Power by Linear™应用总监。他于1994年获得中国浙江大学颁发的电子工程学士学位,分别于1998年和2001年获得弗吉尼亚理工学院暨州立大学(黑堡)颁发的电子工程硕士学位和博士学位。他于2001年加入凌力尔特(现在已成为ADI的一部分)。

围观 18

问:PCB板上常见标注符号的含义(元器件标识)

大多数PCB电路板的每个部分都有一个标注符号。这些符号标注了板上的组件类型和放置位置。通过查看故障部件的标注符号,有助于工程师确定所需要的元器件的类型。
以下是一些标注符号的示例:
1.jpg

C20 :板上第20个电容器

2.jpg

 L24 :板上第24个电感

3.jpg

D108 :板上第108个二极管

更多更详细的PCB标注符号的含义总结如下:

标注符号

符号的含义

A

可分离组件或子组件(如印刷电路组件)

AT

衰减器或隔离器

BR

桥式整流器

BT

电池

C

电容器

CN

电容网络

D,  CR

二极管(所有类型,包括LED)、晶闸管

DL

延迟线

DS

显示器、通用光源、灯、信号灯

F

熔丝

FB

铁素体磁珠

FD

基准

FL

过滤器

G

发生器或振荡器

GN

广义网络

H

硬件,如螺钉、螺母、垫圈

HY

循环器或定向耦合器

IR

红外二极管

J

插孔(连接器对中最小的可移动连接器)、插孔连接器(连接器可能具有公引脚触点和/或母插座触点)

JP

跳线(链路)

K

继电器或接触器

L

电感器或线圈或铁氧体磁珠

LS

扬声器或蜂鸣器

M

电机

MK

麦克风

MP

中压机械部件(包括螺钉和紧固件)

OP

光隔离器

P

插头(连接器对中最可移动的连接器)、插头连接器(连接器可能具有公引脚触点和/或母插座触点)

PS

电源

Q

晶体管(所有类型)

R

电阻

RN

电阻网络

RT

热敏电阻

RV

变阻器,可变电阻器

S

开关(所有类型,包括按钮)

T

变压器

TC

热电偶

TP

测试点

TUN

调谐器

U

集成电路(IC

V

真空管

VR

电压调节器(参考电压)、可变电阻器(电位计或变阻器)

X

另一个项目的插座连接器,不是PJ,与该项目的字母符号配对(XV表示真空管插座,XF表示保险丝座,XA表示印刷电路组件连接器,XU表示集成电路连接器,XDS表示灯座等)

XTAL

晶体

Y

晶体或振荡器

来源:得捷电子DigiKey

免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 29

本文详细说明在设计混合信号PCB的布局时应考虑的内容。本文将涉及元件放置、电路板分层和接地平面方面的考量。本文讨论的准则为混合信号板的布局设计提供了一种实用方法,对所有背景的工程师应当都能有所帮助。

混合信号PCB设计要求对模拟和数字电路有基本的了解,以最大程度地减少(如果不能防止的话)信号干扰。构成现代系统的元件既有在数字域运行的元件,又有在模拟域运行的元件,必须精心设计以确保整个系统的信号完整性。

作为混合信号开发过程的重要组成部分,PCB布局可能令人生畏,而元件放置仅仅是开始。还有其他因素必须考虑,包括电路板各层以及如何适当管理这些层,以最大程度地减少寄生电容 (PCB的平面间层之间可能会意外产生此类电容)引起的干扰。

接地也是混合信号系统的PCB布局设计中的一个重要步骤。尽管接地是行业中经常争论的一个话题,但对于工程师来说,制定一套标准化方法不一定是最简单的任务。例如,高质量接地的某个单一问题可能会影响高性能混合信号PCB设计的整个布局。因此,不应忽略此方面。

元件放置

与建造房屋类似,放置电路元件之前必须创建系统的平面规划图。此步骤将奠定系统设计的整体完整性,并应有助于避免高噪声信号干扰。

在制定平面图时,建议遵循原理图的信号路径,尤其是对于高速电路。元件的位置也是设计的关键方面。设计人员应能识别重要的功能模块、信号以及模块之间的连接,从而确定各元件在系统中的最佳位置。例如,连接器最好放置在板的边缘,而辅助元件(如去耦电容和晶振)必须尽可能靠近混合信号器件放置。

模拟和数字模块分离

为了尽量减少模拟和数字信号的共同返回路径,可以考虑模拟和数字模块分离,以使模拟信号不会与数字信号混合。

“图1.
图1. 模拟和数字电路分离

图1显示了模拟和数字电路分离的一个很好的例子。分割模拟和数字部分时应注意以下事项:

  • 建议将敏感的模拟元件(如放大器和基准电压源)放置在模拟平面内。类似地,高噪声的数字元件(如逻辑控制和时序模块)必须放在另一侧/数字平面上。

  • 如果系统包含一个具有低数字电流的混合信号模数转换器(ADC)或数模转换器(DAC),则对此的处理方式可以与模拟平面中包含的模拟元件相似。

  • 对于具有多个高电流ADC和DAC的设计,建议将模拟和数字电源分开。也就是说, AVCC 必须与模拟部分绑定,而DVDD应连接到数字部分。

  • 微处理器和微控制器可能会占用空间并产生热量。这些器件必须放置在电路板的中心以便更好地散热,同时应靠近与其相关的电路模块。

电源模块

电源是电路的重要组成部分,应妥善处理。根据经验,电源模块必须与电路的其余部分隔离,同时仍应靠近其供电的元件。

复杂系统中的器件可能有多个电源引脚,在这种情况下,模拟部分和数字部分可以分别使用专用电源模块,以避免高噪声数字干扰。

另一方面,电源布线应短而直,并使用宽走线以减小电感和避免限流。

去耦技术

电源抑制比(PSRR)是设计人员在实现系统目标性能时必须考虑的重要参数之一。PSRR衡量器件对电源变化的灵敏度,最终将决定器件的性能。

为了保持最佳PSRR,有必要防止高频能量进入器件。为此,可以利用电解电容和陶瓷电容的组合将器件电源适当去耦到低阻抗接地平面。

适当去耦的目的是为电路运行创造一个低噪声环境。基本规则是通过提供最短路径来使电流轻松返回。

设计人员务必注意关于每个器件的高频滤波建议。更重要的是,该清单将用作指南,提供一般去耦技术及其正确的实施方案:

  • 电解电容充当瞬态电流的电荷储存器,以最大程度地降低电源上的低频噪声,而低电感陶瓷电容用于降低高频噪声。另外,铁氧体磁珠是可选的,但会增加高频噪声隔离和去耦。

  • 去耦电容必须尽可能靠近器件的电源引脚放置。这些电容应通过过孔或短走线连接到低阻抗接地平面的较大区域,以最大程度地减少附加串联电感。

  • 较小电容(通常为0.01μF至0.1μF)应尽可能靠近器件的电源引脚放置。当器件同时有多个输出切换时,这种布置可防止运行不稳定。电解电容(通常为10μF至100μF)距离器件的电源 引脚应不超过1英寸。

  • 为使实施更轻松,可以利用器件GND引脚附近的过孔通过T型连接将去耦电容连接到接地平面,而不是创建走线。示例参见图2。

“图2.
图2. 电源引脚的去耦技术

电路板层

一旦完成元件放置和平面规划图,我们就可以看看电路板设计的另一个方面——通常称之为电路板层。强烈建议先考虑电路板层,再进行PCB布线,因为这将确定系统设计的允许回流路径。

电路板层指电路板中铜层的垂直布置。这些层应管理整个电路板的电流和信号。

“图3.
图3. 4层PCB示例

图3显示了电路板各层的视觉表示。表1详细说明了一个典型4层PCB的设置:

“表1.
表1. 典型4层PCB

通常,高性能数据收集系统应有四层或更多层。顶层通常用于数字/模拟信号,而底层用于辅助信号。第二层(接地层)充当阻抗控制信号的参考平面,用于减少IR压降并屏蔽顶层中的数字信号。最后,电源平面位于第三层。

电源和接地平面必须彼此相邻,因为它们提供了额外的平面间电容,有助于电源的高频去耦。

对于接地层,这些年来针对混合信号设计的建议已改变。多年来,将接地平面分为模拟和数字两部分是有道理的,但是对于现代的混合信号器件,建议采用一种新方法。适当的平面规划和信号分离应能防止高噪声信号的相关问题。

接地平面:分离还是不分离?

接地是混合信号PCB布局设计中的一个重要步骤。典型4层PCB至少须有一层专门用于接地平面,以确保返回信号通过低阻抗路径返回。所有集成电路接地引脚应路由并直接连接到低阻抗接地平面,从而将串联电感和电阻降至最低。

对于混合信号系统,分离模拟和数字接地已成为一种标准接地方法。但是,具有低数字电流的混合信号器件最好通过单一接地进行管理。更进一步,设计人员必须根据混合信号电流需求考虑哪种接地做法最合适。设计人员须考虑两种接地做法。

单一接地平面

对于具有单个低数字电流ADC或DAC的混合信号系统,单一实接地平面会是最佳方法。要理解单一接地层的重要性,我们需要回顾返回电流。返回电流是指返回接地以及器件之间的走线以形成一个完整环路的电流。为了防止混合信号干扰,必须跟踪整个PCB布局中的每条返回路径。

“图4.
图4. 采用实接地平面的系统的返回电流

图4中的简单电路显示了单一实接地平面相对于分离接地平面的优势。信号电流具有大小相等但方向相反的返回电流。该返回电流在接地平面中流回源,它将沿着阻抗最小的路径流动。

对于低频信号,返回电流将沿着电阻最小的路径流动,通常是器件接地基准点之间的直线。但对于较高频率信号,返回电流的一部分会尝试沿着信号路径返回。这是因为沿此路径的阻抗较低,流出和返回的电流之间形成的环路最小。

模拟地和数字地分离

对于难以采用实接地方案的复杂系统,分离接地可能更合适。分离接地平面是另一种常用方法,接地平面一分为二:模拟接地平面和数字接地平面。这适用于具有多个混合信号器件并消耗高数字电流的更复杂系统。图5显示了采用分离接地平面的系统示例。

“图5.
图5. 采用分离接地平面的系统的返回电流

对于采用分离接地平面的系统,实现整体接地的最简单解决方案是消除接地平面的中断,并允许返回电流采取更直接的路线,通过星形接地交界处流回。星形接地是混合信号布局设计中模拟和数字接地平面连接在一起的交界处。

在常见系统中,星形接地可以与模拟和数字接地平面之间的简单狭窄连续交界相关。对于更复杂的设计,星形接地通常用跳线分流到接地接头来实现。星形接地中没有电流流动,因此不需要承载高电流的接头和跳线分流器。星形接地的主要作用是确保两个接地具有相同的基准电平。

设计人员务必检查每个器件的数据手册中提供的接地建议,确保符合接地要求并避免与接地有关的问题。另一方面,具有AGND和DGND引脚的混合信号器件可以与各自的接地平面相连因为星形接地也会在一点上连接两种接地。这样,所有高噪声数字电流都会流过数字电源,一直流到数字接地平面,并回到数字电源,同时与敏感的模拟电路隔离。AGND和DGND平面的隔离必须在多层PCB的所有层上实现。

其他常见接地做法

可以采用下面的步骤或检查清单来确保在混合信号/数字系统中实施了适当的接地方案:

  • 星形接地点的连接应由较宽的铜走线构成。

  • 检查接地平面有无窄走线,这些连接是不合需要的。

  • 提供焊盘和过孔很有用,以便在必要时可以连接模拟和数字接地平面。

结论

混合信号应用的PCB布局可能很有挑战性。创建元件平面规划图只是起点。当努力实现混合信号系统布局的最佳性能时,正确管理电路板层和制定适当的接地方案也是系统设计人员必须考虑的关键点之一。制定元件平面规划图将有助于奠定系统设计的整体完整性。适当地组织电路板层将有助于管理整个电路板的电流和信号。最后,选择最有利的接地方案将会改善系统性能,并防止与高噪声信号和返回电流相关的问题发生。

来源:亚德诺半导体
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 13

用于电压转换的开关稳压器通常使用电感来临时存储能量,这些电感的尺寸通常非常大,必须在开关稳压器的印刷电路板(PCB)布局中为其安排位置。这项任务并不难,因为通过电感的电流可能会变化,但并非瞬间变化,可能是连续的,通常相对缓慢。

开关稳压器在两个不同路径之间来回切换电流。这种切换非常快,具体切换速度取决于切换边缘的持续时间。开关电流流经的走线称为热回路或交流电流路径,其在一个开关状态下传导电流,在另一个开关状态下不传导电流。在PCB布局中,应使热回路面积小且路径短,以便最大限度地减小这些走线中的寄生电感。寄生走线电感会产生无用的电压失调并导致电磁干扰(EMI)。

“图1.用于降压转换的开关稳压器(带如虚线所示的关键热回路)"
图1.用于降压转换的开关稳压器(带如虚线所示的关键热回路)

图1所示为一个降压调节器,其中关键热回路显示为虚线。可以看出,线圈L1不是热回路的一部分。因此,可以假设该电感器的放置位置并不重要。使电感器位于热回路以外是正确的——因此在第一个实例中,安放位置是次要的,不过也应遵循一些规则:

  • 不得在电感下方(PCB表面或下方都不行)、在内层里或PCB背面布设敏感的控制走线。受电流流动的影响,线圈会产生磁场,结果会影响信号路径中的微弱信号。在开关稳压器中,一个关键信号路径是反馈路径,其将输出电压连接到开关稳压器IC或电阻分压器。
  • 实际线圈既有电容效应,也有电感效应。第一个线圈绕组直接连接到降压开关稳压器的开关节点,如图1所示。结果,线圈里的电压变化与开关节点处的电压一样强烈而迅速。由于电路中的开关时间非常短且输入电压很高,PCB上的其他路径上会产生相当大的耦合效应。因此,敏感的走线应该远离线圈。

“图2.带有线圈安放位置的ADP2360降压转换器的示例电路"
图2.带有线圈安放位置的ADP2360降压转换器的示例电路

图2所示为ADP2360的示例布局。在本图中,图1中的重要热回路标为绿色。从图中可见,黄色反馈路径离线圈L1有一定距离。它位于PCB的内层。

一些电路设计者甚至不希望线圈下的PCB中有任何铜层。例如,它们会在电感下方提供切口,即使在接地平面层中也是如此。其目标是防止线圈下方接地平面因线圈磁场形成涡流。这种方法没有错,但也有争论认为,接地平面要保持一致,不应中断:

  • 用于屏蔽的接地平面在不中断时效果最佳。
  • PCB的铜越多,散热越好。
  • 即使产生涡流,这些电流也只能局部流动,只会造成很小的损耗,并且几乎不会影响接地平面的功能。

虽然开关稳压器的线圈不是临界热回路的一部分,但不在线圈下方或靠近线圈处布敏感的控制走线却是明智的。PCB上的各种平面,例如接地平面或VDD平面(电源电压),可以连续构造,无需切口。

来源:亚德诺半导体
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 38

随着电子设备尺寸不断缩小,它们的内部电路必须同步缩小。产品小型化成为各行各业的显著发展趋势,这为工程师在空间受限的设计中完成合适的解决方案带来了新的设计难题。

为了满足紧凑型电子设备日益严格的尺寸要求,集成电路(IC)设计人员将外部元件集成到器件内部,以最大程度地减少外部元件数量。在构建所有电子设备所需的各种电路中,缩小DC-DC 转换器的尺寸同样极具挑战性,因为它们无处不在(所有设备都需要电源),电源设计人员通常会面临这样一个现实,即缩小解决方案尺寸往往会对性能产生负面影响。

例如,能显著节省PCB面积的一种方法是采用单芯片DC-DC转换器,该转换器将经过精心选择的电源开关器件集成到IC封装之中,从而使所需外部元件减少为少量的无源器件。在许多情况 下,与外部电源开关控制器设计相比,紧凑型设计最终会带来不需要的结果,即在更小的空间中增加了功率损耗,从而产生更高的温升。为了避免产生的热量水平造成困扰,选择合适的单片式DC-DC转换器对于设计紧凑高效的电源系统至关重要。

1、2 MHz单芯片4开关DC-DC转换器和LED驱动器

LT3942 是ADI非常通用的单芯片降压-升压稳压器IC之一。该升压-降压转换器能够应对在创建灵活紧凑的DC-DC转换器解决方案的同时不会牺牲性能的挑战。LT3942将四个40 V/2 A电源开关、 两个栅极驱动器自举二极管及其所有的控制和驱动器电路集成到一个4 mm × 5 mm小型QFN封装中。由于具有高达2 MHz工作开关频率能力,因此可以最大程度地减小外部元件的尺寸,节省 PCB空间,同时为各种DC-DC转换器提供了高带宽工作性能。

LT3942具有与 LT8390A/LT8391A 系列降压-升压控制器IC相同的峰值电流模式控制方案,并且能够在2开关升压、4开关降压-升压(升压-降压)和2开关降压工作模式之间无缝转换。转换器监测并比较其输入和输出电压,以确定正确的工作模式。当 PVIN:PVOUT 的比率发生变化并迫使转换器转换模式时,LT3942保持稳压作用,同时可以在开关对之间智能切换控制。

除了通过多种 PVIN:PVOUT组合来调节输出电压之外,LT3942还可以配置为调节输入或输出电流,以用于恒定电流调节应用。来自ISMON引脚的电流监控反馈提供了一个与实测电流成比例的缓冲电压输出,从而允许连接的电路监控实测的电流水平。这种调节电流或电压的能力使LT3942非常适合用作LED驱动器、紧凑型电池充电器、微型太阳能电池板供电的转换器或通用稳压器。

2、14 V、1 A LED驱动器

图1显示了基于LT3942的紧凑型LED驱动器的完整评估电路。该解决方案能够为四个(最高14 V)串联的一串白光LED提供1 A电流。最大功率输出的输入电压范围为7 V至36 V,低工作电流时可降至4 V,非常适合未稳压的汽车输入电源。该解决方案中的LT3942的工作开关频率为2 MHz,因此可以使用相对较小的电感和电容。所以完整的LED驱动器解决方案适合15 mm × 15mm 的PCB尺寸,所有元件都位于电路板的同一面(包括IC)。

“图1.
图1. 这款基于LT3942的演示电路(DC2404A)展示了一种高性能、紧凑型DC-DC稳压器解决方案,专门用来在这种情况下驱动LED。

该解决方案还具有高带宽工作性能,可以快速调节输出电流。当在降压模式下工作时,LT3942使用外部PWM源对LED进行100Hz无闪烁调光,从而实现高达5000:1的调光比。如果没有外部 PWM源,也可以使用其内部PWM调光功能实现LT3942调光。内部调光提供高达128:1的调光功能,无需任何外部PWM信号源,仅需一个电阻即可设置调光频率,以及一个直流电压来控制输出电流的占空比。与大多数ADI Power的LED驱动器一样,LT3942还具有模拟调光功能,通过在CTRL引脚上施加直流电压可提供高达20:1的模拟调光。可以将模拟和PWM调光组合使 用,以实现比单独使用任何一种方法更高的有效调光比。

3、展频用于降低EMI峰值

为了帮助创建一个低噪声DC-DC转换器系统,LT3942内置一个可选展频(SSFM)功能。SSFM一旦启用,会在由RT电阻设置的值至高达25%的额外开关频率之间扫描开关频率。该扫描动作可以 在宽频谱范围内分散由开关引起的辐射,而不是将这些辐射集中在窄带中,从而降低整体的EMI峰值。SSFM与输入和输出EMI滤波器结合使用时,有助于降低宽频率范围内的EMI,从而更易于设计符合辐射标准的系统。

4、12 V、1 A稳压器

LT3942不只限于驱动LED。它是一款功能强大的紧凑型稳压器,非常适合解决从宽范围未稳压电源产生稳定输出的问题。图4中所示的12 V、1 A稳压器设计与图2中的14 W LED驱动器解决方案相似,但做了一些小改动。与LED驱动器应用一样,稳压器可以在很宽的输入电压范围内维持输出调节,可在电压低至7 V的条件下提供全输出功率,并在电压低至4 V的条件下维持低输出功率工作。

“图2.
图2. DC2404A利用LT3942创建了一个紧凑型14 W LED驱动器应用,可在宽输入范围提供稳定的输出电流。

“图3.
图3. LT3942的高带宽工作性能有助于LED照明应用在宽动态亮度范围内实现高比率PWM调光。无需EMI滤波器,DC2404A在120 Hz时可实现高达4000:1的调光,而在100 Hz时则可实现高达5000:1的调光。

图4中的效率曲线表明,即使工作开关频率为2 MHz时,LT394212 V稳压器也具有接近95%的出色峰值效率,而在其大多数输入电压范围内的效率为85%或更高。即使以其总输出功率的十分 之一为其输出供电,也可保持80%以上的效率,这表明该器件在轻负载条件下仍可高效运行。

“(a).

“(a).
(a). Input Voltage Efficiency Sweep.

“图4.
(b). Load Current Efficiency Sweep.
图4. 配置为12 W稳压器的LT3942在宽输入范围内具有出色的电压调节和负载效率特性。

LT3942的电流检测和控制特性使其不仅适合于LED调光控制,而且也能在需要电压调节和电流控制的其他情况下出色地工作。将检测电阻配置在输出端时,可以很轻松地将LT3942配置用作紧凑型恒流、恒压电池充电器。对于具有严格输入电流限制的应用,例如由小型电池、电容组或光伏电池供电的电路,可以将监测电阻移至稳压器的输入侧,从而为系统提供输入电流限制和监控。LT3942可从CC模式无缝转换为CV模式(反之亦然),确保输入和/或输出始终稳定。

5、汽车顺序点亮转向信号和装饰性照明

在新型豪车和高性能汽车上常见的动画式顺序点亮转向信号灯正在迅速普及,逐步取代传统的闪烁式指示灯。早期的顺序点亮转向信号的实现采用多个降压转换器或线性稳压器为转向信号灯组中的LED供电,导致解决方案复杂、相对低效且过于庞大,极大地限制了照明设计的应用领域。减少所需功率IC的数量,使用单个高效器件,是扩大照明设计人员选择范围的明显方式。

单个转换器解决方案需要的器件能够对各种LED组合(照明设计中会出现从所有LED点亮到单个LED点亮,以及介于前两者之间的各种其他组合)的串电压维持输出调节。随着动画灯在连接 的LED的各种配置中变化时,输入电压会高于、低于或等于输出电压。这种类型的应用需要一个升压-降压转换器,该转换器可以智能地选择工作模式并在工作模式之间无缝转换,同时维持 输出调节。LT3942的降压-升压拓扑和高带宽工作性能使它能够轻松操纵这些变化而不会出现毛刺。

图5所示的顺序点亮转向信号设计采用LT3942从汽车电池以330mA电流为八个LED供电,并可选择为一串琥珀色LED(用于转向信号灯操作)、一串白色LED(用于日间行车灯)或其他装饰性 照明(用于前灯/尾灯设计中)供电。

“图5.

“图5.
图5. 在顺序点亮转向信号应用中,每次点亮一个LED,从而迫使DC-DC转换器迅速适应新的PVIN:PVOUT 组合。这对LT3942来说不是问题,因为它可在 顺序点亮转向模式期间从升压、降压-升压、降压工作模式无缝转换,从而确保在各种模式下维持稳定的LED电流。

微控制器充当用户输入的转向信号与照明系统之间的接口。这使照明设计人员(或最终用户,如果需要的话)能够完全控制执行LED动画顺序点亮所需的所有时序和信号,并且可以控制在 任何给定时间为哪种颜色的LED灯串供电。

在此设计中,在顺序点亮模式期间,每次向灯串导入一个转向信号LED,以产生转向信号。当LED由微控制器添加到灯串时,LT3942维持对输出电流的调节,以保持一致的光亮度。在所有 LED都点亮之后,LT3942停止开关操作,并拉低输出电压,使转换器设置为下一个顺序点亮周期做好准备。当转向信号未使用时,微控制器重新连至装饰照明LED串,并继续等待转向信号用户输入,这将两种照明功能组合到一个LED驱动器解决方案中。

6、小结

电子设备迫使工程师不断寻求更小的集成器件,以满足日益增长的空间受限需求。LT3942单芯片降压-升压转换器和LED驱动器集成了众多可节省空间的特性,以解决空间受限的电气设计 难题,同时不会牺牲性能。其单芯片设计和2 MHz的工作开关频率缩小了解决方案的尺寸,使其能够适用于紧凑的PCB设计中。该器件具有高度灵活性,既可以用作恒流调节器,也可以 用作恒压调节器,适合各式各样的应用。

对于需要低噪声电源以满足严格EMI要求的设计,LT3942的SSFM功能有助于降低传导发射和电磁辐射骚扰,其便捷的IC封装引脚排列可实现紧凑的开关热环路。这些特性以及宽输入范围, 可在设计人员面临紧凑型电源需求时,简化他们的工作。

LT3942

  • 4 开关单电感器架构可使 VIN 大于、小于或等于 VOUT

  • 专有的峰值降压/峰值升压电流模式

  • 3V 至 36V 输入电压范围

  • 0V 至 36V 输出电压范围

  • ±1.5% 输出电压调节

  • ±3% LED 电流调节

  • 5000:1 外部和 128:1 内部 PWM 调光

  • 轨至轨 LED 电流检测和监控输出

  • 开路和短路 LED 保护以及故障报告

  • 300kHz 至 2MHz 固定开关频率以及外部频率同步

  • 无闪烁扩频可降低 EMI

  • 采用 28 引脚 QFN (4mm × 5mm) 封装

来源:亚德诺半导体
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 11

问:为电路板镀锡

当你刚刚完成项目中电路板的刻蚀环节,看起来很成功。但你也一定知道,随着时间的推移,电路板上的铜走线会慢慢变黑、变绿。本问将介绍一种在电路板的铜走线上镀锡的简单方法。

“PCB走线镀锡:用这种方法,既简单又漂亮!"

开始操作之前,你需要准备好材料。这些材料包括焊料、助焊剂、焊芯以及助焊剂清洁剂。如果你已经准备好所有材料,那就可以进行下一步操作了。如果你的材料不全,我会在本文末尾附上物料列表,以便你做好准备。

首先将焊料助焊剂涂在裸板上。请务必涂抹充足的剂量。然后在一条吸锡带上镀上一些焊料。如下图所示,确保吸锡带上有足够的焊料。

“PCB走线镀锡:用这种方法,既简单又漂亮!"

“PCB走线镀锡:用这种方法,既简单又漂亮!"

接着将吸锡带放到电路板上。用烙铁加热吸锡带,当看到焊料已经融化在吸锡带上时,就在走线上轻轻“拖动”吸锡带。在所有的走线上重复执行此操作。如果在你拖动吸锡带时碰到了一些小型铜走线区域,不要担心,我们会在后面的步骤中进行清洁。

“PCB走线镀锡:用这种方法,既简单又漂亮!"

“PCB走线镀锡:用这种方法,既简单又漂亮!"

完成后的效果如下图所示。你可以看到,电路板的表面有些粗糙,上面有残留的助焊剂,还有一些吸锡带遗漏的区域。接下来就要开始清洁了。再次在整个电路板上涂上足够的助焊剂。

“PCB走线镀锡:用这种方法,既简单又漂亮!"

“PCB走线镀锡:用这种方法,既简单又漂亮!"

剪去吸锡带的尾端,以继续使用剩下的干净部分。将吸锡带放在电路板走线上,并用烙铁加热吸锡带。当焊料开始融化时,再次轻轻“拖动”吸锡带。这可以去除多余的焊料,如果遗漏了任何区域,就将焊料拖到这些区域中即可。此举旨在使电路板走线上只留下薄薄一层焊料。对整个电路板进行此操作并再涂一些助焊剂(如果需要)。

“PCB走线镀锡:用这种方法,既简单又漂亮!"

“PCB走线镀锡:用这种方法,既简单又漂亮!"

接下来用一些助焊剂清洁剂和一小块布来清洁电路板。如下图所示,将助焊剂清洁剂喷在布料上。用力压住电路板,同时用沾有助焊剂清洁剂的湿布以画圈的方式清洁电路板。

“PCB走线镀锡:用这种方法,既简单又漂亮!"

“PCB走线镀锡:用这种方法,既简单又漂亮!"

然后用一块干净的干布将电路板“擦亮”。在此过程中要稍微用点力,这样焊料涂层会更有光泽。

“PCB走线镀锡:用这种方法,既简单又漂亮!"

电路板镀锡和清洁完成后的效果如下图所示——可以看到擦亮之后,中间的矩形焊板闪闪发光。

“PCB走线镀锡:用这种方法,既简单又漂亮!"

有了这层薄薄的焊料涂层,你电路板上的铜走线就不会再变绿了,而且镀锡铜走线会更易焊接。

在此过程中,我喜欢使用的产品如下:

如果你已经有其他类似的产品,也可以继续使用。

来源:得捷电子DigiKey
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 257

PCB设计,既是科学也是艺术。其中有非常多关于布线线宽、布线叠层、原理图等等相关的技术规范,但当你涉及到PCB设计中具有艺术特质元器件布局问题时,问题就变得有趣起来了。

事实上,关于元器件摆放限制很少,也没有“绝对正确”的规范要求,这也使得初学者电子工程师在摆布电路板上元器件时,就像个十足的“中二”,向往着个人抱负和创造性,如何摆放完全依赖于你和设计思路。

但这并不意味着你可以为所欲为,计算机中的设计最终还是需要降落凡尘,形成具体可用之物,因此下面十条PCB元器件摆放小建议可以指导电子初学者完成平稳走过电子设计初始阶段。

为什么元器件摆放那么重要?

有一句老话(不知谁说的)PCB设计90%在器件布局,10%在布线,这的确是一句大实话。开始费尽心思精细摆放器件可以起到事半功倍的效果,也可以提高PCB的电气特性。如果你只是将元器件随意任性在电路板上胡乱摆放,那会发生什么?

  • 时间被打水漂:很大可能性你在布线的过程中就发现有些地方根本没有足够空间走线,甚至整个布线需要推倒重来。

  • 电路板不工作:你本以为将器件放置好,并将所有的引线布完就万事大吉了。将设计文件发送给电路板制造商,等几天接到崭新的电路板。正准备兴高采烈焊接电路的时候就被现实猛烈打脸,发现有些器件根本无法焊接(要么封装不对,要么相互有冲突)。

  • 美学碎了一地:我们必须承认,即使我们只是谦卑的工程师,在对美学的追求上还是认同对称、细致。那种一开始被缺少爱和不走心的人进行元器件摆放的电路板,在后期焊接和调试过程会给让人感到更加的堵心,涌入眼帘的只有葛优瘫。

如果你碰上一个杠精,会跟你辩论,元器件的摆放哪里什么条条框框,同一个电路图,100个电子工程师会有1000种布线方案。这也就是为什么说设计电路板更多被看成是艺术创作过程。

“▲
▲ 一个优雅、充满艺术气息,被用心设计的电路板很容易吸引眼球。对称、整洁,器件摆放那么美好!

如果你遇事总想弄清对和错,下面倒是有一个小技巧帮你判断是否你的电路板元器件摆放是否合适。在器件摆放完之后,使用电路板设计软件中的自动布线(比如 Autodesk EAGLE中提供的)进行布线,如果最终电路不通率低于85%,这就说明你需要多花些时间优化元器件的摆放了。

下面就让我们少“逼逼”,多说些关于器件摆放的干货吧。

技巧1:弄清电路板物理限制

摆放元器件之前,首先需要确切知道电路板的安装孔、边缘接插件的位置以及电路板的机械尺寸限制。为啥呀?

因为这些因素影响你的电路板的尺寸和外形。曾见过某位设计的电路板无法装进电路板固定区域,只好重新设计。

为了避免犯傻,可以有意对那些机械限制(安装孔、电路外轮廓)设置一个清空区,这样你就可以放心在允许范围内进行创作了。

“▲
▲ 四旋翼,或者其他柔性可穿戴电路往往需要电路板具有有趣的外观。这就是一个用于迷你四旋翼上的信号接收电路的外观设计

技巧2:弄清电路板制作工艺

同样,在放置电路元器件之前,你最好从电路生产商那儿弄清几个关键信息:

  • 电路的组装工艺和测试流程;
  • 是否需要对PCB V型切槽预留空间;
  • 元器件焊接工艺:是波峰焊、分区焊接还是手工焊接?

电路板制作工艺将会影响元器件之间空隙大小需求。还有,如果你的电路板将来会在流水线上被焊接,你就需要在电路板边缘额外留出空间(大于20mil)用于电路板固定在传送带上。电路板上额外的固定板,它在电路板焊接完之后被掰掉。

“PCB元器件摆放的十条小技巧,你都知道吗?"

技巧3:给集成芯片留下喘气空间

注意,这里所说的“喘气”不是空气,至于是什么,看完下面你就清楚了 。在布置任何元器件的时候,都需要尽可能在它们之间留下至少350mil的距离,对于引脚多的芯片,留的空间需要更大。为何?

现在的芯片引脚原来越多,越来越密。如果集成芯片相距过于亲密,就会有很大可能无法将它们的引线轻松的引出布线。往往是越到后来布线越难,有的时候费心布通一根线就要消耗掉你100根头发,甚至到了叫天天不应,叫地地不灵的困境。(早知如此,何必当初)

“▲
▲ 看到了吧,这种BGA封装的芯片,引脚那么密集。如果在它周围不预留下足够的空间,在布线的时候有你好看的

技巧4:相同器件方向一致

对于相同的器件尽可能让他们排好队,保持一致的队形。你有强迫症?这样做主要为了便于后期电路板的组装、检查和测试,尤其对表面封装的器件在波峰焊接过程中,电路板匀速经过融化焊锡波峰。均匀摆放的器件加热过程均匀,可以保证焊点一致性高。

下面这个例子显示了均匀摆放器件适合匀速波峰焊接工艺。

“▲
▲ 元器件摆放均匀的例子,器件方向一致适合匀速波峰焊过程

如果按照下面这样凌乱的摆放,波峰焊接对于不同器件的焊盘质量会有差异,特别当有些小型器件恰好位于大型器件之间时,就会形成“阴影”效应,小器件可能就会焊接不良。

“▲
▲ 凌乱摆放元器件的例子:方向不同的器件在波峰焊接时候会容易形成不良焊点

技巧5:减少引线交叉

通过调整器件位置和方向,减少引线交叉。咋弄?

现在很多PCB设计软件都会提供一种功能,显示没有布通管脚对之间的连接关系。比如下图就显示了原理图中所有器件管脚之间的连接关系,通过图中细的灰色直线表示(这种线被称为ratsnest:y飞线,预拉线)。

“▲
▲ 显示飞线的PCB界面

通过改变器件的位置和方向,尽量减少器件之间引线交叉,可以为后面布线节省大量的精力。

技巧6:先摆放电路边缘器件

对于因受机械限制而无法任意移动的器件要先进行摆放,比如电路板上的外部接插件、开关、USB端口等等。为什么?

这些器件往往是有系统整体机械设计时就确定下的位置,不容更改。在摆放完这些器件之后,也就使得你在后面器件安排有了一个光荣的起点。搞定电路板边缘器件,剩下就是你发挥自己想象力和创造力的高光时刻了。

“▲
▲ 计算机主板上的外围接口器件位置是与机箱设计紧密相关的,它们的位置需要预先确定下来

技巧7:避免器件之间冲突

绝对避免为了在小的电路板中布线而将器件的焊盘重叠共用,或使得器件边缘重叠。最好在所有器件之间保持40mil(1mm)的距离。你有密集恐惧症?

最重要原因是为了避免在之后电路制作过程中在焊盘之间产生短路故障。别忘了,紧密摆放也会使得布线变得更加的困难。同样,在放置过孔的时候也要避免过于密集。这些小圆孔将来也可能裸露出铜皮,造成电路的短路。

技巧8:将器件尽量放在同一面

如果你设计两层电路板,最常见的建议就是将器件摆放在同一面。为什么呀?

如果不将器件放在电路板的同一面,就会使得后期电路板制作费事费力。下面告诉你原因,通常情况下,电路板上的器件是通过自动器件摆放机器完成,器件只在一面,生产PCB过程只需要一遍即可。否则,就需要两次器件摆放。浪费了生产时间,就是浪费金钱和生命。

技巧9:保持芯片管脚和器件极性一致

每个集成芯片都有标志给出管脚1的起始位置。对于芯片的管脚1所在的方位,或者有极性的器件(电机电容、二极管、三极管、LED等等)方向保持一致,也会给电路板制作带来方便。有这必要吗?

如果你亲自焊接或者调试过电路板,你就不会怀疑这一点。想想看,当你焊接电路板上的元器件的极性和方向非常凌乱,是不是对于成功焊接电路板你心里也没有底?

“▲
▲ 通常集成芯片封装上会有小点表示管脚1的位置。保持所有芯片的方向一致便于你焊接和检查

技巧10:器件位置与原理图上相似

在摆放元器件时,脑子里按照你的原理图上的位置关系进行摆放。原因何在?

实际上,你在设计原理图的时候就已经优化了器件之间的位置关系(连线最短、交叉最少),所以呢,按照原理图上器件位置来直到PCB器件的摆放有天然的合理性。特别是,在后期手工布线的时候,脑子里的原理图也会暗地里帮你选择合理的短路径来布线。

约束下的创作

最好的PCB设计起源于器件非凡的布局,不要轻易糊弄过去。你要一直坚持把精力放在器件的合理摆放,这个过程所有的努力都是值得的,这也许是你在PCB设计中最值得全力以赴的过程。当你看到设计PCB变成电路板成品时,将是品尝劳动果实的幸福时光。

来源:网络
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:
cathy@eetrend.com)。

围观 38

电磁兼容性(EMC,即Electromagnetic Compatibility)是指设备或系统,在其电磁环境中符合要求运行,并不对其环境中的其它设备产生无法忍受的电磁骚扰的能力。

PCB产品设计过程中需要重点考虑EMC,通常70%以上的EMC问题都来自于板级的设计。如果时钟信号没有做好屏蔽,相对应的频点或是倍频之后的频点就可能成为辐射点;信号没有完整可靠的参考平面,传输过程中就会产生反射,进而影响测试结果;对于模拟电路或是高频电路区域没有进行屏蔽,也会对EMI(电磁干扰 Electro Magnetic Interference)测试的结果产生很大影响。

EMC工程师常用的三个主要措施:屏蔽,接地,滤波,适当的匹配和端接也会产生不错的效果。

下面我们从PCB设计过程中的四个阶段,来分析和改善板卡的EMC设计。

PCB叠层及阻抗设计

随着信号频率的不断提高,设计中对板卡的叠层和所选择的材料要求也越来越高。

信号传输过程中不可避免的会产生损耗,频率越高损耗越严重,所以基材的选择也是EMC设计的重要部分。目前市场上通常使用的都是FR4板材,基材分为覆铜板(Core芯板)和半固化片(PP),PCB就是通过不同的Core和PP进行压合而成。

选择板材时需要关注的特性参数如下,其中高频板材的介电常数和介质损耗越低,板卡上的信号完整性越好,进而可以获得更好的EMC性能:

  • 玻璃化转变温度(Tg),  HTG>=150度。

  • 基材的热分解温度(Td),  Td>=330度。

  • 介质常数(Dk),高频板信号设计和仿真必须考虑。

  • 介质损耗因素(Df),高频板信号设计和仿真必须考虑。

首先,高速板卡硬件设计时不建议PCB采用两层板设计,因为两层板很难进行阻抗控制。如需满足常用的单端50ohm和差分100ohm阻抗,线宽和间距上都会占用很大的空间,信号布线时要有伴地线才能做到阻抗控制,具体的阻抗值可参考下图一所示。

“图一:两层板阻抗设计"
图一:两层板阻抗设计

两层板没有完整的地平面来做参考层面,信号的回流路径长,会影响信号传输的质量。

所以建议至少采用四层板电路设计,才能获得更好的EMC效果。通常的叠构包括四层:
Top/Ground/Power/Bottom,Top层是主要器件的布局层,Ground可以为Top层的器件提供完整的参考平面,Bottom层尽量减少信号的布线,更多的提供电源的布线。

如果板卡的电源相对较少,Power层也可以做Ground来为Bottom层提供完整的参考层面。

常用的四层板叠层如图二所示,阻抗如图三和图四所示:

“图二:四层板叠层设计"
图二:四层板叠层设计

“图三:四层板单端50欧姆阻抗设计"
图三:四层板单端50欧姆阻抗设计

“图四:四层板差分100欧姆阻抗设计"
图四:四层板差分100欧姆阻抗设计

其次,关于高频PCB应用的基材选择时,介质常数Dk和介质损耗因素Df是两个重要的参数(如图五所示),还有玻璃化转变温度Tg和基材的热分解温度Td,这些参数都会对板卡的EMC测试产生很大的影响。

基材的选择既要保证信号质量,同时也要考虑生产成本,最大程度上保证PCB的设计质量。国内常用的板材有:Tu768,S1170等。

“图五:基材的Dk和Df参考"
图五:基材的Dk和Df参考

常用的叠层设计规则如下:

1)至少有一个连续完整的地平面控制阻抗和信号质量;

2)电源和地平面靠近放置,这样可以减少电源对地阻抗,进而降低电源噪声对信号完整性的影响;

3)叠层尽量避免两个信号层相邻,如果相邻加大两个信号层的间距;

4)避免两个电源平面相邻,特别是由于信号层铺电源而导致的电源平面相邻;

5)叠层能做到对阻抗的有效控制,满足通用的单端50ohm和差分100ohm阻抗要求,及其他一些常规的阻抗需求,USB 90ohm阻抗;

6)两个外层(Top和Bottom)尽可能铺地,特别是板边及敏感器件周围,并且连续增加地孔,避免长距离的无过孔的铜皮;

总之,PCB叠层和阻抗会为板卡的EMC设计提供良好的基础,提供一个最基本的信号框架,在这个框架内需要满足信号及电源完整性的各种质量要求,合理的层叠可以减少板卡本身的EMI辐射,整体上提升板卡的EMC等级。

PCB器件布局设计

集成电路的设计包含模拟电路和数字电路,模拟器件灵敏度高,带宽越大,抗干扰度越差;数字电路取决于噪声容限或噪声抗干扰度。噪声容限即叠加在输入信号上的噪声最大允许值,如下图所示:

“如何在PCB板设计中,增强电磁兼容性?"

板级的EMC滤波设计,需要严格区分不同模块区域,尽量避免模拟和数字电路混合布局,电源模块电路单独空间,接口器件做好防护,时钟和高频信号内层布线,这些都可以减少信号的交叉带来不必要的影响。

通常电路需要遵循以下的一些基本原则:

1)高速、中速、低速电路要分开;DDR, MIPI, Flash等相对独立的高速电路布局要优先考虑,其他普通的GPIO等低速电路避免交叉。

2)强电流、高电压、强辐射元器件远离弱电流、低电压、敏感元器件;若12V电源供电,保证足够的安全距离并且滤波电路靠近输入端。

一般电源防雷保护器件的顺序是:压敏电阻、保险丝、抑制二极管、EMI 滤波器、电感或者共模电感,对于原理图缺失上面任意器件顺延布局;

3)开关电源是否远离AD\DA转换器、模拟器件、敏感器件、时钟器件;开关电源布局要紧凑,输入\输出要分开;

4)一般对接口信号的保护器件的顺序是:ESD(TVS管)、隔离变压器、共模电感、电容、电阻,对于原理图缺失上面任意器件顺延布局;

5)电平变换芯片(如RS232)是否靠近连接器(如串口)放置, 易受ESD干扰的器件,如NMOS、CMOS器件等,是否已尽量远离易受ESD干扰的区域(如单板的边缘区域)。

6)模拟电路和数字电路要分开布局,可以保证单点接地;电源模块尽量集中摆放,PLL或是LDO电源可靠近负载端减少线路电感。

7)晶体、晶振和时钟分配器与相关的IC器件要尽量靠近;时钟电路的滤波器(尽量采用“∏”型滤波)要靠近时钟电路的电源输入管脚;晶体、晶振和时钟分配器的布局要注意远离大功率的元器件、散热器等发热的器件,晶振尽量远离板边和接口器件。

8)电容务必要靠近电源管脚放置,而且容值越小的电容要越靠近电源管脚;EMI滤波器要靠近芯片电源的输入口;原则上每个电源管脚一个0.1uF的小电容、一个集成电路一个或多个10uF储能电容,可以根据具体情况进行增减;

9)对热敏感的元件(含液态介质电容、晶振)尽量远离大功率的元器件、散热器等热源。

PCB信号布线约束设计

结合上述章节的叠层阻抗设计和器件布局为基础,我们已经为信号完整性创建了一个非常稳定的平台,接下来就要考虑如何在信号布线方面来改善并提高EMC设计的效果。

随着频率的上升,信号跳变产生的电磁能量也在增加。如果回路电感很大,就会使得交流信号的感抗很大,信号不仅会在板内传输,同时还会辐射到空间中去。这时就要引入微带线或者带状线,他们可以给信号提供一个低阻抗的传输路径,电磁能量就被控制在了导体之间的介质中。主要原因是信号路径与回流路径靠得更近,这样整个回路的电感就减小了。

由此可知,参考平面对传输线的单位长度有效电感的影响是很大的。

可以想象,在高频条件下,如果信号拥有很好的回流路径,那么它所感受到的回路电感就会很小,信号就会按照人们的意愿从发射端传输到接收端,如果信号感受到的回路电感很大就会产生辐射问题。

通常信号层要有完整的地平面来做为参考平面,保证回流路径最短。

下面总结一些通用的能有效提高EMC效果的规则:

1)关键高速信号线,时钟信号等敏感信号,走线避免跨越参考平面,就是我们通常所说的跨分割,参考平面的改变会对信号电平产生不可预知的跳变。

2)关键信号线走线避免“U”型或“O”型,这样会形成自环路;除非特别需要延时匹配的信号,像DDR,Flash,SD等需要时钟和数据延时匹配,其他的尽量避免人为的增加布线长度。

3)时钟信号线尽量远离板边或是外置接口器件,布线距离越短越好,远离开关电源等干扰器件。晶振下面避免其他容易受影响的信号布线,建议铺地铜皮。

有些远距离的时钟信号,HDMI和USB等高速信号尽量内层布线,间距保证满足3W原则,特殊功能的可以采取伴地线处理,同时每隔200mil左右增加地孔。

4)相同功能的总线要并行走、中间不要夹插其它信号;接收信号和发送信号分开布线,避免平行走线。

5)芯片内部的地管脚避免共用地孔,尽量每个管脚保证一个地孔,特别是DDR高速信号管脚的地,密集的区域可以适当增加地孔。

6)浪涌抑制器件(TVS管、压敏电阻)对应的信号走线是否在表层短且粗(一般10mil以上);不同接口之间的走线要清晰,不要互相交叉;接口线到所连接的保护和滤波器件要尽量短;接口线必须要经过保护或滤波器件再到信号接收芯片;接口器件的固定孔是否接到保护地,保护地和信号地之间通常保持80mil以上的安全间距;变压器、光耦等前后的地是否分开;

连接到机壳上的定位孔、扳手等没有直接接到信号地上。

7)电源平面针对地平面内缩,保证满足20H原则(H为电源和地平面之间的介质厚度),如果电源数量不多,可以把电源平面也设置成地和电源的混合平面。

8)电源部分若有AC220V的,信号或是铜皮的安全间距要保持300mil以上;DC48V的安全间距要保持在80mil以上,DC12V需要30mil以上,这些安全间距的对象包括走线,铜皮,过孔,焊盘等所有相关因素。

9)时钟或是其他容易产生EMI的信号,尽量避免采用插装件的管脚或测试点,需要预留测试点的选择表贴焊盘。换层过孔比较密集的区域建议增加滤波电容。DDR时钟信号和DQS尽量内层布线,注意匹配电阻和端接电路的位置。

10)高频电流环路面积S越大,EMI辐射越严重。减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一,就是想方设法减小高频电流环路面积S。布线时就要减少非必要的绕线或缩短连线,减少高频电流回路面积。

11)环路电流频率f越高,引起的EMI辐射越严重,电磁辐射场强随电流频率f的平方成正比增大。减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之一,就是想方设法减小骚扰源高频电流频率f,即减小骚扰电磁波的频率f。

PCB包地设计规则

谈到EMC设计就不可避免的要提到“地”,在PCB设计中有很多不同的概念,如数字地、模拟地、信号地、机壳地、电源地、防雷地、共模地、安全地、参考地、大地、RF地、静电地、防护地、单点地以及多点地等等。所有以电压电平为工作特性的电气设备都需要有参考,而这个参考绝大多数情况下是0V,最后大家约定俗成的把这个0V参考叫成了“地”。

对于一个3.3V的数字信号,这个3.3V电平就是相对于0V参考而言的。

对于一般的数字信号,用参考的说法其实也是更准确的,信号通过这个参考来达到回流的目的。关于回流,并不只有“地”才可以回流,实际上一切皆可回流,包括地、电源以及旁边的信号。但是通常PCB设计中都会有一个完整的地平面来提供参考平面。
下面整理了一些关于PCB地设计的常用规则:

1)器件贴片层(Top)的相邻层建议保证完整的地平面,为芯片提供短而有效的回流路径,芯片的地管脚可以直接通过过孔连接到地平面,对后续EMC测试起到非常重要的作用。

2)电源平面的相邻层也要有完整的地平面,降低电源对地阻抗,可以有效的抑制电源噪声对其他信号的影响,提高EMC效果。

3)时钟信号在空间允许的情况下,可以采用包地处理,地线上均匀地增加地孔,这样可以有效抑制时钟信号的平行辐射。特别是远距离的布线,输入和输出端或是信号换层处都要增加地孔或是滤波电容。

4)ACDC和DCDC电源的输入地和输出地要尽量分开,避免输入的噪声耦合到板内的电源或地上面。对于48V和12V电源,要尽量增加地的铜皮面积,最好大于相应的电源面积。

5)电源平面在满足过流的前提下,板卡周围尽可能增加地平面,这们也可以抑制电源噪声的平行辐射。

6)各个IO接口的外壳地尽量和板内的信号地通过电感或是磁珠隔离,模拟器件的地与数字地采用单点接地,相应的电源或地平面也要做分配。模拟信号与数字信号的布线保持足够的安全距离。

7)高速信号板通常是多层板,都会有完整的地参考平面。信号线包地的主要目的是减少信号间的串扰。包地线是位于攻击线和被攻击线之间的隔离线,它可以有效的减少信号之间的电容,插入屏蔽地线后信号与地耦合,不在与邻近线耦合,使线间串扰大大降低。

另外包地线不仅仅只是屏蔽了电场,信号线上的电流也在包地线上产生了方向相反的感应电流,包地线上的感应电流产生的磁力线进一步抵消了动态线在静态线位置处所产生的杂散磁力线。如图六:

“图六:高速信号线间的包地设计"
图六:高速信号线间的包地设计

8)针对两层板的PCB设计,由于缺少完整的参考平面,重要信号的包地就非常重要。包地线的宽度要尽量宽,最好在信号宽度的两倍以上。同时多打过孔,过孔间距小于信号线上信号波长1/5。一方面可以减小信号回路面积,另外防止信号线与其他信号线之间的串扰。

以上我们介绍了板级EMC设计需要注意的几个主要方面,成熟的产品会在整个设计过程中充分考虑EMC的相关影响因素,通过不断地改善来实现最终的产品化。

来源: 恩智浦MCU加油站
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 99

现象描述:

某塑料外壳产品,带一根I/O电缆,在进行 EMC 标准规定的辐射发射测试时发现辐射超标,具体频点是 160 MHz。需要分析其辐射超标的原因,并给出相应对策。

原因分析:

该产品只有一块 PCB,其上有一个频率为 16MHz 的晶振。由此可见,160MHz 的辐射应该与该晶振有关(注意:并不是说辐射超标是晶振直接辐射造成的,可能是倍频产生的)。图 1 所示的是该产品局部PCB 布局实图,从图 1 中可以明显看到,16MHz 的晶振正好布置在PCB 的边缘。

“图
图 1 该产品局部 PCB 布局实图

当一个被测产品置于辐射发射的测试环境中时,被测产品中的高速信号线或高速器件与实验室中参考接地板会形成一定的容性耦合(本产品中晶振属于高速器件,其对应的上升下降沿较陡,晶振在工作时,其引线部分的 dU/dt 比较大,属于强干扰源,在辐射发射测试中是隐患),即被测产品中的高速信号线或高速器件与实验室中参考接地板之间存在电场分布或寄生电容,这个寄生电容很小(如小于0.1pF),但是还是会导致产品出现一种共模辐射,产生这种共模辐射的原理如图 2 所示。

在图2 中,晶振壳体上的电压(外壳不接大地的晶振)或晶振时钟信号引脚上的电压Udm 和参考接地板之间产生寄生回路,回路中的共模电流通过电缆产生共模辐射,共模辐射电流 Icm ≈C * w * Udm,其中,C 为 PCB 中信号印制线与参考接地板之间的寄生电容, 约在十分之一皮法到几皮法之间;Cp 为参考接地板与电缆之间的寄生电容,约为 100 pF;w 为信号角频率。共模辐射电流 Icm 会在几微安到数十微安之间,经分析可知,电缆上流过这个数量级的共模电流已足够造成辐射发射测试的超标。

“图
图 2 晶振与参考接地板之间的容性耦合导致辐射发射原理

为什么晶振布置在 PCB 边缘时会导致辐射超标,而向板内移动后,可以使辐射发射测试通过呢?

从以上分析已经可以看出,晶振与参考接地板之间的耦合导致电缆共模辐射的实质是晶振与参考接地板之间的寄生电容,也就是说这个寄生电容越大,晶振与参考接地板之间的耦合就越厉害,流过电缆的共模电流也越大,电缆产生的共模辐射发射也越大;反之辐射发射就越小。那这个寄生电容的实质是什么呢,实际上这个晶振与参考接地板之间的寄生电容就是由于晶振与参考接地板之间存在的电场分布,当两者之间的电压差恒定时,两者之间电场分布越多,两者之间的电场强度就越大,两者之间寄生电容也会越大。当晶振布置在 PCB 的边缘时,晶振与参考接地板之间的电场分布示意图如图 3 所示。当晶振布置在 PCB 中间,或离 PCB 边缘较远时,晶振与参考接地板之间的电场分布示意图如图4 所示。

“图
图 3 PCB 边缘的晶振与参考接地板之间的电场分布示意图

从图 3 和图 4 的比较可以看出,当晶振布置在 PCB 中间,或离PCB 边缘较远时,由于 PCB 中工作地(GND)平面的存在,使大部分的电场控制在晶振与工作地(GND)之间,即在 PCB 内部,分布到参考接地板的电场大大减小,即晶振与参考接地板之间的寄生电容大大减小。这时也不难理解为何晶振布置在PCB 边缘时会导致辐射超标,而向板内移动后,辐射发射就降了。

“图
图 4 PCB 中间的晶振与参考接地板之间的电场分布示意图

处理措施:

方案一:将晶振内移,使其离 PCB 地平面边缘至少有1 cm 以上的距离,并在 PCB 表层离晶振 1 cm 的范围内敷铜,同时把表层的铜通过过孔与 PCB 地平面相连。

方案二:不改电路板的情况下选择放弃使用外部晶振,在软件中屏蔽外部晶振,采用单片机内部晶振。

本次实验采用方案一,经过修改后的测试结果有明显的改善,如下图 5 所示,左右分别是整改前与整改后的整改前后辐射发射测试频谱图,可以明显看出整改后,辐射发射有明显的改善。

“图
图 5 整改前后辐射发射测试频谱图

思考与启示

(1) 高 dU/dt 的印制线或器件与参考接地板之间的容性耦合,会产生 EMI 问题,敏感印制线或器件布置在 PCB 边缘会产生抗扰度问题;

(2) 杜绝高 dU/dt的印制线或器件放置在PCB 的边缘,如果设计中由于其他原因一定要布置在 PCB 边缘,那么可以在晶振印制线边上再布一根工作地(GND)线,并注意一定要在包地线上间隔一段距离就打过孔,把晶振部分围起来,如下图6 示意;

“图
图 6 晶振包地示意图

其理论依据同法拉第电笼:由于金属的静电等势性,可以有效屏蔽外电场的电磁干扰。法拉第屏罩无论被加上多高的电压内部也不存在电场。而且由于金属的导电性,即使笼子通过很大的电流,内部的物体通过的电流也微乎其微。在面对电磁波时,可以有效的阻止电磁波的进入。

由于法拉第屏罩的静电屏蔽原理,在汽车、飞机等交通工具中的人是不会被雷击的。同样,也是因为法拉第屏罩的原理,有金属外皮的同轴电缆也可以不受干扰地传播讯号。如果电梯内没有中继器的话,那么当电梯关上的时候,里面任何电子讯号也收不到。为防止干扰,一些精密仪器需放在笼内才可进行运作或量测。或者也可以再开一个洞,例如金属机身构造的的智能手机。

(3) 消除一种误解:不要认为辐射是由晶振直接造成的,事实上晶振个体较小,它直接影响的是近场辐射(表现为晶振与其他导体(如参考接地板)之间形成的寄生电容),造成远场辐射的直接因素是电缆或产品中最大尺寸与辐射频率波长可以比拟的导体;

(4)此外,将晶振外壳接地可以在一定程度上减少这种干扰叠加到系统上。

参考文献:

1、《EMC 电磁兼容设计与测试案例分析》郑军奇 

2、维基百科

来源: 8号线攻城狮
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 46

通孔在连接多层PCB的不同层上的走线方面起着导体的作用(印刷电路板)。

在低频情况下,过孔不会影响信号传输。但是,随着频率的升高(高于1 GHz)和信号的上升沿变得陡峭(最多1ns),过孔不能简单地视为电连接的函数,而是必须仔细考虑过孔对信号完整性的影响。通孔表现为传输线上阻抗不连续的断点,导致信号反射。

然而,通孔带来的问题更多地集中在寄生电容和寄生电感上。过孔寄生电容对电路的影响主要是延长信号的上升时间并降低电路的运行速度。

但是,寄生电感会削弱旁路电路的作用并降低整个电源系统的滤波功能。

1、通孔对阻抗连续性的影响

根据通孔存在和通孔不存在时的TDR(时域反射仪)曲线,在通孔不存在的情况下确实发生明显的信号延迟。

在不存在通孔的情况下,向第二测试孔传输信号的时间跨度为458ps,而在存在通孔的情况下,向第二测试孔传输信号的时间跨度为480ps。因此,通过引线将信号延迟22ps。

信号延迟主要由通孔的寄生电容引起,可通过以下公式得出:

“通孔的阻抗控制对PCB信号完整性会触发什么样的影响?"

在该式中,d 2是指焊盘直径(mm)在地面上,d 1是指焊盘通孔的直径(mm),T为PCB板厚度(mm),εr 参考层的介电常数C到寄生电容( pF)。

在本讨论中,通孔的长度为0.96mm,通孔直径为0.3mm,焊盘的直径为0.5mm,介电常数为4.2,涉及上述公式,计算出的寄生电容约为0.562pF。

对于电阻为50Ω的信号传输线,此过孔将导致信号的上升时间发生变化,其变化量由以下公式计算:

“通孔的阻抗控制对PCB信号完整性会触发什么样的影响?"

根据上面介绍的公式,由通孔电容引起的上升时间变化为30.9ps,比测试结果(22ps)长9ps,这表明理论结果和实际结果之间确实存在变化。

总之,通孔寄生电容引起的信号延迟不是很明显。

然而,就高速电路设计而言,应特别注意在跟踪中应用过孔的多层转换。

与寄生电容相比,过孔具有的寄生电感会导致更多的电路损坏。通孔的寄生电感可以通过以下公式得出:

“通孔的阻抗控制对PCB信号完整性会触发什么样的影响?"

在该公式中,L表示通孔的寄生电感(nH),h表示通孔的长度(mm),d表示通孔的直径(mm)。

通孔寄生电感引起的等效阻抗可以通过以下公式计算得出:

“通孔的阻抗控制对PCB信号完整性会触发什么样的影响?"

测试信号的上升时间为500ps,等效阻抗为4.28Ω。但是通孔导致的阻抗变化达到12Ω以上,这表明测量值与理论计算值存在极大的差异。

2、通孔直径对阻抗连续性的影响

根据一系列实验,可以得出结论,通孔直径越大,通孔的不连续性就越大。

在高频,高速PCB设计过程中,通常将阻抗变化控制在±10%的范围内,否则可能会产生信号失真。

3、焊盘尺寸对阻抗连续性的影响

寄生电容对高频信号频带内的谐振点具有极大的影响,带宽会随着寄生电容而发生偏移。影响寄生电容的主要因素是焊盘尺寸,其对信号完整性的影响相同。因此,焊盘直径越大,阻抗不连续性就会越强。

当焊盘直径在0.5mm至1.3mm范围内变化时,由通孔引起的阻抗不连续性将不断减小。当焊盘尺寸从0.5mm增加到0.7mm时,阻抗将具有相对较大的变化幅度。随着焊盘尺寸的不断增加,通孔阻抗的变化将变得平滑。因此,焊盘直径越大,通孔引起的阻抗不连续性越小。

4、通过信号的返回路径

返回信号流的基本原理是,高速返回信号电流沿最低电感路径流动。

由于PCB板包含一个以上的接地层,因此返回信号电流直接沿着信号线下方最靠近信号线的接地层的一条路径流动。当所有信号电流从一个点流到另一点时都沿着同一平面流动时,如果信号通过通孔从一个点流到另一个点,那么当接地时,返回信号电流将不会跳跃。

在高速PCB设计中,可以通过信号电流提供返回路径,以消除阻抗失配。围绕过孔,接地过孔可以设计成为信号电流提供返回路径,并在信号过孔和接地过孔之间产生电感环路。即使由于过孔的影响而导致阻抗不连续,电流也将能够流向电感环路,从而改善信号质量。

5、通孔的信号完整性

S参数可用于评估通孔对信号完整性的影响,表示通道中所有成分的特性,包括损耗,衰减和反射等。

根据本文利用的一系列实验,表明接地通孔能够减小传输损耗,并且在通孔周围形成更多的接地通孔,传输损耗将更低。通过在过孔周围添加接地孔可以在一定程度上减少过孔引起的损耗。

6、结论

结论一

通孔引起的阻抗不连续性受通孔直径和焊盘尺寸的影响。通孔直径和焊盘直径越大,引起的阻抗不连续性将越严重。通孔引起的阻抗不连续性通常会随着焊盘尺寸的增加而减小。

结论二

添加接地通孔可以明显改善通孔阻抗不连续性,可以将其控制在±10%的范围内。此外,添加接地通孔还可以明显提高信号完整性。

来源:网络
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:
cathy@eetrend.com)。

围观 60

页面

订阅 RSS - PCB