PCB

随着电子设备尺寸不断缩小,它们的内部电路必须同步缩小。产品小型化成为各行各业的显著发展趋势,这为工程师在空间受限的设计中完成合适的解决方案带来了新的设计难题。

为了满足紧凑型电子设备日益严格的尺寸要求,集成电路设计人员将外部元件集成到器件内部,以最大程度地减少外部元件数量。在构建所有电子设备所需的各种电路中,缩小DC-DC 转换器的尺寸同样极具挑战性,因为它们无处不在(所有设备都需要电源),电源设计人员通常会面临这样一个现实,即缩小解决方案尺寸往往会对性能产生负面影响。

例如,能显著节省PCB面积的一种方法是采用单芯片DC-DC转换器,该转换器将经过精心选择的电源开关器件集成到IC封装之中,从而使所需外部元件减少为少量的无源器件。在许多情况 下,与外部电源开关控制器设计相比,紧凑型设计最终会带来不需要的结果,即在更小的空间中增加了功率损耗,从而产生更高的温升。为了避免产生的热量水平造成困扰,选择合适的单片式DC-DC转换器对于设计紧凑高效的电源系统至关重要。

1、2 MHz单芯片4开关DC-DC转换器和LED驱动器

LT3942 是ADI非常通用的单芯片降压-升压稳压器IC之一。该升压-降压转换器能够应对在创建灵活紧凑的DC-DC转换器解决方案的同时不会牺牲性能的挑战。LT3942将四个40 V/2 A电源开关、 两个栅极驱动器自举二极管及其所有的控制和驱动器电路集成到一个4 mm × 5 mm小型QFN封装中。由于具有高达2 MHz工作开关频率能力,因此可以最大程度地减小外部元件的尺寸,节省 PCB空间,同时为各种DC-DC转换器提供了高带宽工作性能。

LT3942具有与 LT8390A/LT8391A 系列降压-升压控制器IC相同的峰值电流模式控制方案,并且能够在2开关升压、4开关降压-升压(升压-降压)和2开关降压工作模式之间无缝转换。转换器监测并比较其输入和输出电压,以确定正确的工作模式。当 PVIN:PVOUT 的比率发生变化并迫使转换器转换模式时,LT3942保持稳压作用,同时可以在开关对之间智能切换控制。

除了通过多种 PVIN:PVOUT组合来调节输出电压之外,LT3942还可以配置为调节输入或输出电流,以用于恒定电流调节应用。来自ISMON引脚的电流监控反馈提供了一个与实测电流成比例的缓冲电压输出,从而允许连接的电路监控实测的电流水平。这种调节电流或电压的能力使LT3942非常适合用作LED驱动器、紧凑型电池充电器、微型太阳能电池板供电的转换器或通用稳压器。

2、14 V、1 A LED驱动器

图1显示了基于LT3942的紧凑型LED驱动器的完整评估电路。该解决方案能够为四个(最高14 V)串联的一串白光LED提供1 A电流。最大功率输出的输入电压范围为7 V至36 V,低工作电流时可降至4 V,非常适合未稳压的汽车输入电源。该解决方案中的LT3942的工作开关频率为2 MHz,因此可以使用相对较小的电感和电容。所以完整的LED驱动器解决方案适合15 mm × 15mm 的PCB尺寸,所有元件都位于电路板的同一面(包括IC)。

1.png

图1. 这款基于LT3942的演示电路(DC2404A)展示了一种高性能、紧凑型DC-DC稳压器解决方案,专门用来在这种情况下驱动LED。

该解决方案还具有高带宽工作性能,可以快速调节输出电流。当在降压模式下工作时,LT3942使用外部PWM源对LED进行100Hz无闪烁调光,从而实现高达5000:1的调光比。如果没有外部 PWM源,也可以使用其内部PWM调光功能实现LT3942调光。内部调光提供高达128:1的调光功能,无需任何外部PWM信号源,仅需一个电阻即可设置调光频率,以及一个直流电压来控制输出电流的占空比。与大多数ADI Power的LED驱动器一样,LT3942还具有模拟调光功能,通过在CTRL引脚上施加直流电压可提供高达20:1的模拟调光。可以将模拟和PWM调光组合使 用,以实现比单独使用任何一种方法更高的有效调光比。

3、展频用于降低EMI峰值

为了帮助创建一个低噪声DC-DC转换器系统,LT3942内置一个可选展频(SSFM)功能。SSFM一旦启用,会在由RT电阻设置的值至高达25%的额外开关频率之间扫描开关频率。该扫描动作可以 在宽频谱范围内分散由开关引起的辐射,而不是将这些辐射集中在窄带中,从而降低整体的EMI峰值。SSFM与输入和输出EMI滤波器结合使用时,有助于降低宽频率范围内的EMI,从而更易于设计符合辐射标准的系统。

4、12 V、1 A稳压器

LT3942不只限于驱动LED。它是一款功能强大的紧凑型稳压器,非常适合解决从宽范围未稳压电源产生稳定输出的问题。图4中所示的12 V、1 A稳压器设计与图2中的14 W LED驱动器解决方案相似,但做了一些小改动。与LED驱动器应用一样,稳压器可以在很宽的输入电压范围内维持输出调节,可在电压低至7 V的条件下提供全输出功率,并在电压低至4 V的条件下维持低输出功率工作。

2.png

图2. DC2404A利用LT3942创建了一个紧凑型14 W LED驱动器应用,可在宽输入范围提供稳定的输出电流。

3.png

图3. LT3942的高带宽工作性能有助于LED照明应用在宽动态亮度范围内实现高比率PWM调光。无需EMI滤波器,DC2404A在120 Hz时可实现高达4000:1的调光,而在100 Hz时则可实现高达5000:1的调光。

图4中的效率曲线表明,即使工作开关频率为2 MHz时,LT394212 V稳压器也具有接近95%的出色峰值效率,而在其大多数输入电压范围内的效率为85%或更高。即使以其总输出功率的十分 之一为其输出供电,也可保持80%以上的效率,这表明该器件在轻负载条件下仍可高效运行。

4.png

5.png

(a). Input Voltage Efficiency Sweep.

6.png

(b). Load Current Efficiency Sweep.

图4. 配置为12 W稳压器的LT3942在宽输入范围内具有出色的电压调节和负载效率特性。

LT3942的电流检测和控制特性使其不仅适合于LED调光控制,而且也能在需要电压调节和电流控制的其他情况下出色地工作。将检测电阻配置在输出端时,可以很轻松地将LT3942配置用作紧凑型恒流、恒压电池充电器。对于具有严格输入电流限制的应用,例如由小型电池、电容组或光伏电池供电的电路,可以将监测电阻移至稳压器的输入侧,从而为系统提供输入电流限制和监控。LT3942可从CC模式无缝转换为CV模式(反之亦然),确保输入和/或输出始终稳定。

5、汽车顺序点亮转向信号和装饰性照明

在新型豪车和高性能汽车上常见的动画式顺序点亮转向信号灯正在迅速普及,逐步取代传统的闪烁式指示灯。早期的顺序点亮转向信号的实现采用多个降压转换器或线性稳压器为转向信号灯组中的LED供电,导致解决方案复杂、相对低效且过于庞大,极大地限制了照明设计的应用领域。减少所需功率IC的数量,使用单个高效器件,是扩大照明设计人员选择范围的明显方式。

单个转换器解决方案需要的器件能够对各种LED组合(照明设计中会出现从所有LED点亮到单个LED点亮,以及介于前两者之间的各种其他组合)的串电压维持输出调节。随着动画灯在连接 的LED的各种配置中变化时,输入电压会高于、低于或等于输出电压。这种类型的应用需要一个升压-降压转换器,该转换器可以智能地选择工作模式并在工作模式之间无缝转换,同时维持 输出调节。LT3942的降压-升压拓扑和高带宽工作性能使它能够轻松操纵这些变化而不会出现毛刺。

7.png

8.png

图5所示的顺序点亮转向信号设计采用LT3942从汽车电池以330mA电流为八个LED供电,并可选择为一串琥珀色LED(用于转向信号灯操作)、一串白色LED(用于日间行车灯)或其他装饰性 照明(用于前灯/尾灯设计中)供电。

图5. 在顺序点亮转向信号应用中,每次点亮一个LED,从而迫使DC-DC转换器迅速适应新的 PVIN:PVOUT 组合。这对LT3942来说不是问题,因为它可在 顺序点亮转向模式期间从升压、降压-升压、降压工作模式无缝转换,从而确保在各种模式下维持稳定的LED电流。

微控制器充当用户输入的转向信号与照明系统之间的接口。这使照明设计人员(或最终用户,如果需要的话)能够完全控制执行LED动画顺序点亮所需的所有时序和信号,并且可以控制在 任何给定时间为哪种颜色的LED灯串供电。

在此设计中,在顺序点亮模式期间,每次向灯串导入一个转向信号LED,以产生转向信号。当LED由微控制器添加到灯串时,LT3942维持对输出电流的调节,以保持一致的光亮度。在所有 LED都点亮之后,LT3942停止开关操作,并拉低输出电压,使转换器设置为下一个顺序点亮周期做好准备。当转向信号未使用时,微控制器重新连至装饰照明LED串,并继续等待转向信号用户输入,这将两种照明功能组合到一个LED驱动器解决方案中。

6、小结

电子设备迫使工程师不断寻求更小的集成器件,以满足日益增长的空间受限需求。LT3942单芯片降压-升压转换器和LED驱动器集成了众多可节省空间的特性,以解决空间受限的电气设计 难题,同时不会牺牲性能。其单芯片设计和2 MHz的工作开关频率缩小了解决方案的尺寸,使其能够适用于紧凑的PCB设计中。该器件具有高度灵活性,既可以用作恒流调节器,也可以 用作恒压调节器,适合各式各样的应用。

对于需要低噪声电源以满足严格EMI要求的设计,LT3942的SSFM功能有助于降低传导发射和电磁辐射骚扰,其便捷的IC封装引脚排列可实现紧凑的开关热环路。这些特性以及宽输入范围, 可在设计人员面临紧凑型电源需求时,简化他们的工作。

来源:亚德诺半导体

免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 12

01、应用描述

ISP(In System Programming),在系统编程,使用片内驻留出厂引导程序(BootROM)配合UART / SPI等外设进行烧录。

华芯微特全系MCU的ISP操作说明:当芯片上电后检测到 ISP 引脚持续 5ms 以上的高电平后,将会进入 ISP(在应用编程)模式,片内的用户程序将不会得到执行,此时配合使用华芯微特的上位机(SYNWIT-PRG_Vxx.exe)通过串口执行程序擦除、更新等动作。

1.png

对于华芯微特全系列MCU在板级设计中ISP引脚处理:在板级设计中必须留出ISP引脚,防止调试过程中芯片锁死或不正常工作后,通过SWD端口已无法接入内核访问,即常规意义上的“变砖”,此时可通过ISP串口擦除恢复初始状态,可以看出ISP作为一种保留手段在突发意外情况时十分有效。此外,为避免外围环境干扰导致芯片ISP端口在上电时被拉高而误入ISP模式,常见表现为程序未得到执行,故在板级设计中ISP端口推荐接10K下拉电阻。

特别地,SWM181、SWM190系列芯片有所差异:如果产品开发过程中有应用userboot功能,当芯片上电后检测到ISP引脚持续5ms以上的高电平后,将优先执行userboot程序,ISP功能将不会执行,只能通过SWD方式进行程序的擦写。所以在userboot调试过程中,初始化完成系统时钟后,预留一大段延时,以免在userboot程序或APP程序调试过程中,锁死SWD导致无法连接下载烧写的情况,而在userboot调试完毕后可以去掉上述延时。另外,由于上述机制,在userboot功能应用中,ISP端口必须外接上拉。

02、应用举例

ISP引脚,一般在正常工作模式或SWD烧录时置位低电平,或接下拉电阻;在需要用ISP串口烧录时,把ISP引脚置高电平,上电或复位MCU,在对应的串口擦除程序或烧录软件。具体操作方式如下:

以SWDM-QFP100-34SVEA3板子为例

步骤1:ISP 引脚(A8)接 3.3V 重新上电 (或按一次 MCU 的复位脚按键),把 SWD 烧录口的 B12 B14 按下图接 CH340 的串口。

2.png

步骤2:打开SYNWIT-PRG_Vxx.exe,选择SWM341系列,点击确认

3.png

步骤3:选择操作接口为UART,波特率为115200,选择MCU模式,打开串口,复位MCU后立马点击握手,显示握手成功,如下图所示。

4.png

步骤4:点击全部擦除,稍等片刻后提示擦除成功,此时芯片内程序已被擦除,断开ISP引脚和3.3V的连接,重新上电或复位,芯片可以正常使用。

5.png

来源:华芯微特32位MCU

免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 34

GD32F30x 和 GD32F403 系列硬件为参考。

一. 硬件设计 

1.电源

1.png




2.png

3.png

2.复位

4.png


注意:

1. 内部上拉电阻40kΩ,建议外部上拉电阻建议10kΩ,以使得电压干扰不会导致芯片工作异常;

2. 若考虑静电等影响,可在NRST管脚处放置ESD保护二极管;

3. 尽管MCU内部有硬件POR电路,仍推荐外部加NRST复位阻容电路;

4. 如果MCU启动异常(由于电压波动等),可适当增加NRST对地电容值,拉长MCU复位完成时间,避开上电异常时序区。

3.时钟

GD32F30x/GD32F403系列内部有完备的时钟系统,可以根据不同的应用场合,选择合适的时钟源,时钟主要特征:

4-32MHz外部高速晶体振荡器(HXTAL);

8MHz内部高速RC振荡器(IRC8M);

32.768KHz外部低速晶体振荡器(LXTAL);

48 MHz内部高速RC振荡器(IRC48M);

40kHz内部低速RC振荡器(IRC40K);

PLL时钟源可选HXTAL、IRC8M或IRC48M;

HXTAL时钟可监控;

时钟树如下:

5.png







6.png

7.png

8.png

9.png

4.启动配置

GD32F30x/GD32F403系列提供三种启动方式,可以通过BOOT0和BOOT1来进行相关的配置。

用户可以配置BOOT0和BOOT1,进行上电复位或系统复位,从而确定启动选项。电路设计时,运行用户程序,BOOT0不能悬空,建议通过一个10kΩ电阻到GND;运行System Memory进行程序更新,需要将BOOT0接高,BOOT1接低,更新完成后,再将BOOT0接低上电才能运行用户程序;SRAM执行程序多用于调试状态下。

嵌入式的 Bootloader 存放在系统存储空间,用于对 FLASH 存储器进行重新编程。在GD32F305xx/ GD32F307xx/ GD32F403xx设备中,Bootloader可以通过USART0 (PA9 and PA10),USART1 (PD5 and PD6),USBFS (PA9, PA11 and PA12)和外界交互。在GD32F303xx(Flash<512kB)设备中,Bootloader可以通过USART0 (PA9 and PA10) 和外界交互, 在GD32F303xx(Flash>512kB)设备中,Bootloader可以通过USART0 (PA9 and PA10) USART1 (PA2 and PA3)和外界交互。




10.png

11.png

5.下载调试

GD32F30x/GD32F403系列内核支持JTAG调试接口和SWD接口。JTAG接口标准为20针接口,其中5根信号接口,SWD接口标准为5针接口,其中2根信号接口。

注意:复位后,调试相关端口为输入PU/PD模式,其中:

PA15:JTDI为上拉模式;

PA14:JTCK / SWCLK为下拉模式;

PA13:JTMS / SWDIO为上拉模式;

PB4:NJTRST为上拉模式;

PB3:JTDO为浮空模式。

12.png





13.png

14.png

15.png

有以下几种方式可以提高SWD下载调试通信的可靠性,增强下载调试的抗干扰能力。

1. 缩短SWD两个信号线长度,最好15cm以内;

2. 将SWD两根线和GND线编个麻花,缠在一起;

3. 在SWD两根信号线对地各并几十pF小电容;

4. SWD两根信号线任意IO串入100Ω~1KΩ电阻。

6.典型外设

ubs外设电路

16.png




17.png

18.png

二. PCB Layout

1.电源去耦电容

GD32F30x/GD32F403系列电源有VDD、VDDA、VREF+和VBAT四个供电脚,100nF去耦电容采用陶瓷即可,且需要保证位置尽可能地靠近电源引脚。电源走线要尽量使得经过电容后再到达MCU电源引脚,建议可通过靠近电容PAD处打Via的形式Layout。

19.png


2.时钟电路

GD32F30x/GD32F403系列时钟有HXTAL和LXTAL,要求时钟电路(包括晶体或晶振及电容等)靠近MCU时钟引脚放置,且尽量时钟走线由GND包裹起来。

20.png


注意:

1. 晶体尽量靠近MCU时钟Pin,匹配电容等尽量靠近晶体;

2. 整个电路尽量与MCU在同层,走线尽量不要穿层;

3. 时钟电路PCB区域尽量禁空,不走任何与时钟无关走线;

4. 大功率、强干扰风险器件及高速走线尽量远离时钟晶体电路;

5. 时钟线进行包地处理,以起到屏蔽效果。

3.复位电路

21.png


注意:复位电路阻容等尽可能地靠近MCU NRST引脚,且NRST走线尽量远离强干扰风险器件及高速走线等,条件允许的话,最好将NRST走线做包地处理,以起到更好的屏蔽效果。

4.USB 电路

USB模块有DM、DP两根差分信号线,建议PCB走线要求做特性阻抗90ohm,差分走线严格按照等长等距规则来走,且尽量使走线最短,如果两条差分线不等长,可在终端用蛇形线补偿短线。

由于阻抗匹配考虑,串联匹配电阻建议50Ω左右即可。当USB终端接口离MCU较远的时候,需要适当增大该串联电阻值。

22.png


注意:

1. 布局时摆放合理,以缩短差分走线距离;

2. 优先绘制差分线,一对差分线上尽量不要超过两对过孔,且需要对称放置;

3. 对称平行走线,保证两根线紧密耦合,避免90°、弧形或45°走线方式;

4. 差分走线上所接阻容、EMC等器件,或测试点,也要做到对称原则。

对于USB HS模块,MCU与外部HS PHY之间的数据线与信号控制线也尽量走短,需要用蛇形线做等长处理,注意事项如下:

1. 布局时摆放合理,USB HS-PHY芯片与MCU之间尽量紧凑;

2. 布线时,以信号线中最长的一根线长度为目标,将其他信号线通过蛇形走线补偿即可。

5.BGA 走线

GD32F403x 系列中包含 BGA100 的封装,对应的型号为 GD32F403VxH6,该芯片走线和其它 BGA 芯片类似,先对各个球型焊盘进行扇出,再进行布线操作。对于 0.5 mm Pitch 的 BGA封装,若将 BGA 焊盘大小设置为 0.25/0.35,过孔距焊盘以及线宽线距为 3 mil 时,可以使用Dog bone 型扇出,扇出后如图 3-5. BGA100 封装的扇出方式所示,过孔距焊盘距离为 4.5mil;但此种布线对 PCB 制造商工艺要求较高,需与 PCB 制造商沟通后再进行布线,若制造商工艺达不到要求,可对此 BGA 封装打盘中孔以及盲埋孔

23.png



参考:

https://gd32mcu.com/cn/download/10?kw=

来源: 嵌入式学习与实践

免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 90

众所周知,PCB板设计是电子设计工程师必须具备的一项基本功,也是检验硬件工程师技术实力的试金石。不过,如果你希望在“画板子”这种板级设计之外,还能够向电子产品的系统级设计进阶,那么PCB之间的互连设计,就成了一个必须掌握的技能点。

1.jpg

之所以要考虑PCB之间的互连,原因很好理解:如今电子系统日趋复杂,再考虑到系统扩展性的要求,想要将所有功能在一块大PCB上实现显然是不可能的,因此就需要化整为零,将不同的功能放在不同的PCB上来实现,再将这些“小”PCB相互连接起来构建完整的大系统。

但是这说起来容易,在实战中,如何通过优化的布局让PCB各就其位,合理地安放在系统中,往往是一件令工程师困扰的麻烦事。在许多设备的机箱中,我们都能见到由于“无处安放”而被草草放置的PCB。

想要合理地“安放”好所用的PCB,让它们各得其所,又能够彼此可靠互连,这其中有不少技术问题要仔细考虑。

首先,要充分考虑空间利用最大化的问题,这就要求在设计中尽可能使用高密度、紧凑型的互连解决方案。

其次,也需要考虑互连方案的可扩展性,确保其能够提供足够多的产品选项以应对多样化的设计需求,提供更大的设计灵活性。

再有,现场的易装配、可维修性也十分关键,这可以大大减少设备维护、检修等成本和劳动强度,同时也有利于减少人员操作失误的发生。

此外,在工业等复杂环境的应用中,在EMC和安全防护方面通常还会有更高的要求。

最后,最终设计的方案还需要考虑美观、井然有序,并符合设计规范,这才是“工程师美学”的更高境界。

想要实现以上这些设计目标,就需要PCB方案产品来提供助力。今天,我们就来为大家介绍两种常用且非常实用的解决方案:板对板连接器和模块化的电子壳体。

板对板连接器

硬件工程师对板对板连接器一定不会陌生,与其他连接器相比,板对板连接器无需线缆,通过针脚直接将PCB板连接在一起,让电源、信号与数据的传输链路更短,设计也更为紧凑,因此其在低功耗、信号完整性、小型化设计等方面发挥着不可替代的作用。同时,板对板连接器对于实现功能扩展、提升设计灵活性、优化系统成本等也大有裨益。

总而言之,板对板连接器能够在有限的空间内,让不同PCB之间的连接更加“随心所欲”,以避免出现PCB难于“安放”的尴尬问题。

Phoenix Contact的FINEPITCH系列产品就是一个优秀的板对板连接器系列。该系列中0.8mm和1.27mm间距的产品,数据传输速率高达16Gbps,额定测试电压为500VAC,工作温度范围-55°C至+125°C,能够实现在较小空间内的信号和数据传输,非常适合于工业PCB连接。

2.png

图1:FINEPITCH系列板对板连接器

(图源:Phoenix Contact)

FINEPITCH系列板对板连接器之所以性能表现不俗,其中0.8mm版本采用的ScaleX双面触点系统更是功不可没,该技术对于实现稳定而灵活的PCB连接起到了关键的作用。

3.png

图2:ScaleX双面触点系统

(图源:Phoenix Contact)

首先,ScaleX技术采用内外双触头设计,可实现孔式和针式两种连接,即使在紧凑的空间内也具有良好的抗振性能,确保了稳固而可靠的连接。

其次,ScaleX触点系统还有相当出色的“容错”设计——其提供的公差补偿功能,在配接时允许±0.7mm的中心偏移,以及2°/4°的倾斜度偏差,可有效防止壳体内部触头因错配造成的损坏,令连接器更加坚固耐用。

4.png

图3:ScaleX技术出色的公差补偿功能

(图源:Phoenix Contact)

此外,ScaleX触点系统具有针式和孔式两种连接方式,可实现不同的堆叠高度——0.8mm系列堆叠高度为6mm至12mm(未来会扩展到20mm),1.27mm系列堆叠高度在8mm到13.8mm之间,给用户提供更多产品选项。同时,插配时针式连接器可完全插入孔式连接器,这时仅留最小的PCB板间距;而如果想增大板间距,针式连接器可露出接触区域外最多1.5mm,且保始终留有至少0.9mm可靠的接触区域,这样的特性使其能够在产品设计或应用场景发生变化时,提供足够的互连灵活性。

5.png

图4:ScaleX技术可扩展的堆叠高度
支持更大的灵活性
(图源:Phoenix Contact)

在上述这些共同的优势特性基础上,FINEPITCH系列连接器0.8mm和1.27mm两个子系列产品还各具特色,以满足特定目标应用的要求。

0.8mm间距FINEPITCH连接器的一大特色,在于可以提供出色的EMC屏蔽性能。在该屏蔽型连接器的设计上,孔式连接器和针式连接器之间有很多屏蔽转换点,可将干扰电流快速释放,同时良好的焊接工艺确保了与PCB间的稳固连接,将两个外部触头同时接地,即可实现出色的屏蔽,防止信号干扰。

6.png

图5:0.8mm FINEPITCH连接器
具有出色的EMC屏蔽性能
(图源:Phoenix Contact)

1.27mm系列产品的一大突出特点就是可以实现多种连接方式,包括夹层连接、共面连接、母板与子卡连接,以及采用扁平电缆的线对板连接,这使其可适应多样化的互连需求,让PCB的连接更为灵活。

7.png

图6:1.27mm FINEPITCH连接器
可实现多种连接
(图源:Phoenix Contact)

由此可见,FINEPITCH系列这样的板对板连接器,集PCB连接的可靠性、耐用型、灵活性于一身,可以帮助开发者在有限的空间内将不同的PCB“安放”妥帖。这样的解决方案在广泛的工业应用中自然会大受欢迎。

模块化的壳体系统

在人们传统的认知中,电子设备的壳体主要的功能是对内部的PCB和组件提供保护,使其免受外部环境的影响,同时也能够防止人员受到电气伤害。而实际上在保护功能之外,电子设备壳体还兼具互连的作用,是壳体内部电路或模块与外部系统相互连接的界面。

在复杂的控制系统(如PLC)中,如何通过壳体让PCB与系统中其他组件完美地“融”为一体,而非成为“格格不入”的存在,是一个十分考验工程师系统级设计能力的课题。面对这一挑战,Phoenix Contact解决方案选择的技术路径是标准化和模块化。

大家知道,在工业系统的设计中,DIN导轨由于为电气组件提供了一种便捷的安装方式,被广泛应用并成为了行业标准,支持该标准的组件无需螺丝固定而是被“卡”在DIN导轨上,整个装配过程十分简便。由此,Phoenix Contact产生了一个壳体的设计思路:

开发出一种符合DIN导轨标准的壳体,这样就能够让PCB和电子模块像其他电气组件一样也被整齐地“安放”在DIN导轨上,并与其他外部功能模块实现有序地连接;同时,在这个标准化设计的基础上,再通过模块化的设计,形成多功能、系列化的壳体产品,以适应不断扩展的应用所需。

按照这一设计思路,Phoenix Contact打造出了ME-IO系列多功能电子模块壳体。

8.jpg

图7:ME-IO系列多功能电子模块壳体

(图源:Phoenix Contact)

ME-IO壳体系统的优势特性包括:

1、采用正面接线,支持正面直插式连接,可轻松实现信号、数据和电源线的现场连接。

2、接线密度高,脚距3.45mm和5.0mm,可提供4位和6位连接器,18.8mm的单个设备总宽度可实现多达54个接线位。

3、提供三种模块宽度(18.8mm、37.6mm和75.2mm),适用于多种应用场合。

4、拆装便捷,采用锁放系统,可快速轻松地锁紧和松开连接器,无需特殊工具和耗时的接线作业即可快速更换模块。

5、连接器和插座配备多种防插错编码元件,可提高插接接口时的可靠性。

6、提供8位DIN导轨底部连接器,可轻松实现模块间通信。

7、借助模块固定带,可在有限空间内对连接器进行任意机械分组,进一步简化操作,提高效率。

想象一下,在有限的空间内,将PCB置于ME-IO系列模块化的壳体内,安装方便,连接便捷,兼顾安全和美观,还能不断扩展出新的壳体模块满足新的设计要求,这无疑可以将工业PCB互连设计提升到一个新境界!

本文小结

当硬件工程师将视野从PCB的板级设计扩展到整个产品或方案的系统级设计时,就会发现各个PCB的布局和安放,是绕不过去的一道坎儿。迈不过去,就会出现PCB“无处安放”的现象。

表面上这看似是一个设计“美观”的问题,而深层次反应出的则是PCB互连设计上的短板。想要补齐这一短板,板对板连接器、模块化的壳体系统都是不错的解决方案。本文所介绍的Phoenix Contact提供的相关产品和方案,就是一个很好的例证。掌握了这些技能点,你的系统级设计水平,也能上一个新台阶!

相关技术资源

该发布文章为独家原创文章,转载请注明来源。对于未经许可的复制和不符合要求的转载我们将保留依法追究法律责任的权利。

来源:贸泽电子

免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 30

作者:ADI产品应用高级工程师Jingjing SunADI产品应用经理Ling JiangADI产品应用高级总监Henry Zhang

问题:

能否优化开关电源的效率?

答案:

当然可以,最小化热回路PCB ESR和ESL是优化效率的重要方法。

简介

对于功率转换器,寄生参数最小的热回路PCB布局能够改善能效比,降低电压振铃,并减少电磁干扰(EMI)。ADI将在本文讨论如何通过最小化PCB的等效串联电阻(ESR)和等效串联电感(ESL)来优化热回路布局设计。文中研究并比较了影响因素,包括解耦电容位置、功率FET尺寸和位置以及过孔布置。通过实验验证了分析结果,并总结了最小化PCB ESR和ESL的有效方法。

热回路和PCB布局寄生参数

开关模式功率转换器的热回路是指由高频(HF)电容和相邻功率FET形成的临界高频交流电流回路。它是功率级PCB布局的最关键部分,因为它包含高dv/dt和di/dt噪声成分。设计不佳的热回路布局会产生较大的PCB寄生参数,包括ESL、ESR和等效并联电容(EPC),这些参数对功率转换器的效率、开关性能和EMI性能有重大影响。

1.png

1.带热回路ESRESL的降压转换器

图1显示了同步降压DC-DC转换器原理图。热回路由MOSFET M1和M2以及解耦电容CIN形成。M1和M2的开关动作会产生高频di/dt和dv/dt噪声。CIN提供了一个低阻抗路径来旁路高频噪声成分。然而,器件封装内和热回路PCB走线上存在寄生阻抗(ESR、ESL)。高di/dt噪声通过ESL会引起高频振铃,进而导致EMI。ESL中存储的能量在ESR上耗散,导致额外的功率损耗。因此,应尽量减小热回路PCB的ESR和ESL,以减少高频振铃并提高效率。

准确提取热回路的ESR和ESL,有助于预测开关性能并改进热回路设计。器件的封装和PCB走线均会影响回路的总寄生参数。本文主要关注PCB布局设计。有一些工具可帮助用户提取PCB寄生参数,例如Ansys Q3D、FastHenry/FastCap、StarRC等。Ansys Q3D之类的商用工具可提供准确的仿真,但通常价格昂贵。FastHenry/FastCap是一款基于部分元件等效电路(PEEC)数值建模的免费工具1 ,可以通过编程提供灵活的仿真来探索不同的版图设计,但需要额外的编程。FastHenry/FastCap寄生参数提取的有效性和准确性已经过验证,并与Ansys Q3D进行了比较,结果一致2,3 。在本文中,FastHenry用作提取PCB ESR和ESL的经济高效的工具。

热回路PCBESRESL与解耦电容位置的关系

本部分基于ADI的LTM4638 µModule®稳压器演示板DC2665A-B来研究CIN位置的影响。LTM4638是一款集成式20VIN、15A降压型转换器模块,采用小型6.25mm × 6.25mm × 5.02mm BGA封装。它具有高功率密度、快速瞬态响应和高效率特性。模块内部集成了一个小的高频陶瓷CIN,不过受限于模块封装尺寸,这还不够。图2至图4展示了演示板上的三种不同热回路,这些热回路使用了额外的外部CIN。第一种是垂直热回路1(图2),其中CIN1放置在μModule稳压器下方的底层。µModule VIN和GND BGA引脚通过过孔直接连接到CIN1。这些连接提供了演示板上的最短热回路路径。第二种热回路是垂直热回路2(图3),其中CIN2仍放置在底层,但移至μModule稳压器的侧面区域。其结果是,与垂直热回路1相比,该热回路添加了额外的PCB走线,预计ESL和ESR更大。第三种热回路选项是水平热回路(图4),其中CIN3放置在靠近μModule稳压器的顶层。µModule VIN和GND引脚通过顶层铜连接到CIN3,而不经过过孔。然而,顶层的VIN铜宽度受其他引脚排列的限制,导致回路阻抗高于垂直热回路1。表1比较了FastHenry提取的热回路 PCB ESR和ESL。正如预期的那样,垂直热回路1的PCB ESR和ESL最低。

2.png

2.垂直热回路1(a)俯视图和(b)侧视图

3.png

3.垂直热回路2(a)俯视图和(b)侧视图

4.png

4.水平热回路:(a)俯视图和(b)侧视图

表1.使用FastHenry提取的不同热回路的PCB ESR和ESL

热回路

ESR (ESR1 + ESR2)600kHz (mΩ)

ESL (ESL1 + ESL2)200MHz (nH)

垂直热回路1

0.7

0.54

垂直热回路2

2.5

1.17

水平热回路

3.3

0.84

为了通过实验验证不同热回路的ESR和ESL,ADI测试了12V转1V CCM运行时演示板的效率和VIN交流纹波。理论上,ESR越低,则效率越高,而ESL越小,则VSW振铃频率越高,VIN纹波幅度越低。图5a显示了实测效率。垂直热回路1的效率最高,因为其ESR最低。水平热回路和垂直热回路1之间的损耗差异也是基于提取的ESR计算的,这与图5b所示的测试结果一致。图5c中的VIN HF纹波波形是在CIN上测试的。水平热回路具有更高的VIN纹波幅度和更低的振铃频率,因此验证了其回路ESL高于垂直热回路1。另外,由于回路ESR更高,因此水平热回路的VIN纹波衰减速度快于垂直热回路1。此外,较低的VIN纹波降低了EMI,因而可以使用较小的EMI滤波器。

5.png

5.演示板测试结果:(a)效率,(b)水平回路与垂直回路1之间的损耗差异,(c) 15 A输出时M1导通期间的VIN纹波

热回路PCB ESRESLMOSFET尺寸和位置的关系

对于分立式设计,功率FET的布置和封装尺寸对热回路ESR和ESL也有重大影响。本部分ADI对使用功率FET M1和M2以及解耦电容CIN的典型半桥热回路进行了建模和研究。图6比较了常见功率FET封装尺寸和放置位置。表2显示了每种情况下提取的ESR和ESL。

6.png

6.热回路PCB模型:

(a) 5mm × 6mm MOSFET,直线布置;

(b) 5mm × 6mm MOSFET,以90°形状布置;

(c) 5mm × 6mm MOSFET,以180°形状布置;

(d) 两个并联的3.3mm × 3.3mm MOSFET,以90°形状布置;

(e) 两个并联的3.3mm × 3.3mm MOSFET,以90°形状布置,带有接地层;

(f) 对称的3.3mm × 3.3mm MOSFET,位于顶层和底层,以90°形状布置。

表2.对于不同器件形状和位置,使用FastHenry提取的热回路PCB ESR和ESL


ESR1 (mΩ)2MHz

ESR2 (mΩ)2MHz

ESR3 (mΩ)2MHz

ESRTOTAL (mΩ)2MHz

相对于(a)ESR变化率

ESL1 (nH)200MHz

ESL2 (nH)200MHz

ESL3 (nH)200MHz

ESLTOTAL (nH)200MHz

相对于(a)ESL变化率

(a)

0.59

2.65

0.45

3.69

N/A

0.42

2.80

0.23

3.45

N/A

(b)

0.59

0.3

0.38

1.27

-66%

0.42

0.09

0.17

0.67

-81%

(c)

0.24

0.27

0.83

1.35

-63%

0.07

0.07

0.52

0.66

-81%

(d)

0.44

0.3

0.28

1.01

-73%

0.25

0.09

0.08

0.42

-88%

(e)

0.44

0.27

0.26

0.97

-74%

0.21

0.08

0.07

0.36

-90%

(f)

0.31

0.27

0.13

0.7

-81%

0.12

0.07

0.02

0.21

-94%













情况(a)至(c)展示了三种常见功率FET布置,其中采用5mm × 6mm MOSFET。热回路的物理长度决定了寄生阻抗。与情况(a)相比,情况(b)中的90°形状布置和情况(c)中的180°形状布置的回路路径更短,导致ESR降低60%,ESL降低80%。由于90°形状布置显示出了优势,可基于情况(b)研究更多情况,以进一步降低回路ESR和ESL。情况(d)将一个5mm × 6mm MOSFET替换为两个并联的3.3mm × 3.3mm MOSFET。由于MOSFET尺寸更小,回路长度进一步缩短,导致回路阻抗降低7%。情况(e)将一个接地层放置在热回路层下方,与情况(d)相比,热回路ESR和ESL进一步降低2%。原因是接地层上产生了涡流,其感应出相反的磁场,相当于降低了回路阻抗。情况(f)构建了另一个热回路层作为底层。如果将两个并联MOSFET对称布置在顶层和底层,并通过过孔连接,则由于并联阻抗,热回路PCB ESR和ESL的降低更加明显。因此,在顶层和底层上以对称90°形状或180°形状布置较小尺寸的器件,可以获得最低的PCB ESR和ESL。

为了通过实验验证MOSFET布置的影响,可以使用ADI的高效率4开关同步降压-升压控制器演示板LT8390/DC2825ALT8392/DC2626A4。如图7a和图7b所示,DC2825A采用直线MOSFET布置,DC2626A采用90°形状的MOSFET布置。为了进行公平比较,两个演示板配置了相同的MOSFET和解耦电容,并在36V转12V/10A、300kHz降压操作下进行了测试。图7c显示了M1导通时刻测得的VIN交流纹波。采用90°形状的MOSFET布置时,VIN纹波的幅度更低,谐振频率更高,这就验证了热回路路径较短导致PCB ESL更小。相反,直线MOSFET布置的热回路更长,ESL更高,导致VIN纹波幅度要高得多,并且谐振频率更低。根据Cho和Szokusha研究的EMI测试结果,较高的输入电压纹波还会导致EMI辐射更严重4

7.png

7.(a) LT8390/DC2825A热回路MOSFET以直线布置

(b) LT8392/DC2626A热回路MOSFET90°形状布置

(c) M1导通时的VIN纹波波形。

热回路PCBESRESL与过孔布置的关系

热回路中的过孔布局对回路ESR和ESL也有重要影响。图8对使用两层PCB结构和直线布置功率FET的热回路进行了建模。FET放置在顶层,第二层是接地层。CIN GND焊盘和M2源极焊盘之间的寄生阻抗Z2是热回路的一部分,作为示例进行研究。Z2是从FastHenry提取的。表3总结并比较了不同过孔布置的仿真ESR2和ESL2

8.png

8.热回路PCB模型,(a) 5GND过孔靠近CINM2布置;

(b) 14GND过孔布置在CINM2之间;

(c) 基于(b)GND上再布置6个过孔;

(d) 基于(c)GND区域上再布置9个过孔。

通常,添加更多过孔会降低PCB寄生阻抗。然而,ESR2和ESL2的降低程度与过孔数量并不是线性比例关系。靠近引脚焊盘的过孔,所导致的PCB ESR和ESL的降低最明显。因此,对于热回路布局设计,必须将几个关键过孔布置在靠近CIN和MOSFET焊盘的位置,以使高频回路阻抗最小。

表3.使用不同过孔布置时提取的热回路PCB ESR2和ESL2

情况

ESR2 (mΩ)2MHz

相对于初始情况的ESR变化率

ESL2 (nH)200MHz

相对于初始情况的ESL变化率

无过孔的初始情况

2.67

N/A

1.19

N/A

(a)

1.73

-35.2%

0.84

-29.8%

(b)

1.68

-37.1%

0.82

-30.8%

(c)

1.67

-37.5%

0.82

-31%

(d)

1.65

-38.2%

0.82

-31.4%

结论

减小热回路的寄生参数有助于提高电源效率,降低电压振铃,并减少EMI。为了尽量减小PCB寄生参数,ADI研究并比较了使用不同解耦电容位置、MOSFET尺寸和位置以及过孔布置的热回路布局设计。更短的热回路路径、更小尺寸的MOSFET、对称的90°形状和180°形状MOSFET布置、靠近关键元器件的过孔,均有助于实现最低的热回路PCB ESR和ESL。

参考资料

1Mattan Kamon、Michael Tsuk和Jacob White。 “FASTHENRY: A Multipole-Accelerated 3-D Inductance Extraction Program.” IEEE Transactions on Microwave Theory and Techniques,第42卷,1994年。

2Andreas Musing、Jonas Ekman和Johann W. Kolar。 “Efficient Calculation of Non-Orthogonal Partial Elements for the PEEC Method.” IEEE Transactions on Magnetics,第45卷,2009年。

3Ren Ren、Zhou Dong和Fei Fred Wang。 “Bridging Gaps in Paper Design Considering Impacts of Switching Speed and Power-Loop Layout.” IEEE,2020年。

4Yonghwan Cho和Keith Szolusha。“低辐射的4开关降压-升压型控制器布局——单热回路与双热回路”。模拟对话,第55卷,2021年7月。

5Henry J. Zhang。“非隔离开关电源的PCB布局考量”。ADI公司,2012年。

6Christian Kueck。“电源布局和EMI”。ADI公司,2012年。

关于ADI公司 

Analog Devices, Inc. (NASDAQ: ADI)是全球领先的半导体公司,致力于在现实世界与数字世界之间架起桥梁,以实现智能边缘领域的突破性创新。ADI提供结合模拟、数字和软件技术的解决方案,推动数字化工厂、汽车和数字医疗等领域的持续发展,应对气候变化挑战,并建立人与世界万物的可靠互联。ADI公司2022财年收入超过120亿美元,全球员工2.4万余人。携手全球12.5万家客户,ADI助力创新者不断超越一切可能。更多信息,请访问www.analog.com/cn。

关于作者

Jingjing Sun于2022年毕业于田纳西大学诺克斯维尔分校,获电气工程博士学位。毕业后,她加入了ADI公司电源产品部,工作地点位于美国加利福尼亚湾区。她目前是一名高级应用工程师,负责支持针对多市场应用的μModule®产品。

Ling Jiang于2018年毕业于田纳西大学诺克斯维尔分校,获电气工程博士学位。毕业后,她加入了ADI公司电源产品部,工作地点位于美国加利福尼亚湾区。她目前是一名应用经理,负责支持针对多市场应用的μModule®产品。

Dr. Henry Zhang(张劲东博士)是ADI的Power by Linear™应用总监。他于1994年获得中国浙江大学颁发的电子工程学士学位,分别于1998年和2001年获得弗吉尼亚理工学院暨州立大学(黑堡)颁发的电子工程硕士学位和博士学位。他于2001年加入凌力尔特(现在已成为ADI的一部分)。

围观 36