PCB

PCB在实际可靠性问题失效分析中，同一种失效模式，其失效机理可能是复杂多样的，因此就如同查案一样，需要正确的分析思路、缜密的逻辑思维和多样化的分析手段，方能找到真正的失效原因。在此过程中，任何一个环节稍有疏忽，都有可能造成“冤假错案”。

可靠性问题的一般分析思路

背景信息收集

背景信息是可靠性问题失效分析的基础，直接影响后续所有失效分析的走向，并对最终的机理判定产生决定性影响。因此，失效分析之前，应尽可能地收集到失效背后的信息，通常包括但不仅限于：

（1）失效范围：失效批次信息和对应的失效率
①若是大批量生产中的单批次出问题，或者失效率较低时，那么工艺控制异常的可能性更大；
②若是首批/多批次均有问题，或者失效率较高时，则不可排除材料和设计因素的影响；

（2）失效前处理：失效发生前，PCB或PCBA是否经过了一系列前处理流程。常见的前处理包括回流前烘烤、有/无铅回流焊接、有/无铅波峰焊接和手工焊接等，必要时需详细了解各前处理流程所用的物料（锡膏、钢网、焊锡丝等）、设备（烙铁功率等）和参数（回流曲线、波峰焊参数、手焊温度等）信息；

（3）失效情境：PCB或PCBA失效时的具体信息，有的是在前处理比如说焊接组装过程中就已失效，比如可焊性不良、分层等；有的则是在后续的老化、测试甚至使用过程中失效，比如CAF、ECM、烧板等；需详细了解失效过程和相关参数；

失效PCB/PCBA分析

一般来说失效品的数量是有限的，甚至仅有一块，因此对于失效品的分析一定要遵循由外到内，由非破坏到破坏的逐层分析原则，切忌过早破坏失效现场：

（1）外观观察
外观观察是失效品分析的第一步，通过失效现场的外观形态并结合背景信息，有经验的失效分析工程师能够基本判断出失效的数个可能原因，并针对性地进行后续分析。但需要注意的是，外观观察的方式很多，包括目视、手持式放大镜、台式放大镜、立体显微镜和金相显微镜等。然而由于光源、成像原理和观察景深的不同，对应设备观察出的形貌需要结合设备因素综合分析，切忌贸然判断形成先入为主的主观臆测，使得失效分析进入错误的方向，浪费宝贵的失效品和分析时间。

（2）深入无损分析
有些失效单单采用外观观察，不能收集到足够的失效信息，甚至连失效点都找不到，比如分层、虚焊和内开等，这时候需借助其他无损分析手段进行进一步的信息收集，包括超声波探伤、3D X-RAY、红外热成像、短路定位探测等。
在外观观察和无损分析阶段，需注意不同失效品之间的共性或异性特征，对后续的失效判断有一定借鉴意义。在无损分析阶段收集到足够的信息后，就可以开始针对性的破坏分析了。

（3）破坏分析
失效品的破坏分析是不可少的，且是最关键的一步，往往决定着失效分析的成败。破坏分析的方法很多，常见的如扫描电镜&元素分析、水平/垂直切片、FTIR等，本节不作赘述。在此阶段，失效分析方法固然重要，但更重要的是对缺陷问题的洞察力和判断力，并对失效模式和失效机理有正确清楚的认识，方可找到真正的失效原因。

裸板PCB分析

当失效率很高时，对于裸板PCB的分析是有必要的，可作为失效原因分析的补充。当失效品分析阶段得到的失效原因是裸板PCB的某项缺陷导致了进一步的可靠性失效，那么若裸板PCB有同样的缺陷时，经过与失效品相同的处理流程后，应体现出与失效品相同的失效模式。若没有复现出相同的失效模式，那只能说明失效品的原因分析是错误的，至少是不全面的。

复现试验

当失效率很低且无法从裸板PCB分析中得到帮助时，有必要对PCB缺陷进行复现并进一步复现失效品的失效模式，使得失效分析形成闭环。

在面临着PCB可靠性失效日益增多的今天，失效分析对于设计优化、工艺改善、材料选型提供了重要的第一手信息，是可靠性增长的起点。

来源：兴森

围观 427

本文介绍了电子设计工程师在使用设计软件进行PCB布局设计及商业制造时应牢记并践行最有效的可靠性设计法则。

	按部位分类	技术规范内容
1	PCB布线与布局	PCB布线与布局隔离准则：强弱电流隔离、大小电压隔离，高低频率隔离、输入输出隔离、数字模拟隔离、输入输出隔离，分界标准为相差一个数量级。隔离方法包括：空间远离、地线隔开。
2	PCB布线与布局	晶振要尽量靠近IC，且布线要较粗
3	PCB布线与布局	晶振外壳接地
4	PCB布线与布局	时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针
5	PCB布线与布局	让模拟和数字电路分别拥有自己的电源和地线通路，在可能的情况下，应尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层，以便减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电压
6	PCB布线与布局	单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路
7	PCB布线与布局	如果PCB是插在母板上的，则母板的模拟和数字电路的电源和地也要分开，模拟地和数字地在母板的接地处接地，电源在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路
8	PCB布线与布局	当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域
9	PCB布线与布局	对低电平模拟电路和数字逻辑电路要尽可能地分离
10	PCB布线与布局	多层印制板设计时电源平面应靠近接地平面，并且安排在接地平面之下。
11	PCB布线与布局	多层印制板设计时布线层应安排与整块金属平面相邻
12	PCB布线与布局	多层印制板设计时把数字电路和模拟电路分开，有条件时将数字电路和模拟电路安排在不同层内。如果一定要安排在同层，可采用开沟、加接地线条、分隔等方法补救。模拟的和数字的地、电源都要分开，不能混用
13	PCB布线与布局	时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路
14	PCB布线与布局	注意长线传输过程中的波形畸变
15	PCB布线与布局	减小干扰源和敏感电路的环路面积，最好的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起，以便使信号与接地线（或载流回路）之间的距离最近
16	PCB布线与布局	增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小
17	PCB布线与布局	如有可能，使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合
18	PCB布线与布局	增大线路间的距离是减小电容耦合的最好办法
19	PCB布线与布局	在正式布线之前，首要的一点是将线路分类。主要的分类方法是按功率电平来进行，以每30dB功率电平分成若干组
20	PCB布线与布局	不同分类的导线应分别捆扎，分开敷设。对相邻类的导线，在采取屏蔽或扭绞等措施后也可归在一起。分类敷设的线束间的最小距离是50~75mm
21	PCB布线与布局	电阻布局时，放大器、上下拉和稳压整流电路的增益控制电阻、偏置电阻（上下拉）要尽可能靠近放大器、有源器件及其电源和地以减轻其去耦效应（改善瞬态响应时间）。
22	PCB布线与布局	旁路电容靠近电源输入处放置
23	PCB布线与布局	去耦电容置于电源输入处。尽可能靠近每个IC
24	PCB布线与布局	PCB基本特性阻抗：由铜和横切面面积的质量决定。具体为：1盎司0.49毫欧/单位面积电容：C=EoErA/h，Eo：自由空间介电常数，Er：PCB基体介电常数，A：电流到达的范围，h：走线间距电感：平均分布在布线中，约为1nH/m 盎司铜线来讲，在0.25mm(10mil)厚的FR4碾压下，位于地线层上方的）0.5mm宽，20mm长的线能产生9.8毫欧的阻抗，20nH的电感及与地之间1.66pF的耦合电容。
25	PCB布线与布局	PCB布线基本方针：增大走线间距以减少电容耦合的串扰；平行布设电源线和地线以使PCB电容达到最佳；将敏感高频线路布设在远离高噪声电源线的位置；加宽电源线和地线以减少电源线和地线的阻抗；
26	PCB布线与布局	分割：采用物理上的分割来减少不同类型信号线之间的耦合，尤其是电源与地线
27	PCB布线与布局	局部去耦：对于局部电源和IC进行去耦，在电源输入口与PCB之间用大容量旁路电容进行低频脉动滤波并满足突发功率要求，在每个IC的电源与地之间采用去耦电容，这些去耦电容要尽可能接近引脚。
28	PCB布线与布局	布线分离：将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。采用3W规范处理关键信号通路。
29	PCB布线与布局	保护与分流线路：对关键信号采用两面地线保护的措施，并保证保护线路两端都要接地
30	PCB布线与布局	单层PCB：地线至少保持1.5mm宽，跳线和地线宽度的改变应保持最低
31	PCB布线与布局	双层PCB：优先使用地格栅/点阵布线，宽度保持1.5mm以上。或者把地放在一边，信号电源放在另一边
32	PCB布线与布局	保护环：用地线围成一个环形，将保护逻辑围起来进行隔离
33	PCB布线与布局	PCB电容：多层板上由于电源面和地面绝缘薄层产生了PCB电容。其优点是据有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。等效于一个均匀分布在整板上的去耦电容。
34	PCB布线与布局	高速电路和低速电路：高速电路要使其接近接地面，低速电路要使其接近于电源面。地的铜填充：铜填充必须确保接地。
35	PCB布线与布局	相邻层的走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线；
36	PCB布线与布局	不允许出现一端浮空的布线，为避免“天线效应”。
37	PCB布线与布局	阻抗匹配检查规则：同一网格的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应避免这种情况。在某些条件下，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。
38	PCB布线与布局	防止信号线在不同层间形成自环，自环将引起辐射干扰。
39	PCB布线与布局	短线规则：布线尽量短，特别是重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。
40	PCB布线与布局	倒角规则：PCB设计中应避免产生锐角和直角，产生不必要的辐射，同时工艺性能也不好，所有线与线的夹角应大于135度
41	PCB布线与布局	滤波电容焊盘到连接盘的线线应采用0.3mm的粗线连接，互连长度应≤1.27mm。
42	PCB布线与布局	一般情况下，将高频的部分设在接口部分，以减少布线长度。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。
43	PCB布线与布局	对于导通孔密集的区域，要注意避免在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。
44	PCB布线与布局	电源层投影不重叠准则：两层板以上（含）的PCB板，不同电源层在空间上要避免重叠，主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。
45	PCB布线与布局	3W规则：为减少线间窜扰，应保证线间距足够大，当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，如要达到98%的电场不互相干扰，可使用10W规则。
46	PCB布线与布局	20H准则：以一个H(电源和地之间的介质厚度)为单位，若内缩20H则可以将70%的电场限制在接地边沿内，内缩 1000H则可以将98%的电场限制在内。
47	PCB布线与布局	五五准则：印制板层数选择规则，即时钟频率到5MHZ或脉冲上升时间小于5ns，则PCB板须采用多层板，如采用双层板，最好将印制板的一面做为一个完整的地平面
48	PCB布线与布局	混合信号PCB分区准则：1将PCB分区为独立的模拟部分和数字部分；2将A/D转换器跨分区放置；3不要对地进行分割，在电路板的模拟部分和数字部分下面设统一地；4在电路板的所有层中，数字信号只能在电路板的数字部分布线，模拟信号只能在电路板的模拟部分布线；5实现模拟电源和数字电源分割；6布线不能跨越分割电源面之间的间隙；7必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上；8分析返回地电流实际流过的路径和方式；
49	PCB布线与布局	多层板是较好的板级EMC防护设计措施，推荐优选。
50	PCB布线与布局	信号电路与电源电路各自独立的接地线，最后在一点公共接地，二者不宜有公用的接地线。
51	PCB布线与布局	信号回流地线用独立的低阻抗接地回路，不可用底盘或结构架件作回路。
52	PCB布线与布局	在中短波工作的设备与大地连接时，接地线<1/4λ；如无法达到要求，接地线也不能为1/4λ的奇数倍。
53	PCB布线与布局	强信号与弱信号的地线要单独安排，分别与地网只有一点相连。
54	PCB布线与布局	一般设备中至少要有三个分开的地线：一条是低电平电路地线（称为信号地线），一条是继电器、电动机和高电平电路地线（称为干扰地线或噪声地线）；另一条是设备使用交流电源时，则电源的安全地线应和机壳地线相连，机壳与插箱之间绝缘，但两者在一点相同，最后将所有的地线汇集一点接地。断电器电路在最大电流点单点接地。f<1MHz时，一点接地；f>10MHz时，多点接地；1MHz<f<10MHz时，若地线长度<1/20λ，则一点接地，否则多点接地。
55	PCB布线与布局	避免地环路准则：电源线应靠近地线平行布线。
56	PCB布线与布局	散热器要与单板内电源地或屏蔽地或保护地连接（优先连接屏蔽地或保护地），以降低辐射干扰
57	PCB布线与布局	数字地与模拟地分开，地线加宽
58	PCB布线与布局	对高速、中速和低速混用时，注意不同的布局区域
59	PCB布线与布局	专用零伏线，电源线的走线宽度≥1mm
60	PCB布线与布局	电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡。
61	PCB布线与布局	尽可能有使干扰源线路与受感应线路呈直角布线
62	PCB布线与布局	按功率分类，不同分类的导线应分别捆扎，分开敷设的线束间距离应为50～75mm。
63	PCB布线与布局	在要求高的场合要为内导体提供360°的完整包裹，并用同轴接头来保证电场屏蔽的完整性
64	PCB布线与布局	多层板：电源层和地层要相邻。高速信号应临近接地面，非关键信号则布放为靠近电源面。
65	PCB布线与布局	电源：当电路需要多个电源供给时，用接地分离每个电源。
66	PCB布线与布局	过孔：高速信号时，过孔产生1-4nH的电感和0.3-0.8pF的电容。因此，高速通道的过孔要尽可能最小。确保高速平行线的过孔数一致。
67	PCB布线与布局	短截线：避免在高频和敏感的信号线路使用短截线
68	PCB布线与布局	星形信号排列：避免用于高速和敏感信号线路
69	PCB布线与布局	辐射型信号排列：避免用于高速和敏感线路，保持信号路径宽度不变，经过电源面和地面的过孔不要太密集。
70	PCB布线与布局	地线环路面积：保持信号路径和它的地返回线紧靠在一起将有助于最小化地环
71	PCB布线与布局	一般将时钟电路布置在PCB板接受中心位置或一个接地良好的位置，使时钟尽量靠近微处理器，并保持引线尽可能短，同时将石英晶体振荡只有外壳接地。
72	PCB布线与布局	为进一步增强时钟电路的可靠性，可用地线找时钟区圈起隔离起来，在晶体振荡器下面加大接地的面积，避免布其他信号线；
73	PCB布线与布局	元件布局的原则是将模拟电路部分与数字电路部分分工、将高速电路和低速电路分工，将大功率电路与小信号电路分工，、将噪声元件与非噪声元件分工，同时尽量缩短元件之间的引线，使相互间的干扰耦合达到最小。
74	PCB布线与布局	电路板按功能进行分区，各分区电路地线相互并联，一点接地。当电路板上有多个电路单元时，应使各单元有独立的地线回各，各单元集中一点与公共地相连,单面板和双面板用单点接电源和单点接地.
75	PCB布线与布局	重要的信号线尽量短和粗,并在两侧加上保护地，信号需要引出时通过扁平电缆引出，并使用“地线—信号—地线”相间隔的形式。
76	PCB布线与布局	I/O接口电路及功率驱动电路尽量靠近印刷板边缘
77	PCB布线与布局	除时钟电路此，对噪声敏感的器件及电路下面也尽量避免走线。
78	PCB布线与布局	当印刷电路板期有PCI、ISA等高速数据接口时，需注意在电路板上按信号频率渐进布局，即从插槽接口部位开始依次布高频电路、中等频率电路和低频电路，使易产生干扰的电路远离该数据接口。
79	PCB布线与布局	信号在印刷线路上的引线越短越好，最长不宜超过25cm，而且过孔数目也应尽量少。
80	PCB布线与布局	在信号线需要转折时，使用45度或圆弧折线布线，避免使用90度折线，以减小高频信号的反射。
81	PCB布线与布局	布线时避免90度折线，减少高频噪声发射
82	PCB布线与布局	注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定
83	PCB布线与布局	电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离
84	PCB布线与布局	用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片引脚排列时已考虑此要求
85	PCB布线与布局	单片机和大功率器件的地线要单独接地，以减小相互干扰。大功率器件尽可能放在电路板边缘
86	PCB布线与布局	布线时尽量减少回路环的面积，以降低感应噪声
87	PCB布线与布局	布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦合噪声
88	PCB布线与布局	IC器件尽量直接焊在电路板上，少用IC座
89	PCB布线与布局	参考点一般应设置在左边和底边的边框线的交点(或延长线的交点)上或印制板的插件上的第一个焊盘。
90	PCB布线与布局	布局推荐使用25mil网格
91	PCB布线与布局	总的连线尽可能的短，关键信号线最短
92	PCB布线与布局	同类型的元件应该在X或Y方向上一致。同一类型的有极性分立元件也要力争在X或Y方向上一致，以便于生产和调试；
93	PCB布线与布局	元件的放置要便于调试和维修，大元件边上不能放置小元件，需要调试的元件周围应有足够的空间。发热元件应有足够的空间以利于散热。热敏元件应远离发热元件。
94	PCB布线与布局	双列直插元件相互的距离要>2mm。BGA与相临器件距离>5mm。阻容等贴片小元件相互距离>0.7mm。贴片元件焊盘外侧与相临插装元件焊盘外侧要>2mm。压接元件周围5mm内不可以放置插装元器件。焊接面周围5mm内不可以放置贴装元件。
95	PCB布线与布局	集成电路的去耦电容应尽量靠近芯片的电源脚，高频最靠近为原则。使之与电源和地之间形成回路最短。
96	PCB布线与布局	旁路电容应均匀分布在集成电路周围。
97	PCB布线与布局	元件布局时，使用同一种电源的元件应考虑尽量放在一起，以便于将来的电源分割。
98	PCB布线与布局	用于阻抗匹配目的的阻容器件的放置，应根据其属性合理布局。
99	PCB布线与布局	匹配电容电阻的布局要分清楚其用法，对于多负载的终端匹配一定要放在信号的最远端进行匹配。
100	PCB布线与布局	匹配电阻布局时候要靠近该信号的驱动端，距离一般不超过500mil。
101	PCB布线与布局	调整字符，所有字符不可以上盘，要保证装配以后还可以清晰看到字符信息，所有字符在X或Y方向上应一致。字符、丝印大小要统一。
102	PCB布线与布局	关键信号线优先：电源、模拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线；
103	PCB布线与布局	环路最小规则：即信号线与其回路构成的环面积要尽可能小，环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的过孔，将双面信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其他平面信号回路问题，建议采用多层板为宜。
104	PCB布线与布局	接地引线最短准则：尽量缩短并加粗接地引线（尤其高频电路）。对于在不同电平上工作的电路，不可用长的公共接地线。
105	PCB布线与布局	内部电路如果要与金属外壳相连时，要用单点接地，防止放电电流流过内部电路
106	PCB布线与布局	对电磁干扰敏感的部件需加屏蔽，使之与能产生电磁干扰的部件或线路相隔离。如果这种线路必须从部件旁经过时，应使用它们成90°交角。
107	PCB布线与布局	布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用
108	PCB布线与布局	在接地点之间构成许多回路，这些回路的直径（或接地点间距）应小于最高频率波长的1/20
109	PCB布线与布局	单面或双面板的电源线和地线应尽可能靠近，最好的方法是电源线布在印制板的一面，而地线布在印制板的另一面，上下重合，这会使电源的阻抗为最低
110	PCB布线与布局	信号走线（特别是高频信号）要尽量短
111	PCB布线与布局	两导体之间的距离要符合电气安全设计规范的规定，电压差不得超过它们之间空气和绝缘介质的击穿电压，否则会产生电弧。在0.7ns到10ns的时间里，电弧电流会达到几十A，有时甚至会超过100安培。电弧将一直维持直到两个导体接触短路或者电流低到不能维持电弧为止。可能产生尖峰电弧的实例有手或金属物体，设计时注意识别。
112	PCB布线与布局	紧靠双面板的位置处增加一个地平面，在最短间距处将该地平面连接到电路上的接地点。
113	PCB布线与布局	确保每个电缆进入点离机箱地的距离在40mm(1.6英寸)以内。
114	PCB布线与布局	将连接器外壳和金属开关外壳都连接到机箱地上。
115	PCB布线与布局	在薄膜键盘周围放置宽的导电保护环，将环的外围连接到金属机箱上，或至少在四个拐角处连接到金属机箱上。不要将该保护环与PCB地连接在一起。
116	PCB布线与布局	使用多层PCB：相对于双面PCB而言，地平面和电源平面以及排列紧密的信号线-地线间距能够减小共模阻抗(common impedance)和感性耦合，使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。
117	PCB布线与布局	对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可使用内层线。大多数的信号线以及电源和地平面都在内层上，因而类似于具备屏蔽功能的法拉第盒。
118	PCB布线与布局	尽可能将所有连接器都放在电路板一侧。
119	PCB布线与布局	在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。
120	PCB布线与布局	PCB装配时，不要在顶层或者底层的安装孔焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。
121	PCB布线与布局	在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm(0.025英寸)。
122	PCB布线与布局	电路周围设置一个环形地防范ESD干扰：1在电路板整个四周放上环形地通路；2所有层的环形地宽度>2.5mm (0.1英寸)；3每隔13mm(0.5英寸)用过孔将环形地连接起来；4将环形地与多层电路的公共地连接到一起；5对安装在金属机箱或者屏蔽装置里的双面板来说，应该将环形地与电路公共地连接起来；6不屏蔽的双面电路则将环形地连接到机箱地，环形地上不涂阻焊剂，以便该环形地可以充当ESD的放电棒，在环形地(所有层)上的某个位置处至少放置一个0.5mm宽(0.020英寸)的间隙，避免形成大的地环路；7如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线上不能涂阻焊剂，这样它们可以作为ESD电弧的放电棒。
123	PCB布线与布局	在能被ESD直接击中的区域，每一个信号线附近都要布一条地线。
124	PCB布线与布局	易受ESD影响的电路，放在PCB中间的区域，减少被触摸的可能性。
125	PCB布线与布局	信号线的长度大于300mm(12英寸)时，一定要平行布一条地线。
126	PCB布线与布局	安装孔的连接准则：可以与电路公共地连接，或者与之隔离。1金属支架必须和金属屏蔽装置或者机箱一起使用时，要采用一个0Ω电阻实现连接。2.确定安装孔大小来实现金属或者塑料支架的可靠安装，在安装孔顶层和底层上要采用大焊盘，底层焊盘上不能采用阻焊剂，并确保底层焊盘不采用波峰焊工艺焊接。
127	PCB布线与布局	受保护的信号线和不受保护的信号线禁止并行排列。
128	PCB布线与布局	复位、中断和控制信号线的布线准则：1采用高频滤波；2远离输入和输出电路；3远离电路板边缘。
129	PCB布线与布局	机箱内的电路板不安装在开口位置或者内部接缝处。
130	PCB布线与布局	对静电最敏感的电路板放在最中间，人工不易接触到的部位；将对静电敏感的器件放在电路板最中间，人工不易接触到的部位。
131	PCB布线与布局	两块金属块之间的邦定（binding）准则：1固体邦定带优于编织邦定带；2邦定处不潮湿不积水；3使用多个导体将机箱内所有电路板的地平面或地网格连接在一起；4确保邦定点和垫圈的宽度大于5mm。
132	电路设计	信号滤波腿耦：对每个模拟放大器电源，必需在最接近电路的连接处到放大器之间加去耦电容器。对数字集成电路，分组加去耦电容器。在马达与发电机的电刷上安装电容器旁路，在每个绕组支路上串联R-C滤波器，在电源入口处加低通滤波等措施抑制干扰。安装滤波器应尽量靠近被滤波的设备，用短的，加屏蔽的引线作耦合媒介。所有滤波器都须加屏蔽，输入引线与输出引线之间应隔离。
133	电路设计	各功能单板对电源的电压波动范围、纹波、噪声、负载调整率等方面的要求予以明确，二次电源经传输到达功能单板时要满足上述要求
134	电路设计	将具有辐射源特征的电路装在金属屏蔽内，使其瞬变干扰最小。
135	电路设计	在电缆入口处增加保护器件
136	电路设计	每个IC的电源管脚要加旁路电容（一般为104）和平滑电容(10uF~100uF)到地，大面积IC每个角的电源管脚也要加旁路电容和平滑电容
137	电路设计	滤波器选型的阻抗失配准则：对低阻抗噪声源，滤波器需为高阻抗（大的串联电感）；对高阻抗噪声源，滤波器就需为低阻抗（大的并联电容）
138	电路设计	电容器外壳、辅助引出端子与正、负极以及电路板间必须完全隔离
139	电路设计	滤波连接器必须良好接地，金属壳滤波器采用面接地。
140	电路设计	滤波连接器的所有针都要滤波
141	电路设计	数字电路的电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿所决定的频带宽而不是数字脉冲的重复频率。方形数字信号的印制板设计带宽定为1／πtr，通常要考虑这个带宽的十倍频
142	电路设计	用R－S触发器作设备控制按钮与设备电子线路之间配合的缓冲
143	电路设计	降低敏感线路的输入阻抗有效减少引入干扰的可能性。
144	电路设计	LC滤波器在低输出阻抗电源和高阻抗数字电路之间，需要LC滤波器，以保证回路的阻抗匹配
145	电路设计	电压校准电路：在输入输出端，要加上去耦电容（比如0.1μF），旁路电容选值遵循10μF/A的标准。
146	电路设计	信号端接：高频电路源与目的之间的阻抗匹配非常重要，错误的匹配会带来信号反馈和阻尼振荡。过量地射频能量则会导致EMI问题。此时，需要考虑采用信号端接。信号端接有以下几种：串联/源端接、并联端接、 RC端接、Thevenin端接、二极管端接。
147	电路设计	MCU电路： I/O引脚：空置的I/O引脚要连接高阻抗以便减少供电电流。且避免浮动。 IRQ引脚：在IRQ引脚要有预防静电释放的措施。比如采用双向二极管、Transorbs或金属氧化变阻器等。复位引脚：复位引脚要有时间延时。以免上电初期MCU即被复位。振荡器：在满足要求情况下，MCU使用的时钟振荡频率越低越好。让时钟电路、校准电路和去耦电路接近MCU放置
148	电路设计	小于10个输出的小规模集成电路，工作频率≤50MHZ时，至少配接一个0.1uf的滤波电容。工作频率≥50MHZ时，每个电源引脚配接一个0.1uf的滤波电容；
149	电路设计	对于中大规模集成电路，每个电源引脚配接一个0.1uf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数，每5个输出配接一个0.1uf滤波电容。
150	电路设计	对无有源器件的区域，每6cm2至少配接一个0.1uf的滤波电容
151	电路设计	对于超高频电路，每个电源引脚配接一个1000pf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数，每5个输出配接一个1000pf的滤波电容
152	电路设计	高频电容应尽可能靠近IC电路的电源引脚处。
153	电路设计	每5只高频滤波电容至少配接一只一个0.1uf滤波电容；
154	电路设计	每5只10uf至少配接两只47uf低频的滤波电容；
155	电路设计	每100cm2范围内，至少配接1只220uf或470uf低频滤波电容；
156	电路设计	每个模块电源出口周围应至少配置2只220uf或470uf电容，如空间允许，应适当增加电容的配置数量；
157	电路设计	脉冲与变压器隔离准则：脉冲网络和变压器须隔离，变压器只能与去耦脉冲网络连接，且连接线最短。
158	电路设计	在开关和闭合器的开闭过程中，为防止电弧干扰，可以接入简单的RC网络、电感性网络，并在这些电路中加入一高阻、整流器或负载电阻之类，如果还不行，就将输入和载出引线进行屏蔽。此外，还可以在这些电路中接入穿心电容。
159	电路设计	退耦、滤波电容须按照高频等效电路图来分析其作用。
160	电路设计	各功能单板电源引进处要采用合适的滤波电路，尽可能同时滤除差模噪声和共模噪声，噪声泄放地与工作地特别是信号地要分开，可考虑使用保护地；集成电路的电源输入端要布置去耦电容，以提高抗干扰能力
161	电路设计	明确各单板最高工作频率，对工作频率在160MHz（或200 MHz）以上的器件或部件采取必要的屏蔽措施，以降低其辐射干扰水平和提高抗辐射干扰的能力
162	电路设计	如有可能在控制线（于印刷板上）的入口处加接R-C去耦，以便消除传输中可能出现的干扰因素。
163	电路设计	用R-S触发器做按钮与电子线路之间配合的缓冲
164	电路设计	在次级整流回路中使用快恢复二极管或在二极管上并联聚酯薄膜电容器
165	电路设计	对晶体管开关波形进行“修整”
166	电路设计	降低敏感线路的输入阻抗
167	电路设计	如有可能在敏感电路采用平衡线路作输入，利用平衡线路固有的共模抑制能力克服干扰源对敏感线路的干扰
168	电路设计	将负载直接接地的方式是不合适
169	电路设计	注意在IC近端的电源和地之间加旁路去耦电容（一般为104）
170	电路设计	如有可能，敏感电路采用平衡线路作输入，平衡线路不接地
171	电路设计	继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数
172	电路设计	在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K 到几十K，电容选0.01uF），减小电火花影响
173	电路设计	给电机加滤波电路，注意电容、电感引线要尽量短
174	电路设计	电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果
175	电路设计	可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能会把可控硅击穿的）
176	电路设计	许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠
177	电路设计	如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。
178	电路设计	在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能
179	电路设计	对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置端在不改变系统逻辑的情况下接地或接电源
180	电路设计	对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整个电路的抗干扰性能。
181	电路设计	在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字电路
182	电路设计	如有可能，在PCB板的接口处加RC低通滤波器或EMI抑制元件（如磁珠、信号滤波器等），以消除连接线的干扰；但是要注意不要影响有用信号的传输
183	电路设计	时钟输出布线时不要采用向多个部件直接串行地连接〔称为菊花式连接〕；而应该经缓存器分别向其它多个部件直接提供时钟信号
184	电路设计	延伸薄膜键盘边界使之超出金属线12mm，或者用塑料切口来增加路径长度。
185	电路设计	在靠近连接器的地方，要将连接器上的信号用一个L-C或者磁珠-电容滤波器接到连接器的机箱地上。
186	电路设计	在机箱地和电路公共地之间加入一个磁珠。
187	电路设计	电子设备内部的电源分配系统是遭受ESD电弧感性耦合的主要对象，电源分配系统防ESD措施：1将电源线和相应的回路线紧密绞合在一起；2在每一根电源线进入电子设备的地方放一个磁珠；3在每一个电源管脚和紧靠电子设备机箱地之间放一个瞬流抑制器、金属氧化压敏电阻(MOV)或者1kV高频电容；4最好在PCB上布置专门的电源和地平面，或者紧密的电源和地栅格，并采用大量旁路和去耦电容。
188	电路设计	在接收端放置串联的电阻和磁珠，对易被ESD击中的电缆驱动器，也可在驱动端放置串联的电阻或磁珠。
189	电路设计	在接收端放置瞬态保护器。1用短而粗的线(长度小于5倍宽度，最好小于3倍宽度)连接到机箱地。2从连接器出来的信号线和地线要直接接到瞬态保护器，然后才能接电路的其它部分。
190	电路设计	在连接器处或者离接收电路25mm(1.0英寸)的范围内，放置滤波电容。1用短而粗的线连接到机箱地或者接收电路地(长度小于5倍宽度，最好小于3倍宽度)。2信号线和地线先连接到电容再连接到接收电路。
191	机壳	金属机箱上，开口最大直径≤λ/20，λ为机内外最高频电磁波的波长；非金属机箱在电磁兼容设计上视同为无防护。
192	机壳	屏蔽体的接缝数最少；屏蔽体的接缝处，多接点弹簧压顶接触法具有较好的电连续性；通风孔D<3mm，这个孔径能有效避免较大的电磁泄露或进入；屏蔽开口处（如通风口）用细铜网或其它适当的导电材料封堵；通风孔金属网如须经常取下，可用螺钉或螺栓沿孔口四周固定，但螺钉间距<25mm以保持连续线接触
193	机壳	f>1MHz，0.5mm厚的任何金属板屏蔽体，都将场强减弱99%；当f>10MHz，0.1mm的铜皮屏蔽体将场强减弱99%以上；f>100MHz，绝缘体表面的镀铜层或镀银层就是良好的屏蔽体。但需注意，对塑料外壳，内部喷覆金属涂层时，国内的喷涂工艺不过关，涂层颗粒间连续导通效果不佳，导通阻抗较大，应重视其喷涂不过关的负面效果。
194	机壳	整机保护地连接处不涂绝缘漆，要保证与保护地电缆可靠的金属接触，避免仅仅依靠螺丝螺纹做接地连接的错误方式
195	机壳	建立完善的屏蔽结构，带有接地的金属屏蔽壳体可将放电电流释放到地
196	机壳	建立一个击穿电压为20kV的抗ESD环境；利用增加距离来保护的措施都是有效的。
197	机壳	电子设备与下列各项之间的路径长度超过20mm，包括接缝、通风口和安装孔在内任何用户操作者能够接触到的点，可以接触到的未接地金属，如紧固件、开关、操纵杆和指示器。
198	机壳	在机箱内用聚脂薄膜带来覆盖接缝以及安装孔，这样延伸了接缝/过孔的边缘，增加了路径长度。
199	机壳	用金属帽或者屏蔽塑料防尘盖罩住未使用或者很少使用的连接器。
200	机壳	使用带塑料轴的开关和操纵杆，或将塑料手柄/套子放在上面来增加路径长度。避免使用带金属固定螺丝的手柄。
201	机壳	将LED和其它指示器装在设备内孔里，并用带子或者盖子将它们盖起来，从而延伸孔的边沿或者使用导管来增加路径长度。
202	机壳	将散热器靠近机箱接缝，通风口或者安装孔的金属部件上的边和拐角要做成圆弧形状。
203	机壳	塑料机箱中，靠近电子设备或者不接地的金属紧固件不能突出在机箱中。
204	机壳	高支撑脚使设备远离桌面或地面可以解决桌面/地面或者水平耦合面的间接ESD耦合问题。
205	机壳	在薄膜键盘电路层周围涂上粘合剂或密封剂。
206	机壳	机箱结合点和边缘防护准则：结合点和边缘很关键，在机箱箱体接合处，要使用耐高压硅树脂或者垫圈实现密闭、防ESD、防水和防尘。
207	机壳	不接地机箱至少应该具有20kV的击穿电压(规则A1到A9)；而对接地机箱，电子设备至少要具备1500V击穿电压以防止二级电弧，并且要求路径长度大于等于2.2mm。
208	机壳	机箱用以下屏蔽材料制作：金属板；聚酯薄膜/铜或者聚酯薄膜/铝压板；具有焊接结点的热成型金属网；热成型金属化的纤维垫子(非编织)或者织物(编织)；银、铜或者镍涂层；锌电弧喷涂；真空金属处理；无电电镀；塑料中加入导体填充材料；
209	机壳	屏蔽材料防电化学腐蚀准则：相互接触的部件彼此之间的电势 (EMF)<0.75V。如果在一个盐性潮湿环境中，那么彼此之间的电势必须<0.25V。阳极(正极)部件的尺寸应该大于阴极(负极)部件。
210	机壳	用缝隙宽度5倍以上的屏蔽材料叠合在接缝处。
211	机壳	在屏蔽层与箱体之间每隔20mm(0.8英寸)的距离通过焊接、紧固件等方式实现电连接。
212	机壳	用垫圈实现缝隙的桥接，消除开槽并且在缝隙之间提供导电通路。
213	机壳	避免屏蔽材料中出现直拐角以及过大的弯角。
214	机壳	孔径≤20mm以及槽的长度≤20mm。相同开口面积条件下，优先采取开孔而不是开槽。
215	机壳	如果可能，用几个小的开口来代替一个大的开口，开口之间的间距尽量大。
216	机壳	对接地设备，在连接器进入的地方将屏蔽层和机箱地连接在一起；对未接地(双重隔离)设备，将屏蔽材料同开关附近的电路公共地连接起来。
217	机壳	尽可能让电缆进入点靠近面板中心，而不是靠近边缘或者拐角的位置。
218	机壳	在屏蔽装置中排列的各个开槽与ESD电流流过的方向平行而不是垂直。
219	机壳	在安装孔的位置使用带金属支架的金属片来充当附加的接地点，或者用塑料支架来实现绝缘和隔离。
220	机壳	在塑料机箱上的控制面板和键盘位置处安装局部屏蔽装置来阻止ESD：
221	机壳	电源连接器和引向外部的连接器的位置，要连接到机箱地或者电路公共地。
222	机壳	在塑料中使用聚酯薄膜/铜或者聚酯薄膜/铝压板，或者使用导电涂层或导电填充物。
223	机壳	在铝板上使用薄的导电铬化镀层或者铬酸盐涂层，但不能采用阳极电镀。
224	机壳	在塑料中要使用导电填充材料。注意铸型部件表面通常有树脂材料，很难实现低电阻的连接。
225	机壳	在钢材料上使用薄的导电铬酸盐涂层。
226	机壳	让清洁整齐的金属表面直接接触而不要依靠螺钉来实现金属部件的连接。
227	机壳	沿整个外围用屏蔽涂层(铟锡氧化物、铟氧化物和锡氧化物等)将显示器与机箱屏蔽装置连接在一起。
228	机壳	在操作者常接触的位置处，要提供一个到地的抗静电(弱导电)路径，比如键盘上的空格键。
229	机壳	要让操作员很难产生到金属板边缘或角的电弧放电。电弧放电到这些点会比电弧放电到金属板中心导致更多间接ESD的影响。
230	其他	显示窗口的屏蔽防护准则：1加装屏蔽防护窗；2对外电路部分与机内的电路连接通过滤波器件相连。
231	其他	按键窗口防护准则：
232	器件选型	电容器尽量选择贴片电容，引线电感小。
233	器件选型	稳定电源的供电旁路电容，选择电解电容
234	器件选型	交流耦合及电荷存储用电容器选择聚四氟乙烯电容器或其它聚脂型(聚丙烯、聚苯乙烯等)电容器。
235	器件选型	高频电路退耦用单片陶瓷电容器
236	器件选型	电容选择的标准是：尽可能低的ESR电容；尽可能高的电容的谐振频率值；
237	器件选型	铝电解电容器应当避免在下述情况下使用： a、高温(温度超过最高使用温度) b、过流(电流超过额定纹波电流),施加纹波电流超过额定值後，会导致电容器体过热，容量下降，寿命缩短。 c、过压(电压超过额定电压),当电容器上所施加电压高於额定工作电压时，电容器的漏电流将上升，其电氧物性将在短期内劣化直至损坏。 d、施加反向电压或交流电压，当值流铝电解电容器按反极性接入电路时，电容器会导致电子线路短路，由此产生的电流会引致电容器损坏。若电路中有可能在负引线施加正极电压，请选无极性产品。 e、使用於反复多次急剧充放电的电路中，当常规电容器被用作快速充电用途。其使用寿命可能会因为容量下降，温度急剧上升等而缩减。
238	器件选型	只有在屏蔽机箱上才有必要使用滤波连接器
239	器件选型	选用滤波器连接器时，除了要选用普通连接器时要考虑的因素外，还应考虑滤波器的截止频率。当连接器中各芯线上传输的信号频率不同时，要以频率最高的信号为基准来确定截止频率
240	器件选型	封装尽可能选择表贴
241	器件选型	电阻选择首选碳膜，其次金属膜，因功率原因需选线绕时，一定要考虑其电感效应
242	器件选型	电容选择应注意铝电解电容、钽电解电容适用于低频终端；陶制电容适合于中频范围（从KHz到MHz）；陶制和云母电容适合于甚高频和微波电路；尽量选用低ESR（等效串联电阻）电容
243	器件选型	旁路电容选择电解电容，容值选10-470PF，主要取决于PCB板上的瞬态电流需求
244	器件选型	去耦电容应选择陶瓷电容，容值选旁路电容的1/100或1/1000。取决于最快信号的上升时间和下降时间。比如100MHz取10nF，33MHz取4.7-100nF，选择ESR值小于1欧姆选择NPO（锶钛酸盐电介质）用作50MHz以上去耦，选择Z5U（钡钛酸盐）用作低频去耦，最好是选择相差两个数量级的电容并联去耦
245	器件选型	电感选用时，选择闭环优于开环，开环时选择绕轴式优于棒式或螺线管式。选择铁磁芯应用于低频场合，选择铁氧体磁心应用于高频场合
246	器件选型	铁氧体磁珠高频衰减10dB
247	器件选型	铁氧体夹 MHz频率范围的共模（CM）、差模（DM）衰减达10-20dB
248	器件选型	二极管选用：肖特基二极管：用于快速瞬态信号和尖脉冲保护；齐纳二极管：用于ESD（静电放电）保护；过电压保护；低电容高数据率信号保护瞬态电压抑制二极管（TVS）：ESD激发瞬时高压保护，瞬时尖脉冲消减变阻二极管：ESD保护；高压和高瞬态保护
249	器件选型	集成电路：选用 CMOS器件尤其是高速器件有动态功率要求，需要采取去耦措施以便满足其瞬时功率要求。高频环境中，引脚会形成电感，数值约为1nH/1mm，引脚末端也会向后呈小电容效应，大约有4pF。表贴器件有利于EMI性能，寄生电感和电容值分别为0.5nH和0.5pF。放射状引脚优于轴向平行引脚； TTL与CMOS混合电路因为开关保持时间不同，会产生时钟、有用信号和电源的谐波，因此最好选择同系列逻辑电路。未使用的CMOS器件引脚，要通过串联电阻接地或者接电源。
250	器件选型	滤波器的额定电流值取实际工作电流值的1.5倍。
251	器件选型	电源滤波器的选择：依据理论计算或测试结果，电源滤波器应达到的插损值为IL，实际选型时应选择插损为IL+20dB大小的电源滤波器。
252	器件选型	交流滤波器和支流滤波器在实际产品中不可替换使用，临时性样机中，可以用交流滤波器临时替代直流滤波器使用；但直流滤波器绝对不可用于交流场合，直流滤波器对地电容的滤波截止频率较低，交流电流会在其上产生较大损耗。
253	器件选型	避免使用静电敏感器件，选用器件的静电敏感度一般不低于2000V，否则要仔细推敲、设计抗静电的方法。在结构方面，要实现良好的地气连接及采取必要的绝缘或屏蔽措施，提高整机的抗静电能力
254	器件选型	带屏蔽的双绞线，信号电流在两根内导线上流动，噪声电流在屏蔽层里流动，因此消除了公共阻抗的耦合，而任何干扰将同时感应到两根导线上，使噪声相消
255	器件选型	非屏蔽双绞线抵御静电耦合的能力差些。但对防止磁场感应仍有很好作用。非屏蔽双绞线的屏蔽效果与单位长度的导线扭绞次数成正比
256	器件选型	同轴电缆有较均匀的特性阻抗和较低的损耗，使从直流到甚高频都有较好特性。
257	器件选型	凡是能不用高速逻辑电路的地方就不要用高速逻辑电路
258	器件选型	在选择逻辑器件时，尽量选上升时间比5ns长的器件，不要选比电路要求时序快的逻辑器件
259	系统	多个设备相连为电气系统时，为消除地环路电源引起的干扰，采用隔离变压器、中和变压器、光电耦合器和差动放大器共模输入等措施来隔离。
260	系统	识别干扰器件和干扰电路：在启停或运行状态下，电压变化率dV/dt、电流变化率di/dt较大的器件或电路，为干扰器件或干扰电路。
261	系统	在薄膜键盘电路和与其相对的邻近电路之间放置一个接地的导电层。
262	线缆与接插件	PCB布线与布局隔离准则：强弱电流隔离、大小电压隔离，高低频率隔离、输入输出隔离、数字模拟隔离、输入输出隔离，分界标准为相差一个数量级。隔离方法包括：屏蔽其中一个或全部独立屏蔽、空间远离、地线隔开。
263	线缆与接插件	无屏蔽的带状电缆。最佳接线方式是信号与地线相间，稍次的方法是一根地、两根信号再一根地依次类推，或专用一块接地平板
264	线缆与接插件	信号电缆屏蔽准则：1强干扰信号传输使用双绞线或专用外屏蔽双绞线。2直流电源线应用屏蔽线；3交流电源线应用扭绞线；4所有进入屏蔽区的信号线/电源线均须经过滤波。5一切屏蔽线（套）两端应与地有良好的接触，只要不产生有害接地环路，所有电缆屏蔽套都应两端接地，对非常长的电缆，则中间也应有接地点。6在灵敏的低电平电路中，以消除接地环路中可能产生的干扰，对每电路都应有各自隔离和屏蔽好接地线。
265	线缆与接插件	屏蔽线紧贴金属底板准则：所有带屏蔽层的电缆宜紧贴金属板安放，防止磁场穿过金属地板和屏蔽线外皮构成的回路
266	线缆与接插件	印刷电路的插头也要多安排一些零伏线作为线间隔离
267	线缆与接插件	减小干扰和敏感电路的环路面积最好办法是使用双绞线和屏蔽线
268	线缆与接插件	双绞线在低于100KHz下使用非常有效，高频下因特性阻抗不均匀及由此造成的波形反射而受到限制

来源：芯榜

围观 449

重温电源PCB结构

在聊PCB演化历程之前，首先我们来温习一下电源的PCB结构。

▍ EMI滤波

EMI滤波系统在电源中的作用是过滤掉市电中的杂质，使输入电流更加纯净不会干扰硬件工作。一般来说，一个价格正常的电源都会有一、二级EMI滤波。有些电源会把一级EMI滤波做在输入电源线脚上，而上图的电源则将其做在PCB板上。

▍ 整流桥

电流经过滤波后进入PFC，首先通过整流桥，整流桥将交流电转换成直流电。一般来说，整流桥在工作时都会有不少发热量，设计优秀的电源会将整流桥锁在散热片上，像爱国者电竞500把两块整流桥直接设计在PCB板上是不合理的。

▍ PFC

从整流桥出来的电流进入PFC，PFC是Power Factor Correction的简称，翻译过来就是功率因素校正。交流电成波浪状，采用PFC的电源可利用不仅是波峰和谷峰附近的电能，提高利用率。

▍ 主电容

主电容(PFC电容)在电源中的作用：一是滤波，二是贮存电量保证突然断电时有一定的电量支持电脑硬件作出反应。

▍ 变压系统

接下来是变压系统，一般分为大小变压器，将市电降压到适合主机使用。图中较大的便是主变压器。

▍ 整流、稳压、滤波

整流管锁在金属片上

变压器出来的电流会由经过一次整流变成直流电，然后进行稳压滤波后才能输出到电脑的各个硬件上。

电源PCB各结构的演化

复习完电源PCB的大致结构，接下来就是今天的主题。这次我主要说说电源PCB上的 PFC 、变压系统、整流、稳压系统的演变。

▍ PFC的变化

在很久很久以前， PC电源并没有PFC结构，市电输入后经过二极管整流电容滤波，只能利用到波浪状交流电的波谷和峰谷附近的能量，在一个周期的其他时间都不会有电流输入，利用率相当低。而电源没用到的电能并不会计入电费中，因此我们并不会造成任何浪费。相反则是国家供电网会浪费电能。我国PC的 3C认证是电源必须有PFC结构。

电容左侧的被动式PFC

PFC分为主动式PFC和被动式PFC。被动式PFC就是一个体积较大的电感线圈，它的功率校正因素最高也只能去到0.8 ，而且输入电压范围不能太宽。不过这种结构胜在成本低，在很多低端电源上能见到它的踪迹。

电感线圈左右有控制IC和电容

为了提高利用率、扩大输入电压范围，很多电源都舍弃被动式PFC改为采用主动式PFC。主动式PFC由电感线圈，滤波电容、开关管以及控制IC等元器件组成。它的功率校正因素可以轻松达到 99% 以上，输入电压范围也可达到90-240V，但成本也相应提高不少。从被动式PFC进化成主动式PFC，电源的减少浪费电能，确实是好事。

淘宝知名品牌“爵柏”的水泥PFC

然而有些黑心商家出售的电源居然用“水泥PFC”，这种假PFC里面只有一块水泥。这种电源使用起来是相当危险的，大家在购买电源时注意要优先选择采用主动式PFC的电源，如果想购买低功率电源可以适当买被动式PFC的电源。

▍变压结构的变化

说到变压结构就要谈到一件事：之前气味大师的一篇文章中，有位网友误将LLC认作老式半桥，并大言不惭指责我，更可笑的是居然还有不少网友点赞认同。当然这也不怪他，这两种结构粗略一看十分相似，希望大家看完这篇文章后能分清它们的不同，不要再闹出这种笑话了。

一大两小变压器与LLC结构类似

先说说老式半桥，它的结构十分明显，变压系统里有一大两小三个变压器。由于这是一种年代久远的电源结构，因此它的转换效率并不高，最顶尖也不到80%。但是它的成本相当低，一般会出现在低价低功率的电源上。这种结构一般会搭配被动式PFC，使成本降到最低，不过现在已经很少有这种结构的电源了。(年代过于久远，找不到清晰的素材)

位于正中间的大小变压器

在二十一世纪初开始兴起另一种变压结构：正激结构。以开关管数量不同分别有单管正激和双管正激结构。这种结构的最大特点是变压系统中有一大一小两个变压器。双管正激结构的开关管更多，性能比单管正激结构强不少，因此现在已经很少有单管正激结构的电源了。相较老式半桥，正激结构的电源转换率能大大提高，能达到银牌标准，但却很难达到金牌标准以上。

这里就要引出一种拓展版结构：有源钳位正激结构，它是由全汉创造出来的一种结构。它能把电源转换率可以做到金牌标准以上，不过用料不足会导致输出纹波过大，因此相应成本也提高不少。由于这种结构普及率较低，我就不多介绍了。

近几年兴起一种名为LLC的新型结构，上文提到这种结构与老式半桥类似，都是有一大两小三个变压器。其实这里有个很简单的区分方法，老式半桥电源转换率极低，而LLC电源的转换率能轻松达到金牌标准。我们只需要通过电源转换率即可分辨两种不同结构。LLC又分为LLC半桥和LLC全桥。一般来说这种结构的电源转换率能做到白金标准，相较于双管正激结构，它的成本较低，动态性能较弱，可以通过无脑堆料增加电容的方式弥补缺陷，是目前最流行的电源结构。不过在400W以下的电源，LLC结构的表现却逊色于双管正激。

与LLC半桥相比，LLC全桥的工艺更加复杂，但是在功率和转换率上又有所提升，相应地成本也会提高。我们能在高功率的白金标准电源上看到这种结构。

▍ 整流管的进化

接下来说说整流管的变化，其实整流管变化不多。以前的电源大多采用多枚肖特基管进行整流，而现在越来越多厂商采用MOS管代替肖特基管进行同步整流。采用MOS管可以进一步提高电源转换率，金牌标准以上的电源基本都能看到这个设计。

▍ 稳压输出结构也有优化

最后要说一下稳压输出部分。我们常见的电源会采用单路磁放大，双路磁放大或者DC-DC结构。这种结构会影响+12V、+5V和+3.3V的输出的电压偏移。DC-DC的控制性能最强，其次是双路磁放大，最差的结构则是单路磁放大。这些不同结构之间的区别也是相当好辨认的。

单路磁放大，将+3.3V单独分出一路输出，它的特征是主变压器附近会有一个小线圈。而+12V和+5V由PWM芯片控制。因此+12V高负载时会对+5V输出电压造成很大影响。而在稳流结构的位置会有两个线圈分别给+12V和+5V进行稳流。

双路磁放大，将+5V和+3.3V独立出来，这种结构的特点是在主变压器附近会有两个小线圈，稳流结构的位置会有3个大线圈对应+12V、+5V和+3.3V。因为+5V和+3.3V独立出来，+12V高负载时对其他两路输出电压的影响会有所减少。这是一种从单路磁放大进化而来的结构，解决了单路磁放大使用上出现的部分缺陷。

虽然双路磁放大结构可以控制+12V对+5V和+3.3V的电压影响，但并不能完全解决问题。因此一种新型的稳流结构面世：DC-DC结构。简单来说，这种结构是从+12V取电直接降压成+5V和+3.3V然后输出，因此+12V的额定功率可以无限制地做大。这种结构是最容易辨别的，在稳流结构的位置上会有一块垂直的PCB，上面带有两个线圈。

甚至我们不需要拆开电源内部就能分别一个电源是不是DC-DC结构。我们可以观察电源的铭牌，如果电源的+12V最大功率是十分接近电源额定功率，则这个电源是采用DC-DC结构。DC-DC也在逐渐代替双路磁放大成为高瓦数电源的标配设计。

尾声

随着时间推移，电源的结构设计在不断发生变化。从很久以前的老式半桥变成正激结构再到现在的LLC结构，甚至还有有源钳位或移相全桥等结构，都在往高转换率方向发展。而稳压结构则是从单路磁放大到双路磁放大再到现在流行的DC-DC结构，以更稳定的电压输出为目标进化。有不少网友会说：“我很久以前买的一个电源到现在都能用”，“便宜的电源不也是用的好好的”。其实当你的电脑功率不高时，配置再差的电源也能勉强支持电脑运作。不过便宜的电源对电脑供电会造成不少影响。

目前大部分电源都至少采用双管正激结构，而转换率高的电源则会采用LLC结构，当然我们要注意采用LLC半桥的电源的价格不能太便宜，因为这种结构的电源必须通过一定数量和质量的电容才能支撑起性能。稳压结构则关系到电源输出到电脑的电压稳定性。在选购400W以下的电源时，我们可以适当购买单路磁放大结构的电源。不过最好还是购买双路磁放大或DC-DC结构的电源。值得高兴的是，很多新设计的金牌电源都会采用LLC加DC-DC这种比较先进的结构。相信看完这篇文章，大家对电源结构及发展又有更进一步的了解。

来源：21IC

围观 406

布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。

主要从直角走线，差分走线，蛇形线等三个方面来阐述。

1．直角走线

直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。

直角走线的对信号的影响就是主要体现在三个方面：

一是拐角可以等效为传输线上的容性负载，减缓上升时间；
二是阻抗不连续会造成信号的反射；
三是直角尖端产生的EMI。

传输线的直角带来的寄生电容可以由下面这个经验公式来计算：

C=61W(Er)1/2/Z0

在上式中，C 就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
通过计算可以看出，直角走线带来的电容效应是极其微小的。

由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：
ρ=(Zs-Z0)/(Zs+Z0)
一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps 之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。

很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生 EMI，这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的 EMI。也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。

总的说来，直角走线并不是想象中的那么可怕。至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB 工程师处理的信号频率也会不断提高，到 10GHz 以上的 RF 设计领域，这些小小的直角都可能成为高速问题的重点对象。

2．差分走线

差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。

何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态"0"还是"1"。而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：

a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

b.能有效抑制 EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。

c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。

对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是"等长、等距"。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。"尽量靠近原则"有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。

下面重点讨论一下PCB差分信号设计中几个常见的误区。

误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。从图 1-8-15 的接收端的结构可以看到，晶体管Q3,Q4 的发射极电流是等值，反向的，他们在接地处的电流正好相互抵消（I1=0），因而差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路。图 1-8-16 是单端信号和差分信号的地磁场分布示意图。

在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，见图 1-8-17所示。尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加 EMI，要尽量避免。也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成EMI辐射，这种做法弊大于利。

误区二：认为保持等间距比匹配线长更重要。在实际的PCB布线中，往往不能同时满足差分设计的要求。由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行，这时候我们该如何取舍呢？在下结论之前我们先看看下面一个仿真结果。

从上面的仿真结果看来，方案 1 和方案 2 波形几乎是重合的，也就是说，间距不等造成的影响是微乎其微的，相比较而言，线长不匹配对时序的影响要大得多（方案3）。再从理论分析来看，间距不一致虽然会导致差分阻抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范围也是很小的，通常在10%以内，只相当于一个过孔造成的反射，这对信号传输不会造成明显的影响。而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中引入了共模的成分，降低信号的质量，增加了EMI。

可以这么说，PCB 差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。

误区三：认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4 倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB 设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0），如图1-8-19。

差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率（GHz 以下），EMI也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。

3．蛇形线

蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。

那么，蛇形线对信号传输有什么影响呢？走线时要注意些什么呢？其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），如图1-8-21所示。很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考第三章对共模和差模串扰的分析。

下面是给Layout工程师处理蛇形线时的几点建议：

1．尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。
2．减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。
3．带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。理论上，带状线不会因为差模串扰影响传输速率。
4．高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。
5．可以经常采用任意角度的蛇形走线，如图1-8-20中的C结构，能有效的减少相互间的耦合。
6．高速PCB 设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。
7．有时可以考虑螺旋走线的方式进行绕线，仿真表明，其效果要优于正常的蛇形走线。

来源：tq3101955

围观 313

信号完整性是指信号在传输路径上的质量，即信号在电路中能以正确的时序和电压电平作出响应的能力。如果电路设计能够达到把信号以规定的时序、持续时间和电压幅值在互连系统中传输，就表明该电路具有良好的信号完整性。

信号完整性问题体现在很多方面，当信号上升时间减小到一定的程度，电路板上的寄生电容和寄生电感开始导致一些可能影响电路性能的噪声信号和瞬态信号时，就需要考虑信号的完整性问题，它可能会造成以下问题的发生。

1、延迟：延迟是指信号在PCB板的传输线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号延迟会对系统的时序产生影响;传输延迟主要取决于导线的长度和导线周围介质的介电常数。在高速数字系统中，信号传输线长度是影响时钟脉冲相位差的最直接因素，时钟脉冲相位差是指同时产生的两个时钟信号到达接收端的时间不同步。时钟脉冲相位差降低了信号沿到达的可预测性，如果时钟脉冲相位差太大，会在接收端产生错误的信号。

2、反射：反射就是信号在信号线上的回波。当信号延迟时间远大于信号跳变时间时，信号线必须当作传输线。当传输线的特性阻抗与负载阻抗不匹配时，信号功率(电压或电流)的一部分传输到线上并到达负载处，但是有一部分被反射了。若负载阻抗小于原阻抗，反射为负;反之，反射为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面不连续等因素的变化均会导致此类反射。

3、串扰：串扰是两条信号线之间的耦合、信号线之间的互感和互容引起信号线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。串扰噪声源于信号线网之间、信号系统和电源分布系统之间、过孔之间的电磁耦合。串绕有可能引起假时钟、间歇性数据错误等，对邻近信号的传输质量造成影响。现实中，无法完全消除串扰，但可将其控制在系统所能承受的范围之内。PCB板层的参数、信号线间距、驱动端和接收端的电气特性、基线端接方式对串扰都有一定的影响。

4、过冲和下冲：过冲就是第一个峰值或谷值超过设定电压，对于上升沿，是指最高电压;对于下降沿，是指最低电压。下冲是指下一个谷值或峰值超过设定电压。过分的过冲能够引起保护二极管工作，导致其过早的失效。过分的下冲能够引起假的时钟或数据错误(误操作)。

5、振荡和环绕振荡：振荡现象是反复出现的过冲和下冲。信号的振荡即是由线上过渡的电感和电容引起的振荡，属于欠阻尼状态，而环绕振荡，属于过阻尼状态。振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。

为了提高高速信号质量，需理解如下三个重要的电子学原理：

(1)电流是电子的流动；
(2)电流只能在闭合的回路中流动；
(3)电流在闭合回路中是恒定的。

一般来说，PCB设计者要花费大量的时间和精力对信号线的流动路径进行设计规划，并且处理返回信号，使信号可以寻找路径返回。信号线完整性问题的一个基本原因就是对信号回流路径的控制,在布置好元件的同时形成回路。

本文转载自网络，转载此文目的在于传递更多信息，版权归原作者所有。

围观 406

PCB作为各种元器件的载体与电路信号传输的枢纽已经成为电子信息产品的最为重要而关键的部分，其质量的好坏与可靠性水平决定了整机设备的质量与可靠性。

随着电子信息产品的小型化以及无铅无卤化的环保要求，PCB也向高密度高Tg以及环保的方向发展。但是由于成本以及技术的原因，PCB在生产和应用过程中出现了大量的失效问题，并因此引发了许多的质量纠纷。为了弄清楚失效的原因以便找到解决问题的办法和分清责任，必须对所发生的失效案例进行失效分析。

失效分析的基本流程
　　
要获得PCB失效或不良的准确原因或者机理，必须遵守基本的原则及分析流程，否则可能会漏掉宝贵的失效信息，造成分析不能继续或可能得到错误的结论。

一般的基本流程是，首先必须基于失效现象，通过信息收集、功能测试、电性能测试以及简单的外观检查，确定失效部位与失效模式，即失效定位或故障定位。
　　
对于简单的PCB或PCBA，失效的部位很容易确定，但是，对于较为复杂的BGA或MCM封装的器件或基板，缺陷不易通过显微镜观察，一时不易确定，这个时候就需要借助其它手段来确定。
　　
接着就要进行失效机理的分析，即使用各种物理、化学手段分析导致PCB失效或缺陷产生的机理，如虚焊、污染、机械损伤、潮湿应力、介质腐蚀、疲劳损伤、CAF或离子迁移、应力过载等等。
　　
再就是失效原因分析，即基于失效机理与制程过程分析，寻找导致失效机理发生的原因，必要时进行试验验证，一般尽应该可能的进行试验验证，通过试验验证可以找到准确的诱导失效的原因。

这就为下一步的改进提供了有的放矢的依据。最后，就是根据分析过程所获得试验数据、事实与结论，编制失效分析报告，要求报告的事实清楚、逻辑推理严密、条理性强，切忌凭空想象。
　　
分析的过程中，注意使用分析方法应该从简单到复杂、从外到里、从不破坏样品再到使用破坏的基本原则。只有这样，才可以避免丢失关键信息、避免引入新的人为的失效机理。
　　
就好比交通事故，如果事故的一方破坏或逃离了现场，在高明的警察也很难作出准确责任认定，这时的交通法规一般就要求逃离现场者或破坏现场的一方承担全部责任。
　　
PCB或PCBA的失效分析也一样，如果使用电烙铁对失效的焊点进行补焊处理或大剪刀进行强力剪裁PCB，那么再分析就无从下手了，失效的现场已经破坏了。特别是在失效样品少的情况下，一旦破坏或损伤了失效现场的环境，真正的失效原因就无法获得了。

失效分析技术

光学显微镜
　　
光学显微镜主要用于PCB的外观检查，寻找失效的部位和相关的物证，初步判断PCB的失效模式。外观检查主要检查PCB的污染、腐蚀、爆板的位置、电路布线以及失效的规律性、如是批次的或是个别，是不是总是集中在某个区域等等。
　　
X射线
　　
对于某些不能通过外观检查到的部位以及PCB的通孔内部和其他内部缺陷，只好使用X射线透视系统来检查。

X光透视系统就是利用不同材料厚度或是不同材料密度对X光的吸湿或透过率的不同原理来成像。该技术更多地用来检查PCBA焊点内部的缺陷、通孔内部缺陷和高密度封装的BGA或CSP器件的缺陷焊点的定位。
　　
切片分析
　　
切片分析就是通过取样、镶嵌、切片、抛磨、腐蚀、观察等一系列手段和步骤获得PCB横截面结构的过程。通过切片分析可以得到反映PCB(通孔、镀层等)质量的微观结构的丰富信息，为下一步的质量改进提供很好的依据。但是该方法是破坏性的，一旦进行了切片，样品就必然遭到破坏。
　　
扫描声学显微镜
　　
目前用于电子封装或组装分析的主要是C模式的超声扫描声学显微镜，它是利用高频超声波在材料不连续界面上反射产生的振幅及位相与极性变化来成像，其扫描方式是沿着Z轴扫描X-Y平面的信息。
　　
因此，扫描声学显微镜可以用来检测元器件、材料以及PCB与PCBA内部的各种缺陷，包括裂纹、分层、夹杂物以及空洞等。如果扫描声学的频率宽度足够的话，还可以直接检测到焊点的内部缺陷。

典型的扫描声学的图像是以红色的警示色表示缺陷的存在，由于大量塑料封装的元器件使用在SMT工艺中，由有铅转换成无铅工艺的过程中，大量的潮湿回流敏感问题产生，即吸湿的塑封器件会在更高的无铅工艺温度下回流时出现内部或基板分层开裂现象，在无铅工艺的高温下普通的PCB也会常常出现爆板现象。
　　
此时，扫描声学显微镜就凸现其在多层高密度PCB无损探伤方面的特别优势。而一般的明显的爆板则只需通过目测外观就能检测出来。

来源：电子产品世界

围观 427

很多时候，PCB走线中途会经过过孔、测试点焊盘、短的stub线等，都存在寄生电容，必然对信号造成影响。走线中途的电容对信号的影响要从发射端和接受端两个方面分析，对起点和终点都有影响。

首先按看一下对信号发射端的影响。当一个快速上升的阶跃信号到达电容时，电容快速充电，充电电流和信号电压上升快慢有关，充电电流公式为：I=C*dV/dt。电容量越大，充电电流越大，信号上升时间越快，dt越小，同样使充电电流越大。

我们知道，信号的反射与信号感受到的阻抗变化有关，因此为了分析，我们看一下，电容引起的阻抗变化。

在电容开始充电的初期，阻抗表示为：

这里dV实际上是阶跃信号电压变化，dt为信号上升时间，电容阻抗公式变为：

从这个公式中，我们可以得到一个很重要的信息，当阶跃信号施加到电容两端的初期，电容的阻抗与信号上升时间和本身的电容量有关。

通常在电容充电初期，阻抗很小，小于走线的特性阻抗。信号在电容处发生负反射，这个负电压信号和原信号叠加，使得发射端的信号产生下冲，引起发射端信号的非单调性。

对于接收端，信号到达接收端后，发生正反射，反射回来的信号到达电容位置，那个样发生负反射，反射回接收端的负反射电压同样使接收端信号产生下冲。

为了使反射噪声小于电压摆幅的5%（这种情况对信号影响可以容忍），阻抗变化必须小于10%。那么电容阻抗应该控制在多少？电容的阻抗表现为一个并联阻抗，我们可以用并联阻抗公式和反射系数公式来确定它的范围。对于这种并联阻抗，我们希望电容阻抗越大越好。假设电容阻抗是PCB走线特性阻抗的k倍，根据并联阻抗公式得到电容处信号感受到的阻抗为：

阻抗变化率为：

即，也就是说，根据这种理想的计算，电容的阻抗至少要是PCB特性阻抗的9倍以上。实际上，随着电容的充电，电容的阻抗不断增加，并不是一直保持最低阻抗，另外，每一个器件还会有寄生电感，使阻抗增加。因此这个9倍限制可以放宽。在下边的讨论中假设这个限制是5倍。

有了阻抗的指标，我们就可以确定能容忍多大的电容量。电路板上50欧姆特性阻抗很常见，我就用50欧姆来计算。

得出：

即在这种情况下，如果信号上升时间为1ns，那么电容量要小于4皮法。反之，如果电容量为4皮法，则信号上升时间最快为1ns，如果信号上升时间为0.5ns，这个4皮法的电容就会产生问题。

这里的计算只不过是为了说明电容的影响，实际电路中情况十分复杂，需要考虑的因素更多，因此这里计算是否精确没有实际意义。关键是要通过这种计算理解电容是如何影响信号的。我们对电路板上每一个因素的影响都有一个感性认识后，就能为设计提供必要的指导，出现问题就知道如何去分析。精确的评估需要用软件来仿真。

总结：

1 PCB走线中途容性负载使发射端信号产生下冲，接收端信号也会产生下冲。

2 能容忍的电容量和信号上升时间有关，信号上升时间越快，能容忍的电容量越小。

转自：博客园 - 苍月代表我

围观 369

一、电源平面和地平面要满足20H规则

二、当电源层、底层数及信号的走线层数确定后，为使PCB具有良好的EMC性能它们之间的相对排布位置基本要求如下

1.元器件层下面（第二层）为地平面，提供器件屏蔽层及为顶层布线提供参考平面。

2.所有信号层尽可能与地平面相邻

3.尽量避免两信号层走线相邻。如果无法避免，应加大相邻信号层的走线间距，是两层信号线走线在上下位置呈垂直走线状态

4.主电源尽可能与其对应地相邻，并尽可能减小电源和地平面之间的距离，以小于5mil为优，最好不要超过10mil

5.兼顾层压结构的对称叠层还要兼顾PCB制造工艺和控制PCB的翘曲度。通常民用产品采用IPC_II标准，要求PCB的翘曲度要小于0.75%。

6.采用偶数层结构。

三、常见的PCB叠层结构

1、四层板的叠层结构：

　a.TOP、GND02、PWR03、BOTTOM；（TOP层下面有完整的地平面为最优布线层，关键信号应该优先布置在该层。电源平面和地平面的距离不宜过厚最好不超过5mil）

　b.TOP、PWR02、GND03、BOTTOM;（此方案和方案a类似）

　c.GND01、S02、S03、GND04/PWR04（为达到一定的屏蔽效果，有时采用此方案）

2、六层板的叠层结构

　a.TOP、GND02、S03、PWR04、GND05、BOTTOM(此方案是业界主推的6层PCB的叠层设计方案，有3个布线层，一个电源平面，2个地平面。第4、5层之间的厚度要尽可能小弟3层是最佳布线层，告诉信号和高风险信　　　　　　号优先布置在该层)

　b.TOP、GND02、S03、S04、PWR05、BOTTOM (当需要的布线层数多，对成本要求苛刻时可以采用此方案。该方案中S03是最优布线层)

　c.TOP、S02、GND03、PWR04、S05、BOTTOM(第3、4层之间芯板的厚度尽量小使电源阻抗较低，第1、2层要交叉走线，第5、6层要交叉走线靠近地平面的S02是最优布线层)

3、八层板的叠层结构

　a.TOP、GND02、S03、GND04、PWR05、S06、GND07、BOTTOM(业界主推的叠层方案，S03是最优布线层)

　b.TOP、GND02、S03、PWR1_04、GND05、S06、PWR2_07、BOTTOM(此方案试用于电源种类多，采用一个电源平面无法满足PCB供电需求的情况、PCB电源有交叉的情况；第3层和第6层是最佳布线层)

　c.TOP、GND1_02、S03、S04、PWR05、GND2_07、BOTTOM(此叠层结构电源平面和地平面的去耦效果很差，一般应用在布线层数要求较多且成本控制严格的设计中，如消费类平板；第2层和第6层是较好布线层，一般在平板类设计时，DDR及其他高速类的信号根据信号性质分类后布置在TOP层、第3层、第6层、第8层；叠层设计时应加大第3、4层的距离并交叉走线)

4、十层板的叠层结构

　a.TOP、GND1_02、S03、S04、GND2_05、PWR06、S07、S08、GND3_09、BOTTOM(单一电源平面的方案优先采用此叠层方案)

　b.TOP、GND1_02、S03、S04、PWR1_05、GND2_06、S07、S08、PWR2_09、BOTTOM(3、7层是最佳布线层)

　c.TOP、GND1_02、S03、GND2_04、PWR1_05、PWR2_06、GND3_07、S08、GND4_09、BOTTOM(在成本要求不高，EMC要求指标高且必须双电源平面供电要求情况下建议采用此方案；3、8层是最优布线层，可以适当加大5、6层两个电源平面的距离)

转自：听语

围观 428

PCB上模块的划分和关键器件的布局在PCB的EMC设计中有至关重要的作用。PCB上的各功能模块如频率生成器、电源模块、滤波器和晶振等PCB上的位置和方向对电磁场的发射和接收有巨大的影响。PCB上的器件可以根据不同的标准进行划分，如按照功能、工作频率、信号类型等。

1.按照功能划分。

各电路按照实现功能的不同如时钟电路、放大电路、驱动电路、A/D D/A转换电路、I/O电路、开关电源电路和滤波电路等进行模块划分。在进行PCB设计时可以根据信号流对整个电路进行模块划分，从而保证整个电路布局的合理，达到整体布线路径断，各个模块互不交错的效果，减少各模块之间互相干扰的可能。

2.按照频率划分。

按照信号的工作频率和速度对电路模块进行划分，在布局是安装高频、中频和低频依次展开，布局互不交错。

3.按照信号类型划分。

电路模块按照数字电路和模拟电路进行划分。为了降低数字电路对模拟电路的干扰，在PCB布局是要给他们定义不同的区域，在空间上进行必要的隔离减小相互之间的耦合。对于A/D和D/A转换电路应该布放在数字电路和模拟电路交界的位置。电路模块布局的方向应该以信号的流向为前提，是信号引线最短并使模拟部分的引脚位于模拟地上方，数字部分位于数字地上方。

PCB布局是一个综合布局的过程。

电路布局的一个原则，是应该按照信号流向关系，尽可能的做到是关键的高速信号走线最短，其次考虑电路板的整齐美观。时钟信号应该尽可能端，如何无法缩短，则应该在时钟线两侧加屏蔽地线。对比较敏感的信号线也应该考虑采取一定的屏蔽措施。

时钟线有较大的对外辐射，因此应该让时钟电路尽量远离其他无关电路，另一方面要是时钟到负载的走线尽量短。在布线是优先考虑在内层走时钟线并进行必要的匹配和屏蔽处理。

低频数字I/O电路和模拟I/O电路应靠近连接器布放，时钟电路、高速电路和存储器等通常布放在电路板最靠近里面的位置，远离人接触的位置；中低速逻辑电路一般放置在电路板的中间位置；如何有A/D或D/A电路一般放置在电路板最中间的位置。

单板上一般都会有多个DC/DC电源，一般主电源都放置在单板电源的入口处，电源的放置应该考虑输入/输出线的顺畅，避免交叉。

线圈（包括继电器）是最有效的接收发射磁场的器件，在布局是线圈要原来EMI源（包括开关电源、时钟输出和总线驱动等）。线圈下方的PCB不能有高速走线或敏感的控制线，如果不能避免要考虑线圈的方向问题，要是场强的方向和线圈的平面平行，保证通过线圈的磁力线最少。

转自：听语

围观 410

PCB板层介绍

TopLayer(顶层)画出来的线条是红色，就是一般双面板的上面一层，单面板就用不到这层。

BottomLayer(底层)画出来的线条是蓝色，就是单面板上面的线路这层。

MidLayer1(中间层1)这个是第一层中间层，好像有30层，一般设计人员用不到，你先不用管他，多面板时候用的。默认在99SE中不显示，也用不到。

Mechanical Layers(机械层)（紫红色）用于标记尺寸，板子说明，在PCB抄板加工的时候是忽略的，也就是板子做出来是看不出来的，简单点式注释的意思。

Top Overlay(顶层丝印层)（黄色）就是板子正面的字符，对应TopLayer(顶层)单面板就用到这层字符就可以了， Bottom Overlay(底层丝印层）（褐色）对应BottomLayer(底层)就是板子背面的字符，双面板时候用到以上两层字符。

KeepOutLayer(禁止布线层)（紫红色同机械层）简单说就是板子的边框，外型。

Multi layer(多层)（银色）所有布线层都包括，一般单双面的插件焊盘就在这层，花条线条就是所有层都画上了。

1.TopLayer(顶层)顶层布线层，用来画元件之间的电气连接线。

2.BottomLayer(底层)底层布线层，作用与顶层布线层。

3.MidLayer1(中间层1)作用是在制多层板时在此层也会绘制电气连接线，不过多层板成本比较高。
4.Mechanical Layers(机械层）可用来绘制PCB印制板的外形，及需挖孔部位，也可用来做注释PCB尺寸等，可用来绘制PCB印制板的外形，及需挖孔部位，注意PCB外形，挖空部位和PCB的注释尺寸不要用同一机械层，比如机械层1用来绘制PCB外形及挖空，机械层13用来注释尺寸等，分开后印制板厂家的技术人员会根据此层的东西自己分析是否需要将此层制作出来。

5.Top Overlay(顶层丝印层)（黄色）就是板子正面的字符，对应TopLayer(顶层)单面板就用到这层字符就可以了，Bottom Overlay(底层丝印层）（褐色）对应BottomLayer(底层)就是板子背面的字符，双面板时候用到以上两层字符。

6.KeepOutLayer(禁止布线层）作用是绘制禁止布线区域，如果印制板中没有绘制机械层的情况下，印制板厂家的人会以此层来做为PCB外形来处理。如过KEEPOUT LAYER层和机械层都有的情况下，默认是以机械层为PCB外形，但印制板厂家的技术人员会自己去区分，但是区分不出来的情况下他们会默认以机械层当外形层。

7.Multi layer(多层)（银色）所有布线层都包括，一般单双面的插件焊盘就在这层，花条线条就是所有层都画上了。

一、Signal Layers(信号层)

Protel98、Protel99提供了16个信号层：Top(顶层)、Bottom(底层)和Mid1-Mid14(14个中间层）。

信号层就是用来完成印制电路板铜箔走线的布线层。在设计双面板时，一般只使用Top(顶层)和Bottom(底层)两层，当印制电路板层数超过4层时，就需要使用Mid(中间布线层)。

二、Internal Planes(内部电源/接地层)

Protel98、Protel99提供了Plane1-Plane4(4个内部电源/接地层)。内部电源/接地层主要用于4层以上印制电路板作为电源和接地专用布线层，双面板不需要使用。

三、Mechanical Layers(机械层)

机械层一般用来绘制印制电路板的边框(边界)，通常只需使用一个机械层。有Mech1-Mech4(4个机械层)。

四、Drkll Layers(钻孔位置层)

共有2层：“Drill Drawing”和“Drill Guide”。用于绘制钻孔孔径和孔的定位。

五、Solder Mask(阻焊层)

共有2层：Top(顶层)和Bottom(底层)。阻焊层上绘制的时印制电路板上的焊盘和过孔周围的保护区域。

六、Paste Mask(锡膏防护层)

共有2层：Top(顶层)和Bottom(底层)。锡膏防护层主要用于有表面贴元器件的印制电路板，这时表帖元器件的安装工艺所需要的，无表帖元器件时不需要使用该层。

七、Silkscreen(丝印层)

共有2层：Top(顶层)和Bottom(底层)。丝印层主要用于绘制文字说明和图形说明，如元器件的外形轮廓、标号和参数等。

八、Other(其它层)

共有8层：“Keep Out(禁止布线层)”、“Multi Layer(多层面，PCB板的所有层)”、“Connect(连接层)”“DRC Error(错误层)”、2个“Visible Grid(可视网格层)”、“Pad Holes(焊盘孔层)”和“Via Holes(过孔孔层)”。其中有些层是系统自己使用的，如Visible Grid(可视网格层)就是为了设计者在绘图时便于定位。而Keep Put(禁止布线层)是在自动布线时使用，手工布线不需要使用。

对于手工绘制双面印制电路板来说，使用最多的是Top Layers(顶层铜箔布线)、Bottom Layers（底层铜箔布线）和Top Silkscreen(顶层丝引层)。每一个图层都可以选择一个自己习惯的颜色，一般顶层用红色、底层用蓝色、文字及符号用绿色或白色、焊盘和过孔用黄色。

toplayer和bottomlayer：分别为顶层和底层，即电路板的外表上层和下层，通常的信号线都是在上面布置的，如双层板。对于多层板，也可在中间添加信号层布线。

Mechanical 机械层：定义整个PCB板的外观，即整个PCB板的外形结构。

Keepoutlayer 禁止布线层：定义在布电气特性的铜一侧的边界。也就是说先定义了禁止布线层后，在以后的布过程中，所布的具有电气特性的线不可以超出禁止布线层的边界。

Topoverlay 顶层丝印层

Bottomoverlay 底层丝印层：定义顶层和底的丝印字符，就是一般在PCB板上看到的元件编号和一些字符。

Toppaste 顶层焊盘层

Bottompaste 底层焊盘层：指我们可以看到的露在外面的铜铂。

Topsolder 顶层阻焊层

Bottomsolder 底层阻焊层：与toppaste和bottompaste两层相反，是要盖绿油的层。

Drillguide 过孔引导层

Drilldrawing 过孔钻孔层

Multiplayer 多层：指PCB板的所有层。

1.TopLayer元件层、BottomLayer布线与插件式元件的焊接层、MidLayerx中间层，这几层是用来画导线或覆铜的（当然还有TopLayer、BottomLayer的SMT贴片器件的焊盘PAD）；

2.Top Solder、Bottom Solder、Top Paste、Bottom Paste，这四层是与穿越两层以上器件PAD相关的；一般Paste层留的孔会比焊盘小（Paste表面意思是指焊膏层，就是说可以用它来制作印刷锡膏的钢网，这层只需要露出所有需要贴片焊接的焊盘，并且开孔可能会比实际焊盘小）；然后，要往PCB版上刷绿油（阻焊）吧，这就是Solder层，Solder层要把PAD露出来吧，这就是我们在只显示Solder层时看到的小圆圈或小方圈，一般比焊盘大（Solder表面意思是指阻焊层，就是用它来涂敷绿油等阻焊材料，从而防止不需要焊接的地方沾染焊锡的，这层会露出所有需要焊接的焊盘，并且开孔会比实际焊盘要大）；这几层一般为黄色（铜）或白色（锡）；

3.Top Overlay、Bottom Overlay，丝印层，PCB表面的文字或电阻电容符号或器件边框等，一般为白色；

4.Keepout，画边框，确定电气边界；

5.Mechanical layer，真正的物理边界，定位孔的就按照Mechanical layer的尺寸来做的，但PCB厂的工程师一般不懂这个。所以最好是发给PCB厂之前将keepout layer层删除；

6.Multi Layer，贯穿各层的，像过孔（到底层或顶层的过孔VIA也有Solder和Paste）；

7.Drill guide、Drill drawing，钻孔层；

来源：网络

围观 418

MCU加油站

PCB

页面

本土热门MCU

热门话题

应用

热门产品

关键技术

近期产品推荐

近期活动

微信公众号