PCB

重温电源PCB结构

在聊PCB演化历程之前,首先我们来温习一下电源的PCB结构。

▍ EMI滤波

EMI滤波系统在电源中的作用是过滤掉市电中的杂质,使输入电流更加纯净不会干扰硬件工作。一般来说,一个价格正常的电源都会有一、二级EMI滤波。有些电源会把一级EMI滤波做在输入电源线脚上,而上图的电源则将其做在PCB板上。

▍ 整流桥

电流经过滤波后进入PFC,首先通过整流桥,整流桥将交流电转换成直流电。一般来说,整流桥在工作时都会有不少发热量,设计优秀的电源会将整流桥锁在散热片上,像爱国者电竞500把两块整流桥直接设计在PCB板上是不合理的。

▍ PFC

从整流桥出来的电流进入PFC,PFC是Power Factor Correction的简称,翻译过来就是功率因素校正。交流电成波浪状,采用PFC的电源可利用不仅是波峰和谷峰附近的电能,提高利用率。

▍ 主电容

主电容(PFC电容)在电源中的作用:一是滤波,二是贮存电量保证突然断电时有一定的电量支持电脑硬件作出反应。

▍ 变压系统

接下来是变压系统,一般分为大小变压器,将市电降压到适合主机使用。图中较大的便是主变压器。

▍ 整流、稳压、滤波

整流管锁在金属片上

变压器出来的电流会由经过一次整流变成直流电,然后进行稳压滤波后才能输出到电脑的各个硬件上。

电源PCB各结构的演化

复习完电源PCB的大致结构,接下来就是今天的主题。这次我主要说说电源PCB上的 PFC 、 变压系统 、 整流 、 稳压系统 的演变。

PFC的变化

在很久很久以前, PC电源并没有PFC结构 ,市电输入后经过二极管整流电容滤波, 只能利用到波浪状交流电的波谷和峰谷附近的能量 ,在一个周期的其他时间都不会有电流输入, 利用率相当低 。而电源没用到的电能并不会计入电费中,因此我们并不会造成任何浪费。相反则是国家供电网会浪费电能。我国PC的 3C认证是电源必须有PFC结构 。

电容左侧的被动式PFC

PFC分为主动式PFC和被动式PFC。被动式PFC就是一个体积较大的电感线圈,它的 功率校正因素最高也只能去到0.8 ,而且输入电压范围不能太宽。不过这种结构胜在 成本低 ,在很多低端电源上能见到它的踪迹。

电感线圈左右有控制IC和电容

为了提高利用率、扩大输入电压范围,很多电源都舍弃被动式PFC改为采用主动式PFC。主动式PFC由电感线圈,滤波电容、开关管以及控制IC等元器件组成。它的功率校正因素可以轻松达到 99% 以上,输入电压范围也可达到90-240V,但成本也相应提高不少。从被动式PFC进化成主动式PFC,电源的减少浪费电能,确实是好事。

淘宝知名品牌“爵柏”的水泥PFC

然而有些黑心商家出售的电源居然用“水泥PFC”,这种假PFC里面只有一块水泥。这种电源使用起来是相当危险的,大家在购买电源时注意要优先选择采用主动式PFC的电源,如果想购买低功率电源可以适当买被动式PFC的电源。

变压结构的变化

说到变压结构就要谈到一件事:之前气味大师的一篇文章中,有位网友误将LLC认作老式半桥,并大言不惭指责我,更可笑的是居然还有不少网友点赞认同。当然这也不怪他,这两种结构粗略一看十分相似,希望大家看完这篇文章后能分清它们的不同,不要再闹出这种笑话了。

一大两小变压器与LLC结构类似

先说说老式半桥,它的结构十分明显,变压系统里有 一大两小三个变压器 。由于这是一种年代久远的电源结构,因此它的转换效率并不高,最顶尖也不到80%。但是它的成本相当低,一般会出现在低价低功率的电源上。这种结构一般会 搭配被动式PFC,使成本降到最低 ,不过现在已经很少有这种结构的电源了。(年代过于久远,找不到清晰的素材)

位于正中间的大小变压器

在二十一世纪初开始兴起另一种变压结构:正激结构。以开关管数量不同分别有单管正激和双管正激结构。这种结构的最大特点是变压系统中有 一大一小两个变压器 。双管正激结构的开关管更多,性能比单管正激结构强不少,因此现在已经很少有单管正激结构的电源了。相较老式半桥,正激结构的电源转换率能大大提高,能达到银牌标准,但却很难达到金牌标准以上。

这里就要引出一种拓展版结构:有源钳位正激结构,它是由全汉创造出来的一种结构。它能把电源转换率可以做到金牌标准以上,不过用料不足会导致输出纹波过大,因此相应成本也提高不少。由于这种结构普及率较低,我就不多介绍了。

近几年兴起一种名为LLC的新型结构,上文提到这种结构与老式半桥类似,都是有 一大两小三个变压器 。其实这里有个很简单的区分方法,老式半桥电源转换率极低,而LLC电源的转换率能轻松达到金牌标准。我们只需要通过电源转换率即可分辨两种不同结构。LLC又分为LLC半桥和LLC全桥。一般来说这种结构的电源转换率能做到白金标准,相较于双管正激结构,它的成本较低,动态性能较弱,可以通过无脑堆料增加电容的方式弥补缺陷,是目前最流行的电源结构。不过在400W以下的电源,LLC结构的表现却逊色于双管正激。

与LLC半桥相比,LLC全桥的工艺更加复杂,但是在功率和转换率上又有所提升,相应地成本也会提高。我们能在高功率的白金标准电源上看到这种结构。

整流管的进化

接下来说说整流管的变化,其实整流管变化不多。以前的电源大多采用多枚肖特基管进行整流,而现在越来越多厂商采用MOS管代替肖特基管进行同步整流。采用MOS管可以进一步提高电源转换率,金牌标准以上的电源基本都能看到这个设计。

稳压输出结构也有优化

最后要说一下稳压输出部分。我们常见的电源会采用单路磁放大,双路磁放大或者DC-DC结构。这种结构会影响+12V、+5V和+3.3V的输出的电压偏移。DC-DC的控制性能最强,其次是双路磁放大,最差的结构则是单路磁放大。这些不同结构之间的区别也是相当好辨认的。

单路磁放大,将+3.3V单独分出一路输出,它的特征是 主变压器附近会有一个小线圈 。而+12V和+5V由PWM芯片控制。因此+12V高负载时会对+5V输出电压造成很大影响。而在 稳流结构的位置会有两个线圈 分别给+12V和+5V进行稳流。

双路磁放大,将+5V和+3.3V独立出来,这种结构的特点是在 主变压器附近会有两个小线圈 , 稳流结构的位置会有3个大线圈 对应+12V、+5V和+3.3V。因为+5V和+3.3V独立出来,+12V高负载时对其他两路输出电压的影响会有所减少。这是一种从单路磁放大进化而来的结构,解决了单路磁放大使用上出现的部分缺陷。

虽然双路磁放大结构可以控制+12V对+5V和+3.3V的电压影响,但并不能完全解决问题。因此一种新型的稳流结构面世:DC-DC结构。简单来说,这种结构是从+12V取电直接降压成+5V和+3.3V然后输出,因此+12V的额定功率可以无限制地做大。这种结构是最容易辨别的,在稳流结构的位置上会有一块垂直的PCB,上面带有两个线圈。

甚至我们不需要拆开电源内部就能分别一个电源是不是DC-DC结构。我们可以观察电源的铭牌,如果 电源的+12V最大功率是十分接近电源额定功率 ,则这个电源是采用DC-DC结构。DC-DC也在逐渐代替双路磁放大成为高瓦数电源的标配设计。

尾声

随着时间推移,电源的结构设计在不断发生变化。从很久以前的老式半桥变成正激结构再到现在的LLC结构,甚至还有有源钳位或移相全桥等结构,都在往高转换率方向发展。而稳压结构则是从单路磁放大到双路磁放大再到现在流行的DC-DC结构,以更稳定的电压输出为目标进化。有不少网友会说:“我很久以前买的一个电源到现在都能用”,“便宜的电源不也是用的好好的”。其实当你的电脑功率不高时,配置再差的电源也能勉强支持电脑运作。不过便宜的电源对电脑供电会造成不少影响。

目前大部分电源都至少采用双管正激结构,而转换率高的电源则会采用LLC结构,当然我们要注意采用LLC半桥的电源的价格不能太便宜,因为这种结构的电源必须通过一定数量和质量的电容才能支撑起性能。稳压结构则关系到电源输出到电脑的电压稳定性。在选购400W以下的电源时,我们可以适当购买单路磁放大结构的电源。不过最好还是购买双路磁放大 或DC-DC结构的电源。值得高兴的是,很多新设计的金牌电源都会采用LLC加DC-DC这种比较先进的结构。相信看完这篇文章,大家对电源结构及发展又有更进一步的了解。

来源:21IC

围观 406

布线(Layout)是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能,大多数高速的设计理论也要最终经过 Layout 得以实现并验证,由此可见,布线在高速 PCB 设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况,分析其合理性,并给出一些比较优化的走线策略。

主要从直角走线,差分走线,蛇形线等三个方面来阐述。

1. 直角走线

直角走线一般是PCB布线中要求尽量避免的情况,也几乎成为衡量布线好坏的标准之一,那么直角走线究竟会对信号传输产生多大的影响呢?从原理上说,直角走线会使传输线的线宽发生变化,造成阻抗的不连续。其实不光是直角走线,顿角,锐角走线都可能会造成阻抗变化的情况。

直角走线的对信号的影响就是主要体现在三个方面:

一是拐角可以等效为传输线上的容性负载,减缓上升时间;
二是阻抗不连续会造成信号的反射;
三是直角尖端产生的EMI。

PCB直角走线的影响

传输线的直角带来的寄生电容可以由下面这个经验公式来计算:

C=61W(Er)1/2/Z0

在上式中,C 就是指拐角的等效电容(单位:pF),W指走线的宽度(单位:inch),εr指介质的介电常数,Z0就是传输线的特征阻抗。举个例子,对于一个4Mils的50欧姆传输线(εr为4.3)来说,一个直角带来的电容量大概为0.0101pF,进而可以估算由此引起的上升时间变化量:
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
通过计算可以看出,直角走线带来的电容效应是极其微小的。

由于直角走线的线宽增加,该处的阻抗将减小,于是会产生一定的信号反射现象,我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗,然后根据经验公式计算反射系数:
ρ=(Zs-Z0)/(Zs+Z0)
一般直角走线导致的阻抗变化在7%-20%之间,因而反射系数最大为0.1左右。而且,从下图可以看到,在W/2线长的时间内传输线阻抗变化到最小,再经过W/2时间又恢复到正常的阻抗,整个发生阻抗变化的时间极短,往往在10ps 之内,这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。

PCB直角走线的影响

很多人对直角走线都有这样的理解,认为尖端容易发射或接收电磁波,产生 EMI,这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示,直角走线并不会比直线产生很明显的 EMI。也许目前的仪器性能,测试水平制约了测试的精确性,但至少说明了一个问题,直角走线的辐射已经小于仪器本身的测量误差。

总的说来,直角走线并不是想象中的那么可怕。至少在GHz以下的应用中,其产生的任何诸如电容,反射,EMI等效应在TDR测试中几乎体现不出来,高速PCB设计工程师的重点还是应该放在布局,电源/地设计,走线设计,过孔等其他方面。当然,尽管直角走线带来的影响不是很严重,但并不是说我们以后都可以走直角线,注意细节是每个优秀工程师必备的基本素质,而且,随着数字电路的飞速发展,PCB 工程师处理的信号频率也会不断提高,到 10GHz 以上的 RF 设计领域,这些小小的直角都可能成为高速问题的重点对象。

2. 差分走线

差分信号(Differential Signal)在高速电路设计中的应用越来越广泛,电路中最关键的信号往往都要采用差分结构设计,什么另它这么倍受青睐呢?在PCB设计中又如何能保证其良好的性能呢?带着这两个问题,我们进行下一部分的讨论。

PCB直角走线的影响

何为差分信号?通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态"0"还是"1"。而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面:

a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消。

b.能有效抑制 EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,耦合的越紧密,泄放到外界的电磁能量越少。

c.时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。目前流行的LVDS(low voltage differential signaling)就是指这种小振幅差分信号技术。

对于PCB工程师来说,最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求,那就是"等长、等距"。等长是为了保证两个差分信号时刻保持相反极性,减少共模分量;等距则主要是为了保证两者差分阻抗一致,减少反射。"尽量靠近原则"有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的,不少工程师似乎还不了解高速差分信号传输的本质。

下面重点讨论一下PCB差分信号设计中几个常见的误区。

误区一:认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑,或者对高速信号传输的机理认识还不够深入。从图 1-8-15 的接收端的结构可以看到,晶体管Q3,Q4 的发射极电流是等值,反向的,他们在接地处的电流正好相互抵消(I1=0),因而差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径,其实在信号回流分析上,差分走线和普通的单端走线的机理是一致的,即高频信号总是沿着电感最小的回路进行回流,最大的区别在于差分线除了有对地的耦合之外,还存在相互之间的耦合,哪一种耦合强,那一种就成为主要的回流通路。图 1-8-16 是单端信号和差分信号的地磁场分布示意图。

PCB直角走线的影响

在PCB电路设计中,一般差分走线之间的耦合较小,往往只占10~20%的耦合度,更多的还是对地的耦合,所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候,无参考平面的区域,差分走线之间的耦合才会提供主要的回流通路,见图 1-8-17所示。尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重,但还是会降低差分信号的质量,增加 EMI,要尽量避免。也有些设计人员认为,可以去掉差分走线下方的参考平面,以抑制差分传输中的部分共模信号,但从理论上看这种做法是不可取的,阻抗如何控制?不给共模信号提供地阻抗回路,势必会造成EMI辐射,这种做法弊大于利。

PCB直角走线的影响

误区二:认为保持等间距比匹配线长更重要。在实际的PCB布线中,往往不能同时满足差分设计的要求。由于管脚分布,过孔,以及走线空间等因素存在,必须通过适当的绕线才能达到线长匹配的目的,但带来的结果必然是差分对的部分区域无法平行,这时候我们该如何取舍呢?在下结论之前我们先看看下面一个仿真结果。

PCB直角走线的影响

从上面的仿真结果看来,方案 1 和方案 2 波形几乎是重合的,也就是说,间距不等造成的影响是微乎其微的,相比较而言,线长不匹配对时序的影响要大得多(方案3)。再从理论分析来看,间距不一致虽然会导致差分阻抗发生变化,但因为差分对之间的耦合本身就不显著,所以阻抗变化范围也是很小的,通常在10%以内,只相当于一个过孔造成的反射,这对信号传输不会造成明显的影响。而线长一旦不匹配,除了时序上会发生偏移,还给差分信号中引入了共模的成分,降低信号的质量,增加了EMI。

可以这么说,PCB 差分走线的设计中最重要的规则就是匹配线长,其它的规则都可以根据设计要求和实际应用进行灵活处理。

误区三:认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合,既可以提高对噪声的免疫力,还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的,但不是绝对的,如果能保证让它们得到充分的屏蔽,不受外界干扰,那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢?增大与其它信号走线的间距是最基本的途径之一,电磁场能量是随着距离呈平方关系递减的,一般线间距超过4 倍线宽时,它们之间的干扰就极其微弱了,基本可以忽略。此外,通过地平面的隔离也可以起到很好的屏蔽作用,这种结构在高频的(10G以上)IC封装PCB 设计中经常会用采用,被称为CPW结构,可以保证严格的差分阻抗控制(2Z0),如图1-8-19。

PCB直角走线的影响

差分走线也可以走在不同的信号层中,但一般不建议这种走法,因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果,引入共模噪声。此外,如果相邻两层耦合不够紧密的话,会降低差分走线抵抗噪声的能力,但如果能保持和周围走线适当的间距,串扰就不是个问题。在一般频率(GHz 以下),EMI也不会是很严重的问题,实验表明,相距500Mils的差分走线,在3米之外的辐射能量衰减已经达到60dB,足以满足FCC的电磁辐射标准,所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。

3. 蛇形线

蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时,满足系统时序设计要求。设计者首先要有这样的认识:蛇形线会破坏信号质量,改变传输延时,布线时要尽量避免使用。但实际设计中,为了保证信号有足够的保持时间,或者减小同组信号之间的时间偏移,往往不得不故意进行绕线。

PCB直角走线的影响

那么,蛇形线对信号传输有什么影响呢?走线时要注意些什么呢?其中最关键的两个参数就是平行耦合长度(Lp)和耦合距离(S),如图1-8-21所示。很明显,信号在蛇形走线上传输时,相互平行的线段之间会发生耦合,呈差模形式,S越小,Lp越大,则耦合程度也越大。可能会导致传输延时减小,以及由于串扰而大大降低信号的质量,其机理可以参考第三章对共模和差模串扰的分析。

PCB直角走线的影响

下面是给Layout工程师处理蛇形线时的几点建议:

1.尽量增加平行线段的距离(S),至少大于3H,H指信号走线到参考平面的距离。通俗的说就是绕大弯走线,只要S足够大,就几乎能完全避免相互的耦合效应。
2.减小耦合长度Lp,当两倍的Lp延时接近或超过信号上升时间时,产生的串扰将达到饱和。
3.带状线(Strip-Line)或者埋式微带线(Embedded Micro-strip)的蛇形线引起的信号传输延时小于微带走线(Micro-strip)。理论上,带状线不会因为差模串扰影响传输速率。
4.高速以及对时序要求较为严格的信号线,尽量不要走蛇形线,尤其不能在小范围内蜿蜒走线。
5.可以经常采用任意角度的蛇形走线,如图1-8-20中的C结构,能有效的减少相互间的耦合。
6.高速PCB 设计中,蛇形线没有所谓滤波或抗干扰的能力,只可能降低信号质量,所以只作时序匹配之用而无其它目的。
7.有时可以考虑螺旋走线的方式进行绕线,仿真表明,其效果要优于正常的蛇形走线。

来源:tq3101955

围观 299

信号完整性是指信号在传输路径上的质量,即信号在电路中能以正确的时序和电压电平作出响应的能力。如果电路设计能够达到把信号以规定的时序、持续时间和电压幅值在互连系统中传输,就表明该电路具有良好的信号完整性。

信号完整性问题体现在很多方面,当信号上升时间减小到一定的程度,电路板上的寄生电容和寄生电感开始导致一些可能影响电路性能的噪声信号和瞬态信号时,就需要考虑信号的完整性问题,它可能会造成以下问题的发生。

1、延迟:延迟是指信号在PCB板的传输线上以有限的速度传输,信号从发送端发出到达接收端,其间存在一个传输延迟。信号延迟会对系统的时序产生影响;传输延迟主要取决于导线的长度和导线周围介质的介电常数。在高速数字系统中,信号传输线长度是影响时钟脉冲相位差的最直接因素,时钟脉冲相位差是指同时产生的两个时钟信号到达接收端的时间不同步。时钟脉冲相位差降低了信号沿到达的可预测性,如果时钟脉冲相位差太大,会在接收端产生错误的信号。

2、反射:反射就是信号在信号线上的回波。当信号延迟时间远大于信号跳变时间时,信号线必须当作传输线。当传输线的特性阻抗与负载阻抗不匹配时,信号功率(电压或电流)的一部分传输到线上并到达负载处,但是有一部分被反射了。若负载阻抗小于原阻抗,反射为负;反之,反射为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面不连续等因素的变化均会导致此类反射。

3、串扰:串扰是两条信号线之间的耦合、信号线之间的互感和互容引起信号线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。串扰噪声源于信号线网之间、信号系统和电源分布系统之间、过孔之间的电磁耦合。串绕有可能引起假时钟、间歇性数据错误等,对邻近信号的传输质量造成影响。现实中,无法完全消除串扰,但可将其控制在系统所能承受的范围之内。PCB板层的参数、信号线间距、驱动端和接收端的电气特性、基线端接方式对串扰都有一定的影响。

4、过冲和下冲:过冲就是第一个峰值或谷值超过设定电压,对于上升沿,是指最高电压;对于下降沿,是指最低电压。下冲是指下一个谷值或峰值超过设定电压。过分的过冲能够引起保护二极管工作,导致其过早的失效。过分的下冲能够引起假的时钟或数据错误(误操作)。

5、振荡和环绕振荡:振荡现象是反复出现的过冲和下冲。信号的振荡即是由线上过渡的电感和电容引起的振荡,属于欠阻尼状态,而环绕振荡,属于过阻尼状态。振荡和环绕振荡同反射一样也是由多种因素引起的,振荡可以通过适当的端接予以减小,但是不可能完全消除。

为了提高高速信号质量,需理解如下三个重要的电子学原理:

(1)电流是电子的流动;
(2)电流只能在闭合的回路中流动;
(3)电流在闭合回路中是恒定的。

一般来说,PCB设计者要花费大量的时间和精力对信号线的流动路径进行设计规划,并且处理返回信号,使信号可以寻找路径返回。信号线完整性问题的一个基本原因就是对信号回流路径的控制,在布置好元件的同时形成回路。

本文转载自网络,转载此文目的在于传递更多信息,版权归原作者所有。

围观 405

PCB作为各种元器件的载体与电路信号传输的枢纽已经成为电子信息产品的最为重要而关键的部分,其质量的好坏与可靠性水平决定了整机设备的质量与可靠性。

随着电子信息产品的小型化以及无铅无卤化的环保要求,PCB也向高密度高Tg以及环保的方向发展。但是由于成本以及技术的原因,PCB在生产和应用过程中出现了大量的失效问题,并因此引发了许多的质量纠纷。为了弄清楚失效的原因以便找到解决问题的办法和分清责任,必须对所发生的失效案例进行失效分析。

失效分析的基本流程
  
要获得PCB失效或不良的准确原因或者机理,必须遵守基本的原则及分析流程,否则可能会漏掉宝贵的失效信息,造成分析不能继续或可能得到错误的结论。

一般的基本流程是,首先必须基于失效现象,通过信息收集、功能测试、电性能测试以及简单的外观检查,确定失效部位与失效模式,即失效定位或故障定位。
  
对于简单的PCB或PCBA,失效的部位很容易确定,但是,对于较为复杂的BGA或MCM封装的器件或基板,缺陷不易通过显微镜观察,一时不易确定,这个时候就需要借助其它手段来确定。
  
接着就要进行失效机理的分析,即使用各种物理、化学手段分析导致PCB失效或缺陷产生的机理,如虚焊、污染、机械损伤、潮湿应力、介质腐蚀、疲劳损伤、CAF或离子迁移、应力过载等等。
  
再就是失效原因分析,即基于失效机理与制程过程分析,寻找导致失效机理发生的原因,必要时进行试验验证,一般尽应该可能的进行试验验证,通过试验验证可以找到准确的诱导失效的原因。

PCB失效了?可能是这些原因导致的

这就为下一步的改进提供了有的放矢的依据。最后,就是根据分析过程所获得试验数据、事实与结论,编制失效分析报告,要求报告的事实清楚、逻辑推理严密、条理性强,切忌凭空想象。
  
分析的过程中,注意使用分析方法应该从简单到复杂、从外到里、从不破坏样品再到使用破坏的基本原则。只有这样,才可以避免丢失关键信息、避免引入新的人为的失效机理。
  
就好比交通事故,如果事故的一方破坏或逃离了现场,在高明的警察也很难作出准确责任认定,这时的交通法规一般就要求逃离现场者或破坏现场的一方承担全部责任。
  
PCB或PCBA的失效分析也一样,如果使用电烙铁对失效的焊点进行补焊处理或大剪刀进行强力剪裁PCB,那么再分析就无从下手了,失效的现场已经破坏了。特别是在失效样品少的情况下,一旦破坏或损伤了失效现场的环境,真正的失效原因就无法获得了。

失效分析技术

光学显微镜
  
光学显微镜主要用于PCB的外观检查,寻找失效的部位和相关的物证,初步判断PCB的失效模式。外观检查主要检查PCB的污染、腐蚀、爆板的位置、电路布线以及失效的规律性、如是批次的或是个别,是不是总是集中在某个区域等等。
  
X射线
  
对于某些不能通过外观检查到的部位以及PCB的通孔内部和其他内部缺陷,只好使用X射线透视系统来检查。

X光透视系统就是利用不同材料厚度或是不同材料密度对X光的吸湿或透过率的不同原理来成像。该技术更多地用来检查PCBA焊点内部的缺陷、通孔内部缺陷和高密度封装的BGA或CSP器件的缺陷焊点的定位。
  
切片分析
  
切片分析就是通过取样、镶嵌、切片、抛磨、腐蚀、观察等一系列手段和步骤获得PCB横截面结构的过程。通过切片分析可以得到反映PCB(通孔、镀层等)质量的微观结构的丰富信息,为下一步的质量改进提供很好的依据。但是该方法是破坏性的,一旦进行了切片,样品就必然遭到破坏。
  
扫描声学显微镜
  
目前用于电子封装或组装分析的主要是C模式的超声扫描声学显微镜,它是利用高频超声波在材料不连续界面上反射产生的振幅及位相与极性变化来成像,其扫描方式是沿着Z轴扫描X-Y平面的信息。
  
因此,扫描声学显微镜可以用来检测元器件、材料以及PCB与PCBA内部的各种缺陷,包括裂纹、分层、夹杂物以及空洞等。如果扫描声学的频率宽度足够的话,还可以直接检测到焊点的内部缺陷。

典型的扫描声学的图像是以红色的警示色表示缺陷的存在,由于大量塑料封装的元器件使用在SMT工艺中,由有铅转换成无铅工艺的过程中,大量的潮湿回流敏感问题产生,即吸湿的塑封器件会在更高的无铅工艺温度下回流时出现内部或基板分层开裂现象,在无铅工艺的高温下普通的PCB也会常常出现爆板现象。
  
此时,扫描声学显微镜就凸现其在多层高密度PCB无损探伤方面的特别优势。而一般的明显的爆板则只需通过目测外观就能检测出来。

来源:电子产品世界

围观 427

很多时候,PCB走线中途会经过过孔、测试点焊盘、短的stub线等,都存在寄生电容,必然对信号造成影响。走线中途的电容对信号的影响要从发射端和接受端两个方面分析,对起点和终点都有影响。

首先按看一下对信号发射端的影响。当一个快速上升的阶跃信号到达电容时,电容快速充电,充电电流和信号电压上升快慢有关,充电电流公式为:I=C*dV/dt。电容量越大,充电电流越大,信号上升时间越快,dt越小,同样使充电电流越大。

我们知道,信号的反射与信号感受到的阻抗变化有关,因此为了分析,我们看一下,电容引起的阻抗变化。

在电容开始充电的初期,阻抗表示为:
PCB走线中途容性负载反射
这里dV实际上是阶跃信号电压变化,dt为信号上升时间,电容阻抗公式变为:
PCB走线中途容性负载反射
从这个公式中,我们可以得到一个很重要的信息,当阶跃信号施加到电容两端的初期,电容的阻抗与信号上升时间和本身的电容量有关。

通常在电容充电初期,阻抗很小,小于走线的特性阻抗。信号在电容处发生负反射,这个负电压信号和原信号叠加,使得发射端的信号产生下冲,引起发射端信号的非单调性。

对于接收端,信号到达接收端后,发生正反射,反射回来的信号到达电容位置,那个样发生负反射,反射回接收端的负反射电压同样使接收端信号产生下冲。

为了使反射噪声小于电压摆幅的5%(这种情况对信号影响可以容忍),阻抗变化必须小于10%。那么电容阻抗应该控制在多少?电容的阻抗表现为一个并联阻抗,我们可以用并联阻抗公式和反射系数公式来确定它的范围。对于这种并联阻抗,我们希望电容阻抗越大越好。假设电容阻抗是PCB走线特性阻抗的k倍,根据并联阻抗公式得到电容处信号感受到的阻抗为:
PCB走线中途容性负载反射
阻抗变化率为:
PCB走线中途容性负载反射
PCB走线中途容性负载反射,也就是说,根据这种理想的计算,电容的阻抗至少要是PCB特性阻抗的9倍以上。实际上,随着电容的充电,电容的阻抗不断增加,并不是一直保持最低阻抗,另外,每一个器件还会有寄生电感,使阻抗增加。因此这个9倍限制可以放宽。在下边的讨论中假设这个限制是5倍。

有了阻抗的指标,我们就可以确定能容忍多大的电容量。电路板上50欧姆特性阻抗很常见,我就用50欧姆来计算。
PCB走线中途容性负载反射
得出:
PCB走线中途容性负载反射

即在这种情况下,如果信号上升时间为1ns,那么电容量要小于4皮法。反之,如果电容量为4皮法,则信号上升时间最快为1ns,如果信号上升时间为0.5ns,这个4皮法的电容就会产生问题。

这里的计算只不过是为了说明电容的影响,实际电路中情况十分复杂,需要考虑的因素更多,因此这里计算是否精确没有实际意义。关键是要通过这种计算理解电容是如何影响信号的。我们对电路板上每一个因素的影响都有一个感性认识后,就能为设计提供必要的指导,出现问题就知道如何去分析。精确的评估需要用软件来仿真。

总结:

1 PCB走线中途容性负载使发射端信号产生下冲,接收端信号也会产生下冲。

2 能容忍的电容量和信号上升时间有关,信号上升时间越快,能容忍的电容量越小。

转自:博客园 - 苍月代表我

围观 364

一、电源平面和地平面要满足20H规则

二、当电源层、底层数及信号的走线层数确定后,为使PCB具有良好的EMC性能它们之间的相对排布位置基本要求如下

1.元器件层下面(第二层)为地平面,提供器件屏蔽层及为顶层布线提供参考平面。

2.所有信号层尽可能与地平面相邻

3.尽量避免两信号层走线相邻。如果无法避免,应加大相邻信号层的走线间距,是两层信号线走线在上下位置呈垂直走线状态

4.主电源尽可能与其对应地相邻,并尽可能减小电源和地平面之间的距离,以小于5mil为优,最好不要超过10mil

5.兼顾层压结构的对称叠层还要兼顾PCB制造工艺和控制PCB的翘曲度。通常民用产品采用IPC_II标准,要求PCB的翘曲度要小于0.75%。

6.采用偶数层结构。

三、常见的PCB叠层结构

1、四层板的叠层结构:

 a.TOP、GND02、PWR03、BOTTOM;(TOP层下面有完整的地平面为最优布线层,关键信号应该优先布置在该层。电源平面和地平面的距离不宜过厚最好不超过5mil)

 b.TOP、PWR02、GND03、BOTTOM;(此方案和方案a类似)

 c.GND01、S02、S03、GND04/PWR04(为达到一定的屏蔽效果,有时采用此方案)

2、六层板的叠层结构

 a.TOP、GND02、S03、PWR04、GND05、BOTTOM(此方案是业界主推的6层PCB的叠层设计方案,有3个布线层,一个电源平面,2个地平面。第4、5层之间的厚度要尽可能小弟3层是最佳布线层,告诉信号和高风险信      号优先布置在该层)

 b.TOP、GND02、S03、S04、PWR05、BOTTOM (当需要的布线层数多,对成本要求苛刻时可以采用此方案。该方案中S03是最优布线层)

 c.TOP、S02、GND03、PWR04、S05、BOTTOM(第3、4层之间芯板的厚度尽量小使电源阻抗较低,第1、2层要交叉走线,第5、6层要交叉走线靠近地平面的S02是最优布线层)

3、八层板的叠层结构

 a.TOP、GND02、S03、GND04、PWR05、S06、GND07、BOTTOM(业界主推的叠层方案,S03是最优布线层)

 b.TOP、GND02、S03、PWR1_04、GND05、S06、PWR2_07、BOTTOM(此方案试用于电源种类多,采用一个电源平面无法满足PCB供电需求的情况、PCB电源有交叉的情况;第3层和第6层是最佳布线层)

 c.TOP、GND1_02、S03、S04、PWR05、GND2_07、BOTTOM(此叠层结构电源平面和地平面的去耦效果很差,一般应用在布线层数要求较多且成本控制严格的设计中,如消费类平板;第2层和第6层是较好布线层,一般在平板类设计时,DDR及其他高速类的信号根据信号性质分类后布置在TOP层、第3层、第6层、第8层;叠层设计时应加大第3、4层的距离并交叉走线)

4、十层板的叠层结构

 a.TOP、GND1_02、S03、S04、GND2_05、PWR06、S07、S08、GND3_09、BOTTOM(单一电源平面的方案优先采用此叠层方案)

 b.TOP、GND1_02、S03、S04、PWR1_05、GND2_06、S07、S08、PWR2_09、BOTTOM(3、7层是最佳布线层)

 c.TOP、GND1_02、S03、GND2_04、PWR1_05、PWR2_06、GND3_07、S08、GND4_09、BOTTOM(在成本要求不高,EMC要求指标高且必须双电源平面供电要求情况下建议采用此方案;3、8层是最优布线层,可以适当加大5、6层两个电源平面的距离)

转自:听语

围观 427

PCB上模块的划分和关键器件的布局在PCB的EMC设计中有至关重要的作用。PCB上的各功能模块如频率生成器、电源模块、滤波器和晶振等PCB上的位置和方向对电磁场的发射和接收有巨大的影响。PCB上的器件可以根据 不同的标准进行划分,如按照功能、工作频率、信号类型等。

1.按照功能划分。

各电路按照实现功能的不同如时钟电路、放大电路、驱动电路、A/D D/A转换电路、I/O电路、开关电源电路和滤波电路等进行模块划分。在进行PCB设计时可以根据信号流对整个电路进行模块划分,从而保证整个电路布局的合理,达到整体布线路径断,各个模块互不交错的效果,减少各模块之间互相干扰的可能。

2.按照频率划分。

按照信号的工作频率和速度对电路模块进行划分,在布局是安装高频、中频和低频依次展开,布局互不交错。

3.按照信号类型划分。

电路模块按照数字电路和模拟电路进行划分。为了降低数字电路对模拟电路的干扰,在PCB布局是要给他们定义不同的区域,在空间上进行必要的隔离减小相互之间的耦合。对于A/D和D/A转换电路应该布放在数字电路和模拟电路交界的位置。电路模块布局的方向应该以信号的流向为前提,是信号引线最短并使模拟部分的引脚位于模拟地上方,数字部分位于数字地上方。

PCB布局是一个综合布局的过程。

电路布局的一个原则,是应该按照信号流向关系,尽可能的做到是关键的高速信号走线最短,其次考虑电路板的整齐美观。时钟信号应该尽可能端,如何无法缩短,则应该在时钟线两侧加屏蔽地线。对比较敏感的信号线也应该考虑采取一定的屏蔽措施。

时钟线有较大的对外辐射,因此应该让时钟电路尽量远离其他无关电路,另一方面要是时钟到负载的走线尽量短。在布线是优先考虑在内层走时钟线并进行必要的匹配和屏蔽处理。

低频数字I/O电路和模拟I/O电路应靠近连接器布放,时钟电路、高速电路和存储器等通常布放在电路板最靠近里面的位置,远离人接触的位置;中低速逻辑电路一般放置在电路板的中间位置;如何有A/D或D/A电路一般放置在电路板最中间的位置。

单板上一般都会有多个DC/DC电源,一般主电源都放置在单板电源的入口处,电源的放置应该考虑输入/输出线的顺畅,避免交叉。

线圈(包括继电器)是最有效的接收发射磁场的器件,在布局是线圈要原来EMI源(包括开关电源、时钟输出和总线驱动等)。线圈下方的PCB不能有高速走线或敏感的控制线,如果不能避免要考虑线圈的方向问题,要是场强的方向和线圈的平面平行,保证通过线圈的磁力线最少。

转自: 听语

围观 402

PCB板层介绍

TopLayer(顶层)画出来的线条是红色,就是一般双面板的上面一层,单面板就用不到这层。

BottomLayer(底层)画出来的线条是蓝色,就是单面板上面的线路这层。

MidLayer1(中间层1)这个是第一层中间层,好像有30层,一般设计人员用不到,你先不用管他,多面板时候用的。默认在99SE中不显示,也用不到。

Mechanical Layers(机械层)(紫红色)用于标记尺寸,板子说明,在PCB抄板加工的时候是忽略的,也就是板子做出来是看不出来的,简单点式注释的意思。

Top Overlay(顶层丝印层)(黄色)就是板子正面的字符,对应TopLayer(顶层)单面板就用到这层字符就可以了, Bottom Overlay(底层丝印层)(褐色)对应BottomLayer(底层)就是板子背面的字符,双面板时候用到以上两层字符。

KeepOutLayer(禁止布线层)(紫红色同机械层)简单说就是板子的边框,外型。

Multi layer(多层)(银色)所有布线层都包括,一般单双面的插件焊盘就在这层,花条线条就是所有层都画上了。

1.TopLayer(顶层)顶层布线层,用来画元件之间的电气连接线。

2.BottomLayer(底层)底层布线层,作用与顶层布线层。

3.MidLayer1(中间层1)作用是在制多层板时在此层也会绘制电气连接线,不过多层板成本比较高。
4.Mechanical Layers(机械层)可用来绘制PCB印制板的外形,及需挖孔部位,也可用来做注释PCB尺寸等,可用来绘制PCB印制板的外形,及需挖孔部位,注意PCB外形,挖空部位和PCB的注释尺寸不要用同一机械层,比如机械层1用来绘制PCB外形及挖空,机械层13用来注释尺寸等,分开后印制板厂家的技术人员会根据此层的东西自己分析是否需要将此层制作出来。

5.Top Overlay(顶层丝印层)(黄色)就是板子正面的字符,对应TopLayer(顶层)单面板就用到这层字符就可以了,Bottom Overlay(底层丝印层)(褐色)对应BottomLayer(底层)就是板子背面的字符,双面板时候用到以上两层字符。

6.KeepOutLayer(禁止布线层)作用是绘制禁止布线区域,如果印制板中没有绘制机械层的情况下,印制板厂家的人会以此层来做为PCB外形来处理。如过KEEPOUT LAYER层和机械层都有的情况下,默认是以机械层为PCB外形,但印制板厂家的技术人员会自己去区分,但是区分不出来的情况下他们会默认以机械层当外形层。

7.Multi layer(多层)(银色)所有布线层都包括,一般单双面的插件焊盘就在这层,花条线条就是所有层都画上了。

一、Signal Layers(信号层)

Protel98、Protel99提供了16个信号层:Top(顶层)、Bottom(底层)和Mid1-Mid14(14个中间层)。

信号层就是用来完成印制电路板铜箔走线的布线层。在设计双面板时,一般只使用Top(顶层)和Bottom(底层)两层,当印制电路板层数超过4层时,就需要使用Mid(中间布线层)。

二、Internal Planes(内部电源/接地层)

Protel98、Protel99提供了Plane1-Plane4(4个内部电源/接地层)。内部电源/接地层主要用于4层以上印制电路板作为电源和接地专用布线层,双面板不需要使用。

三、Mechanical Layers(机械层)

机械层一般用来绘制印制电路板的边框(边界),通常只需使用一个机械层。有Mech1-Mech4(4个机械层)。

四、Drkll Layers(钻孔位置层)

共有2层:“Drill Drawing”和“Drill Guide”。用于绘制钻孔孔径和孔的定位。

五、Solder Mask(阻焊层)

共有2层:Top(顶层)和Bottom(底层)。阻焊层上绘制的时印制电路板上的焊盘和过孔周围的保护区域。

六、Paste Mask(锡膏防护层)

共有2层:Top(顶层)和Bottom(底层)。锡膏防护层主要用于有表面贴元器件的印制电路板,这时表帖元器件的安装工艺所需要的,无表帖元器件时不需要使用该层。

七、Silkscreen(丝印层)

共有2层:Top(顶层)和Bottom(底层)。丝印层主要用于绘制文字说明和图形说明,如元器件的外形轮廓、标号和参数等。

八、Other(其它层)

共有8层:“Keep Out(禁止布线层)”、“Multi Layer(多层面,PCB板的所有层)”、“Connect(连接层)”“DRC Error(错误层)”、2个“Visible Grid(可视网格层)”、“Pad Holes(焊盘孔层)”和“Via Holes(过孔孔层)”。其中有些层是系统自己使用的,如Visible Grid(可视网格层)就是为了设计者在绘图时便于定位。而Keep Put(禁止布线层)是在自动布线时使用,手工布线不需要使用。

对于手工绘制双面印制电路板来说,使用最多的是Top Layers(顶层铜箔布线)、Bottom Layers(底层铜箔布线)和Top Silkscreen(顶层丝引层)。每一个图层都可以选择一个自己习惯的颜色,一般顶层用红色、底层用蓝色、文字及符号用绿色或白色、焊盘和过孔用黄色。

toplayer和bottomlayer:分别为顶层和底层,即电路板的外表上层和下层,通常的信号线都是在上面布置的,如双层板。对于多层板,也可在中间添加信号层布线。

Mechanical 机械层:定义整个PCB板的外观,即整个PCB板的外形结构。

Keepoutlayer 禁止布线层:定义在布电气特性的铜一侧的边界。也就是说先定义了禁止布线层后,在以后的布过程中,所布的具有电气特性的线不可以超出禁止布线层的边界。

Topoverlay 顶层丝印层

Bottomoverlay 底层丝印层:定义顶层和底的丝印字符,就是一般在PCB板上看到的元件编号和一些字符。

Toppaste 顶层焊盘层

Bottompaste 底层焊盘层:指我们可以看到的露在外面的铜铂。

Topsolder 顶层阻焊层

Bottomsolder 底层阻焊层:与toppaste和bottompaste两层相反,是要盖绿油的层。

Drillguide 过孔引导层

Drilldrawing 过孔钻孔层

Multiplayer 多层:指PCB板的所有层。

1.TopLayer元件层、BottomLayer布线与插件式元件的焊接层、MidLayerx中间层,这几层是用来画导线或覆铜的(当然还有TopLayer、BottomLayer的SMT贴片器件的焊盘PAD);

2.Top Solder、Bottom Solder、Top Paste、Bottom Paste,这四层是与穿越两层以上器件PAD相关的;一般Paste层留的孔会比焊盘小(Paste表面意思是指焊膏层,就是说可以用它来制作印刷锡膏的钢网,这层只需要露出所有需要贴片焊接的焊盘,并且开孔可能会比实际焊盘小);然后,要往PCB版上刷绿油(阻焊)吧,这就是Solder层,Solder层要把PAD露出来吧,这就是我们在只显示Solder层时看到的小圆圈或小方圈,一般比焊盘大(Solder表面意思是指阻焊层,就是用它来涂敷绿油等阻焊材料,从而防止不需要焊接的地方沾染焊锡的,这层会露出所有需要焊接的焊盘,并且开孔会比实际焊盘要大);这几层一般为黄色(铜)或白色(锡);

3.Top Overlay、Bottom Overlay,丝印层,PCB表面的文字或电阻电容符号或器件边框等,一般为白色;

4.Keepout,画边框,确定电气边界;

5.Mechanical layer,真正的物理边界,定位孔的就按照Mechanical layer的尺寸来做的,但PCB厂的工程师一般不懂这个。所以最好是发给PCB厂之前将keepout layer层删除;

6.Multi Layer,贯穿各层的,像过孔(到底层或顶层的过孔VIA也有Solder和Paste);

7.Drill guide、Drill drawing,钻孔层;

来源:网络

围观 398

我们预想中的完整 PCB 通常都是规整的矩形形状。虽然大多数设计确实是矩形的,但是很多设计都需要不规则形状的电路板,而这类形状往往不太容易设计。本文介绍了如何设计不规则形状的 PCB。

如今,PCB 的尺寸在不断缩小,而电路板中的功能也越来越多,再加上时钟速度的提高,设计也就变得愈加复杂了。那么,让我们来看看该如何处理形状更为复杂的电路板。

如图 1 所示,简单 PCI 电路板外形可以很容易地在大多数 EDA Layout 工具中进行创建。

如何处理异形pcb?
图 1:常见 PCI 电路板的外形

然而,当电路板外形需要适应具有高度限制的复杂外壳时,对于 PCB 设计人员来说就没那么容易了,因为这些工具中的功能与机械 CAD 系统的功能并不一样。图 2 中所示的复杂电路板主要用于防爆外壳,因此受到诸多机械限制。想要在 EDA 工具中重建此信息可能需要很长时间而且并不具有成效。因为,机械工程师很有可能已经创建了 PCB 设计人员所需的外壳、电路板外形、安装孔位置和高度限制。
如何处理异形pcb?
图 2:在本示例中,必须根据特定的机械规范设计 PCB,以便其能放入防爆容器中

由于电路板中存在弧度和半径,因此即使电路板外形并不复杂(如图 3 中所示),重建时间也可能比预期时间要长。
如何处理异形pcb?
图 3:设计多个弧度和不同的半径曲线可能需要很长时间

这些仅仅是复杂电路板外形的几个例子。然而,从当今的消费类电子产品中,您会惊奇地发现有很多工程都试图在一个小型封装中加入所有的功能,而这个封装并不总是矩形的。您最先想到的应该是智能手机和平板电脑,但其实还有很多类似的例子。

如果您返还租来的汽车,那么可能可以看到服务员用手持扫描仪读取汽车信息,然后与办公室进行无线通信。该设备还连接了用于即时收据打印的热敏打印机。事实上,所有这些设备都采用刚性/柔性电路板(图 4),其中传统的 PCB 电路板与柔性印刷电路互连,以便能够折叠成小空间。

如何处理异形pcb?
图 4:刚性/柔性电路板允许最大限度地利用可用空间

那么,问题是“如何将已定义的机械工程规范导入到 PCB 设计工具中呢?”在机械图纸中复用这些数据可以消除重复工作,更重要的是还可以消除人为错误。

我们可以使用 DXF、IDF 或 ProSTEP 格式将所有信息导入到 PCB Layout 软件中,从而解决此问题。这样做既可以节省大量时间,还可以消除可能出现的人为错误。接下来,我们将逐一了解这些格式。

图形交换格式 — DXF

DXF 是一种沿用时间最久、使用最为广泛的格式,主要通过电子方式在机械和 PCB 设计域之间交换数据。AutoCAD 在 20 世纪 80 年代初将其开发出来。这种格式主要用于二维数据交换。大多数 PCB 工具供应商都支持此格式,而它确实也简化了数据交换。DXF 导入/导出需要额外的功能来控制将在交换过程中使用的层、不同实体和单元。

图 5 就是使用 Mentor Graphics 的 PADS 工具以 DXF 格式导入非常复杂的电路板外形的一个示例:

如何处理异形pcb?
图 5:PCB 设计工具(如这里介绍的 PADS)需要能够使用 DXF 格式控制所需的各种参数

几年前,三维功能开始出现在 PCB 工具中,于是需要一种能在机械和 PCB 工具之间传送三维数据的格式。由此,Mentor Graphics 开发出了 IDF 格式,随后该格式被广泛用于在 PCB 和机械工具之间传输电路板和元器件信息。

虽然 DXF 格式包含电路板尺寸和厚度,但是 IDF 格式使用元件的 X 和 Y 位置、元件位号以及元件的 Z 轴高度。这种格式大大改善了在三维视图中可视化 PCB 的功能。IDF 文件中可能还会纳入有关禁布区的其他信息,例如电路板顶部和底部的高度限制。

系统需要能够以与 DXF 参数设置类似的方式,来控制 IDF 文件中将包含的内容,如图 6 中所示。如果某些元器件没有高度信息,IDF 导出能够在创建过程中添加缺少的信息。

如何处理异形pcb?
图 6:可以在 PCB 设计工具(此示例为 PADS)中设置参数

IDF 界面的另一个优点是,任何一方都可以将元器件移动到新位置或更改电路板外形,然后创建一个不同的 IDF 文件。这种方法的缺点是,需要重新导入表示电路板和元器件更改的整个文件,并且在某些情况下,由于文件大小可能需要很长时间。此外,很难通过新的 IDF 文件确定进行了哪些更改,特别是在较大的电路板上。IDF 的用户最终可创建自定义脚本来确定这些更改。

STEP 和 ProSTEP

为了更好地传送三维数据,设计人员都在寻找一种改良方式,STEP 格式应运而生。STEP 格式可以传送电路板尺寸和元器件布局,但更重要的是,元器件不再是具有一个仅具有高度值的简单形状。STEP 元器件模型以三维形式对元件进行了详细而复杂的表示。电路板和元器件信息都可以在 PCB 和机械之间进行传递。然而,仍然没有可以进行跟踪更改的机制。

为了改进 STEP 文件交换,我们引入了 ProSTEP 格式。这种格式可移动与 IDF 和 STEP 相同的数据,并且具有很大的改进 – 它可以跟踪更改,也可以提供在学科原始系统中工作及在建立基准后审查任何更改的功能。除了查看更改之外,PCB 和机械工程师还可以批准布局、电路板外形修改中的所有或单个元器件更改。他们还可以提出不同的电路板尺寸或元器件位置建议。这种经改进的沟通在 ECAD 与机械组之间建立了一个以前从未存在的 ECO(工程变更单)(图 7)。

如何处理异形pcb?
图 7:建议更改、在原始工具上查看更改、批准更改或提出不同建议

现在,大多数 ECAD 和机械 CAD 系统都支持使用 ProSTEP 格式来改进沟通,从而节省大量时间并减少复杂的机电设计可能带来的代价高昂的错误。更重要的是,工程师可以创建一个具有额外限制的复杂电路板外形,然后通过电子方式传递此信息,以避免有人错误地重新诠释电路板尺寸,从而达到节省时间的目的。

总结

如果您还没有使用过这些 DXF、IDF、STEP 或 ProSTEP 数据格式交换信息,则您应检查他们的使用情况。可以考虑使用这种电子数据交换,停止浪费时间来重新创建复杂的电路板外形。

来源: 21ic.com

围观 242

接上一篇:PCB差分走线的阻抗控制技术(一)

方法一:真差分测试法如图6所示:阶跃信号A和阶跃信号B是一对方向相反、幅度相等且同时发出的差分阶跃信号。

我们不但在差分TDR设备上看到差分的阶跃信号,而且当我们使用一台实时示波器来观测这对阶跃信号时可以证实这是真正的差分信号。

PCB差分走线的阻抗控制技术(二)

PCB差分走线的阻抗控制技术(二)

由于注入DUT(被测设备)中的TDR阶跃脉冲是差分信号,因此TDR设备可以直接测出差分走线的特征阻抗。使用差分阶跃信号进行真差分TDR测试,给使用者带来的最大好处就是可以实现虚拟接地,如图7所示。

由于差分走线和差分信号是平衡的,差分信号的中心电压点和地平面是等电势的,因此在使用差分阶跃信号进行差分TDR测试时,只要保证通道A和通道B共地,是不需要与DUT之间接地的。

方法二:“Super-Position”法(伪差分)如图8所示,阶跃信号A和阶跃信号B不是同时打出的,且方向不是相反的,因此注入到DUT中的阶跃信号完全不是差分信号。

在这种“伪差分TDR”设备自身的屏幕上,往往会经过人为的软件调整,令我们看到的阶跃信号同时发出且方向相反的。

PCB差分走线的阻抗控制技术(二)

但是如果我们用一台实时示波器来观测这两个阶跃脉冲,我们可以看到如图9所示的波形,我们可以看出两个阶跃脉冲之间的真实时序关系,存在着2us的时间差。也就是说这两个阶跃信号不是差分信号。

这样的TDR阶跃脉冲称为伪差分信号,因为它并没有真正实现一个高速差分信号的传输过程,即幅度相等,方向相反。因此这种方法不能直接测出DUT的差分阻抗,只能使用软件计算的方法对差分阻抗测试进行模拟计算。

PCB差分走线的阻抗控制技术(二)

在TDR设备上得到经过计算后得到的2个幅度相等,极性相反阶跃脉冲。这种差分TDR测试带来的局限性是:差分信号之间同时的相互作用无法真实地获得;无法实现虚拟接地,在进行差分TDR测试时通道A和通道B的探头都必须有各自独立的接地点。但是在PCB板内部的真实差分走线附近往往找不到接地点,导致无法在PCB板子内部对真实的差分走线进行测量。

为了解决“伪差分”TDR设备难以实现对PCB板内部真实走线进行差分TDR测量的问题,一般的PCB生产商都会在PCB板的周围做上带有接地点的差分走线测试条,称之为“Coupon”,图10就是一个典型的PCB板,上方是测试用的“Coupon”,下方是板子内部的真实走线。为了方便探头连接,测试点的间距一般做的很大,高达100mil(即2.54mm),已经大大超过了差分走线的间距。同时还在测试点的旁边会放置接地点,间距同样是100mil。

PCB差分走线的阻抗控制技术(二)

五、“Coupon”测试的局限性与差异

从图10我们可以看到测试“coupon”和板内真实走线之间的差别:
1 、虽然走线间距、走线宽度是一致的, 但是“coupon”测试点的间距固定为100mil(即最初的双列直插式IC的引脚间距),而板内真实走线的末端(即芯片的引脚)间距是不同的,随着QFP、PLCC、BGA封装的出现,芯片的引脚间距都远小于双列直插式IC封装(即“coupon”测试点的间距)间距。

2、“coupon”走线是理想的直线,而板内真实走线往往是弯曲的、多样的。PCB设计人员和生产人员很容易将“coupon”的走线理想化,但是PCB板上的真实走线则会因为各种各样的因素导致走线不规则化。

3、“coupon”和板内真实走线在整个PCB板上的位置不同。“coupon”都位于PCB板边沿,在PCB板出厂时往往会被生产商去掉。而板内真实走线的位置则是多样的,有的在靠近板子的边沿,有的位于板子的中央。

由于上述几个差异的存在,导致“coupon”的特征阻抗往往与板内真实走线阻抗存在如下的几个差异:

第一,“coupon”测试点间距“coupon”走线的间距不同,会导致测试点与走线之间带来阻抗不连续。而PCB板内的真实差分走线末端(即芯片的引脚)间距往往是与走线间距相等或者非常相近的。由此会带来阻抗测试结果的不同。

第二,弯曲的走线与理想的走线所反映出来的阻抗变化是不一致的。在走线弯曲转折的地方特征阻抗往往是不连续的,而“coupon”的理想化走线则不能反映由于走线弯曲所带来的阻抗不连续现象。

第三,“coupon”与真实的走线在PCB板上的位置不同。目前的PCB板都采用多层走线的设计,在生产时需要经过压制。当PCB板压制时,板子不同的位置所受到的压力不可能做到一致,这样制成的PCB板在不同的位置上介电常数往往不相同,特征阻抗也当然不同。可见仅仅对PCB板的“coupon”进行TDR测试是不能完全反映PCB板内真实走线的真实特征阻抗的。无论是PCB板的生产商还是高速电路设计者、制造者都希望能对PCB板内的真实高速差分走线直接进行TDR测试,获得最准确的特征阻抗信息。阻碍真实测试的主要原因有以下两个:

难以找到差分TDR探头的接地点,高速PCB设计人员不会在设计高速差分走线时在走线的末端(即芯片引脚)附近放置固定间距的接地点;差分走线的末端(即芯片的引脚)间距是多变的,必需要一个间距可调的差分探头来实现探测

六、真差分TDR测试的优势

我们之前讨论差分TDR测试方法时,我们了解到如果TDR设备发出的阶跃信号是差分信号,就可以实现虚拟接地,即差分TDR探头无需与被测试的PCB板接地。只要测试者手中有一个间距可调的差分TDR探头即可完成测试。

图11是一个带宽高达18GHz的差分TDR探头在进行差分TDR测试时的情况。它的探针间距可以在0.5mm~4.5mm之间连续可调,即使在测试一个比圆珠笔尖还要微小的测试点时仍然可以非常从容地以单手完成操作。

PCB差分走线的阻抗控制技术(二)

由于探头的带宽高达18GHz,因此可以获得很高的测试分辨率,图12是对一块“coupon”的差分走线进行测试时获得的结果。红色波形是对“coupon”最初的测试结果,随后在走线上贴上了一个很小的胶条(红色圆圈所示部位)然后再进行测试,获得了如白色波形的测试结果。可见由于贴上小胶条所带来的微小阻抗不连续也能够通过高带宽差分TDR探头清晰地反映出来。
PCB差分走线的阻抗控制技术(二)

真差分的TDR设备配合高带宽差分探头进行PCB差分特征阻抗测试时,无需在PCB板内苦苦的寻找接地点,只要探针调整到合适的间距,即可轻松的对PCB板内的真实差分走线进行探测。

七、 本文小结:

使用一台真差分的TDR设备,利用差分信号可以实现虚拟接地的便利,配合间距可调的差分TDR探头可以轻松实现对PCB板内真实差分走线的特征阻抗测量。令高速PCB设计人员和PCB制造者在进行PCB测试时获得极高的测试效率和准确的测试结果。

转自: wair-博客园

围观 341

页面

订阅 RSS - PCB