今天，四维图新旗下杰发科技正式对外宣布，截止2023年12月底，公司车规级芯片在全球出货量突破3亿颗，其中MCU出货量突破5000万颗，SoC芯片出货量超8000万套。这是杰发科技在快速发展过程中取得的一个重要里程碑，为公司迈向中国领先世界知名的汽车电子芯片公司进一步夯实基础，同时也是代表全球OEM和Tier 1对杰发科技汽车芯片产品的高度认可和肯定。

创芯十载，驱动未来

杰发科技自2013年成立以来，始终专注于汽车电子芯片及相关系统的研发与设计。在全新的汽车电子电气架构下，成功完成汽车应用处理器大算力芯片SoC、车规级微控制器MCU、车载功率放大器AMP和胎压监测专用传感器芯片TPMS四大产品线布局。作为四维图新旗下“智芯”业务主体，杰发科技不仅提供底层硬件支撑，还致力于赋能智慧出行，助力美好生活。   

经过十年的砥砺前行，杰发科技已与全球知名OEM和Tier 1取得合作，公司的车规级芯片已搭载到国内超95%的主机厂，包括传统燃油车、新势力造车、商用车等。值得一提的是，智能座舱芯片AC8015在2023年3月量产两年突破百万颗以后，凭借多样化的产品形态和高性价比，仅2023年一年时间，其出货量再次突破100万颗，足以证明行业对公司芯片的高度认可。在此背景下，多家主机厂主动与杰发科技在芯片产品长期战略规划层面开展合作，联合定义，共同开发。

在出货量突破3亿颗的背后，是公司强大而稳健的供应链管理体系。杰发科技与全球知名的晶圆厂商和封测厂商建立了牢固的合作伙伴关系，在原材料采购、生产调度、物流运输等方面建立了高效而灵活的供应链体系，确保顺畅运作，为产品的高质量和高产能提供可靠的支持，及时、准确地满足全球客户的需求。即使在缺芯潮期间，依然通过多种措施保产保供。为了加强供应链韧性和安全，杰发科技已联合多家本土晶圆厂商进行车规级产线的建设，已有部分芯片型号成功流片量产。

对技术创新和质量管控的极致追求，成为支撑杰发科技3亿颗出货量的关键。截止2023年底，杰发科技持有国内外车规级芯片注册专利达150余件，主要覆盖车载芯片电路设计、车载电子控制系统、通讯系统、图像处理等技术领域。对知识产权的保护意识助力杰发科技芯片成功出海，并且出货全球。

在公司成立十周年之际，迎来出货量突破3亿颗，这是杰发科技和行业不懈努力的成果。令人感到欣慰的是，中国汽车芯片厂商开始跻身全球汽车电子供应链体系，一改往日海外大厂垄断的局面。随着中国新能源汽车的不断崛起，杰发科技将继续发挥技术实力和市场优势，为全球汽车产业提供更加可靠先进的芯片，期待在2024年公司芯片出货量再创新高。   

近日，曦华科技与Vector共同宣布，支持曦华蓝鲸CVM014x系列车规级MCU的Vector经典AUTOSAR评估软件包（MICROSAR Classic evaluation bundle）正式发布。该评估软件包基于蓝鲸MCU平台集成了BSW-MCAL的功能模块以及Microsar OS，并经过了严格的产品量级的测试验证，为客户提供高质量、高可靠性的AUTOSAR开发源码和工具，降低客户在前期评估阶段AUTOSAR相关的支出成本。这一合作成果将为汽车行业带来更加高效、安全的软件开发与整车集成应用，为双方共同推广汽车电子芯片软件支持和打造汽车电子软件生态系统具有重要意义。

Vector 的经典AUTOSAR 评估软件包（MICROSAR Classicevaluation bundle）主要包含基于经典AUTOSAR标准的BSW基础软件包，RTE,OS，MCAL integration package等。基于这一评估软件包，用户可以很容易的测试评估和使用AUTOSAR 基础软件功能体验整体AUTOSAR开发流程以及尝试Vector经典的 DaVinci 配置工具。

蓝鲸CVM014x Mcal 基于AutoSAR Classic Platform 4.2.2开发，完整支持微控制器驱动(Microcontroller Drivers), 存储器驱动(Memory Drivers),通信驱动(Communication Drviers)，I/O驱动(I/O Drivers)，并且提供部分常用CDD模块。

蓝鲸CVM014x系列车规级MCU芯片专为汽车电子嵌入式控制系统设计，具有高性能、高可靠性、功能强大的特点，目前已获得德国莱茵颁发的ISO26262 ASIL-D功能安全流程认证，以及国创中心颁发的ISO26262 ASIL-B功能安全产品认证，公司全系产品均通过AEC-Q100车规可靠性测试标准，并内嵌信息安全模块及加密引擎。

CVM014x系列采用先进车规工艺制程，基于ARM Cortex-M4F内核，外设资源及内存配置丰富，提供完整的集成开发环境工具链以及AUTOSAR MCAL开发支持，特别适用于汽车电子通用类控制，例如矩阵式前大灯，车身BCM，T-Box，智能座舱以及电机类应用等。

曦华科技十分重视汽车软件开发及数字科技的技术积累，已加入AUTOSAR联盟成为Development Partner会员。曦华科技与Vector双方都非常看重AUTOSAR生态系统，凭借双方各自所在领域多年的经验及技术积累，形成在芯片+软件的技术适配合作，加快汽车软件的开发和集成速度，为客户提供更好的汽车MCU产品硬件和软件生态系统的技术支持，构建更强大的汽车生态。

贾 工（先楫资深FAE工程师）：12年产品研发经验，具有变频器、伺服等工业产品开发经验，也负责过激光投影显示系统开发、AI应用开发、PYQT、Linux驱动开发等工作。

概 述

高速缓存（Cache）主要是为了解决CPU运算速度与内存（Memory）读写速度不匹配的矛盾而存在， 是CPU与存储设备之间的临时存贮器，容量小，但是交换速度比内存快。内置高速缓存通常对CPU的性能提升具有较大作用。

CPU要读取一个数据时，首先从Cache中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入Cache中，可以使得以后对整块数据的读取都从Cache中进行，不必再调用内存。

这样的读取机制使CPU读取Cache的命中率非常高（大多数CPU可达90%左右），也就是说CPU下一次要读取的数据90%都在Cache中，只有大约10%需要从内存读取。HPM CPU访问片上的Cache内数据是零等待的，这大大节省了CPU直接读取内存数据的时间，使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先Cache后存储设备。

一、Cacheable Memory 相关概念 

在访问HPM片上ILM与DLM（Local Memory）时，芯片物理结构决定了CPU不会使用Cache去缓存Local Memory的数据。访问其它存储设备如flash、sram、sdram等，则Cache可以发挥其缓存机制来加快访问速度。在Cache生效的地址空间内，用户可以设置Memory的物理存储属性来设置是否对指定的地址空间使用Cache。

PMA（Physical Memory Attributes）是指一段存储地址空间的可读写、可执行、可缓存等属性。读、写、执行等属性容易理解，此处不赘述。下面介绍几个其它属性及相关的概念。（注意：HPM5300系列不支持PMA设置）

首先介绍一些Cache基本概念。

1. Cache Line/dirty/invalidate

Cache Line：一次最少缓存多少字节的数据是有要求的，通常以Cache Line为单位。HPM6000系列MCU Cache Line为64byte，HPM5300系列MCU Cache Line为32byte。在进行PMA设置时，要求起始地址按Cache Line字节数对齐，大小为Cache Line大小的整数倍。声明数组时最好也遵循此规则。

Dirty：表示某Cache Line的数据是否与Memory保持一致，如果只将数据写入Cache而没有写入Memory，会将该Cache Line标记为dirty。

Invalidate：将某地址范围的Cache Line数据失效掉，当Cache Line状态被Invalidate时，不管读取是否命中，CPU都会到Memory拿数据。

对Cache的标准操作包括 write-back，invalidate，flush。

Write-back表示把cache内dirty的数据写入Memory，invalidate表示忽略某地址范围的Cache line，flush操作则先对某Cache Line 进行write-back操作，再进行invalidate操作。HPM SDK的hpm_l1c_drv.h文件提供了这3种操作的接口函数。

2. Bufferable

Bufferable是指MCU在写入一片内存区时，是否可使用Write buffer进行加速。例如向sram内写入64个字节：

1）不使用Bufferable：CPU等待64字节数据写入完成后再去执行其它指令；

2）使用Bufferable：CPU将64字节数据写入Write buffer，不等Write buffer内的数据写入sram，CPU就去执行其它指令；写入动作则自动进行直至完成。

3. Cacheable

Cacheable与 non-Cacheable，决定了CPU是否启用缓存特性。如果启用Cacheable特性，则HPM芯片上的内存区域可以分区指定PMA，可选的属性选项如下（详细信息可参考先楫官方文档HPM6200 UM 2.8章节）：

Write-Back

Write-Back（与Write-Through互斥）是指向存储设备内写数据命中时，CPU将数据写入Cache，并不立马向存储设备写入数据，如下图所示：数据先写入到Cache内（①），在Cache内标记该Cache Line为dirty，即表示该Cache Line内容与Memory内容不符；Cache内数据写入Memory（②），则在Cache Line被替换或手动执行write-back操作或flush操作时（把dirty的数据写入Memory）才执行。

未命中时，则写入Memory。是否写入Cache 由xxx-Allocate决定。

Write-Through

Write-Through（与Write-Back互斥）是指向存储设备内写数据时，无论命中与否，CPU都将数据写入Memory。

命中时，数据同时写入Cache 与Memory；

未命中时，数据写入Memory，是否写入Cache 由xxx-Allocate决定。

xxx-Allocate

xxx-Allocate则用于控制读/写未命中Cache时，是否要在Cache内申请Cache Line用于缓存读/写的数据。例如：

Read-Allocate代表读未命中时，CPU不只从Memory将数据读入，还将数据在Cache放了一份，那么下次再读的时候就不用去Memory读了；

Write-Allocate代表写未命中时，会在Cache内分配Cache Line储存写入的数据，那么下次读的时候就可以从Cache读了；具体是否写入Memory取决于使用的是Write-Back还是Write-Through。

Non-Allocate和 Read-and-Write-Allocate就不再进行解释了。

/* Init noncachable memory */    
extern uint32_t __noncacheable_start__[];    
extern uint32_t __noncacheable_end__[];    
start_addr = (uint32_t) __noncacheable_start__;    
end_addr = (uint32_t) __noncacheable_end__;    
length = end_addr - start_addr;    
if (length > 0) 
{       
    /* Ensure the address and the length are power of 2 aligned */        
    assert((length & (length - 1U)) == 0U);        
    assert((start_addr & (length - 1U)) == 0U);        
    pmp_entry[index].pmp_addr = PMP_NAPOT_ADDR(start_addr, length);        
    pmp_entry[index].pmp_cfg.val = PMP_CFG(READ_EN, WRITE_EN, EXECUTE_EN, ADDR_MATCH_NAPOT, REG_UNLOCK);        
    pmp_entry[index].pma_addr = PMA_NAPOT_ADDR(start_addr, length);        
    pmp_entry[index].pma_cfg.val = PMA_CFG(ADDR_MATCH_NAPOT, MEM_TYPE_MEM_NON_CACHE_BUF, AMO_EN);        
    index++;
}
pmp_config(&pmp_entry[0], index);

以上代码设置了__noncacheable_start__至__noncacheable_end__地址范围内的存储区域PMA属性为noncacheable，bufferable。

通过以上解释，相信开发者可以看懂UM手册内的相关描述了，以HPM6200系列为例，User Manual v2.0 2.8章节的内容对PMA有详细描述。

二、HPM L1-Cache相关函数 

HPM系列芯片L1-Cache分为 iCache与 dCache，指令缓存与数据缓存。开发者们经常遇到的问题是开启dCache导致的CPU拿到的数据与Memory内数据不一致（Cache内的数据与Memory不一致时，读取命中Cache会发生这样的结果）。因此，此处主要介绍 dCache相关函数。

打开hpm_l1c_drv.h文件即可看到先楫提供的Cache相关的函数，部分如下：

*
* @brief D-cache disable
*/
void l1c_dc_disable(void);
/*
* @brief D-cache enable
*/
void l1c_dc_enable(void);
/*
* @brief D-cache invalidate by address
* @param[in] address Start address to be invalidated
* @param[in] size Size of memory to be invalidated
*/
void l1c_dc_invalidate(uint32_t address, uint32_t size);
/*
* @brief D-cache writeback by address
* @param[in] address Start address to be writtenback
* @param[in] size Size of memory to be writtenback
*/
void l1c_dc_writeback(uint32_t address, uint32_t size);
/*
* @brief D-cache invalidate and writeback by address
* @param[in] address Start address to be invalidated and writtenback
* @param[in] size Size of memory to be invalidted and writtenback
*/
void l1c_dc_flush(uint32_t address, uint32_t size);
/*
* @brief D-cache fill and lock by address
* @param[in] address Start address to be filled and locked
* @param[in] size Size of memory to be filled and locked
*/
void l1c_dc_fill_lock(uint32_t address, uint32_t size);
/*
* @brief Invalidate all icache and writeback all dcache
*/
void l1c_fence_i(void);
/*
* @brief Invalidate all d-cache
*/
void l1c_dc_invalidate_all(void);
/*
* @brief Writeback all d-cache
*/
void l1c_dc_writeback_all(void);
/*
* @brief Flush all d-cache
*/
void l1c_dc_flush_all(void);

l1c_dc_disable：关闭dCache。此函数特别有用，在debug时如果怀疑是Cache导致的问题，在main函数开始关闭dCache再次运行即可排查是否是Cache导致的问题。注意，如果是用户程序运行过程中关闭dCache，需要在关闭前将执行l1c_dc_writeback_all，保证Cache数据写入Memory。

l1c_dc_enable：开启dCache。

l1c_dc_invalidate：将某地址范围内的Cache Line失效掉。无论某地址在Cache内是否命中，CPU会从Memory内拿数据。

l1c_dc_writeback：将Cache内数据写入某Memory地址。如果该地址在Cache内，则将该Cache Line写入Memory，并清除dirty标志。

l1c_dc_flush：该函数等于 l1c_dc_writeback + l1c_dc_invalidate，把数据写入到Memory并标记为invalidate，表示下次从Memory拿数据时不走Cache。

l1c_fence_i：将dCache内的数据全部writeback，将iCache内所有Cache Line invalidate。一般关闭Cache前会手动调用此函数。

l1c_dc_invalidate_all、l1c_dc_writeback_all、l1c_dc_flush_all：代表操作整个Cache中的Cache Line，具体含义不再赘述。

三、经验分享 

l1c_dc_writeback：一般非CPU的总线host，如DMA访问某Memory地址前，通过l1c_dc_writeback将Cache内的数据写到Memory，保证DMA拿到的数据与CPU看到的数据是一致的。

例如I2C_DMA例程：

/* setup i2c dma tx */
#if PLACE_BUFF_AT_CACHEABLE  
if (l1c_dc_is_enabled()) 
{      
    /* cache writeback before DMA sent data */      
    l1c_dc_writeback((uint32_t)tx_buff, TEST_TRANSFER_DATA_IN_BYTE);  
}
#endif  
stat = i2c_tx_trigger_dma(TEST_I2C_DMA,                          
                            TEST_I2C_DMA_CH,                          
                            TEST_I2C,                          
                            core_local_mem_to_sys_address(BOARD_RUNNING_CORE, (uint32_t)tx_buff),                          
                            TEST_TRANSFER_DATA_IN_BYTE);  
if (stat != status_success) 
{      
    printf("i2c tx trigger dma failed\n");      
    while (1) {      
    }  
}

在DMA将tx_buff数据搬到I2C的发送寄存器之前，进行了writeback。

l1c_dc_invalidate：一般CPU在读取Memory数据时，如果该数据被其它总线host如DMA操作过（一般是DMA搬了某些数据过去），为了能读到Memory中的数据而不是Cache中的数据，要在读取之前对Cache Line进行invalidate处理（多数开发者遇到的都是这个问题）。

例如I2C_DMA例程：

/* setup i2c dma rx */
  stat = i2c_rx_trigger_dma(TEST_I2C_DMA,
                          TEST_I2C_DMA_CH,
                          TEST_I2C,
                          core_local_mem_to_sys_address(BOARD_RUNNING_CORE, (uint32_t)rx_buff),
                          TEST_TRANSFER_DATA_IN_BYTE);
  i2c_master_start_dma_read(TEST_I2C, TEST_I2C_SLAVE_ADDRESS, TEST_TRANSFER_DATA_IN_BYTE);
  i2c_handle_dma_transfer_complete(TEST_I2C);
#if PLACE_BUFF_AT_CACHEABLE
  if (l1c_dc_is_enabled()) {
      /* cache invalidate after DMA receive data */
      l1c_dc_invalidate((uint32_t)rx_buff, TEST_TRANSFER_DATA_IN_BYTE);
  }
#endif
  check_transfer_data();

在进行check_transfer_data之前，先对数据进行了l1c_dc_invalidate处理。

l1c_fence_i：一般在CPU关闭Cache之前，或程序跳转之前（一般二级boot选择好要执行的固件进行跳转），为了保证所有dirty的Cache Line写入到Memory中，会进行l1c_dc_writeback_all，然后等 l1c_dc_writeback_all执行完毕后再跳转。

例如tinyuf2例程：

void uf2_board_app_jump(void)
{
    fencei();  
    l1c_dc_disable();  
    l1c_ic_disable();
       
    __asm("la a0, %0" ::"i"(BOARD_FLASH_APP_START + 4));  
    __asm("jr a0");
}

uf2_board_app_jump函数在跳转前，执行了fencei，本质上就是l1c_fence_i。

另外，在执行writeback操作期间中断不可用，对实时性要求高的场景应进行合理规划l1c_dc_writeback_all的使用。

四、文末小结 

Cache能大幅提高程序运行性能，但用不好Cache也会给开发者带来各种“奇奇怪怪”的问题现象。在阅读本文后，希望开发者对先楫的 L1-Cache有更深入的理解，使用先楫半导体高性能 MCU系列产品开发项目时，能更加得心应手。

天津易鼎丰动力科技有限公司（以下简称“易鼎丰”）与苏州国芯科技股份有限公司（以下简称“国芯科技”）近日签署了战略合作协议，共同推进汽车核心芯片的国产化应用，加速打造VCU控制器领域更具竞争力的解决方案。同时，易鼎丰全资子公司天津易鼎丰智控科技有限公司采购国芯科技新一代汽车电子高端MCU芯片CCFC3008PT 50万颗。

VCU（Vehicle Control Unit，车辆控制单元）是新能源汽车中的核心控制器之一，负责协调和管理车辆的动力系统、底盘系统、车身系统等多个子系统的运行。它确保车辆能够安全、稳定、高效地运行，例如通过发出加速、减速、制动等指令，以及进行故障诊断和处理。在电动汽车中，VCU主要负责电池管理、电机控制、能量回收等方面的控制。

易鼎丰在VCU控制器模组技术和产品量产方面具有丰富的经验，而国芯科技在汽车电子芯片如MCU芯片拥有强大的技术和量产能力，双方将秉持“优势互补、互惠互利、风险共担、共同发展”的原则，加速在VCU控制器领域打造国内最具竞争力的解决方案。此外，国芯科技还将提供技术支持，确保产品的品质和交期，并在批量生产阶段向易鼎丰提供符合各项要求和标准的产品。易鼎丰未来将在其VCU产品中全面采用国芯科技汽车电子MCU芯片。

值得一提的是，近期易鼎丰在承接的动力域控制器项目中选用了国芯科技的国产汽车电子MCU—CCFC3008PT，该芯片的功能、性能、可靠性均很好满足项目需求，保证了项目顺利推进。在项目开发中，易鼎丰和国芯科技充分发挥在自身领域深厚的经验积累与先进的技术能力，实现了100%国产化VCU的装车目标并全力确保后续批量供货。

国芯科技作为国内领先的芯片设计公司，专注于国产自主可控嵌入式CPU技术的研发和产业化应用。在汽车电子、信息安全、工业控制和边缘计算等多个关键领域，国芯科技已经建立起扎实的研发和产业化基础。在汽车电子领域，公司建有江苏省汽车电子芯片工程研究中心，牵头组建了“苏州自主可控智能汽车电子芯片创新联合体”，致力于建设自主可控的“芯片－软件－模组－整车应用”生态链，实现我国汽车产业的供应链安全。目前已在汽车车身和网关控制芯片、动力总成控制芯片、域控制芯片、新能源电池管理芯片、车联网安全芯片、数模混合信号类芯片、主动降噪专用DSP芯片、安全气囊芯片、线控底盘、仪表、辅助驾驶芯片和智能传感芯片等12条产品线进行全面布局，具备较强的汽车电子芯片研发和产业化能力。

易鼎丰专注于新能源与智能网联汽车控制领域的技术研发、产品制造。建立了基于ISO 26262的功能安全开发流程，拥有基于AUTOSAR架构的软件开发及包含需求分析、系统设计、硬件设计、软件设计、测试标定等全流程的车辆控制技术开发能力。在自动驾驶方向，拥有自动驾驶域控制器ADCU及全套的解决方案。公司拥有先进的自动化SMT生产线，控制器产品已进入Stellantis（原法国PSA）、VALEO、上汽通用五菱、东风小康、重庆金康、中国重汽、一汽富奥等国内外汽车产业链核心企业的配套体系。公司联合上汽通用五菱等多家整车企业，率先实现全国产化芯片VCU量产供货。

随着新能源汽车市场的不断扩大，汽车电子芯片的需求也将持续增长。易鼎丰和国芯科技的合作将有望推动高端MCU芯片的国产化替代进程，集合双方优势提升国产VCU芯片的品质和性能，降低对进口芯片的依赖，推动我国汽车电子芯片产业的进一步发展。