2023年7月13-14日，第三届中国集成电路设计创新大会暨IC应用博览会（ICDIA 2023）在无锡太湖国际博览中心召开。国产领先高性能通用MCU厂商——上海先楫半导体科技有限公司（HPMicro）携其HPM6700/6400、HPM6300和HPM6200系列产品EVK及产品解决方案亮相滴水湖论坛RISC-V国产芯片展区。

ICDIA 2023联合滴水湖中国RISC-V产业论坛主办方中国RISC-V产业联盟 (CRVIC)、芯原股份，推选本土RISC-V领先芯片企业集中展示，以呈现中国RISC-V技术产业化的最新成果，促进产业间的合作，推动中国RISC-V产业的快速发展。

本次展台，先楫半导体展示了以下四个领域的解决方案：

工业控制：单芯片4轴驱显一体伺服方案

四轴伺服解决方案采用高性能的 HPM6750 作为主控，单芯片实现 HMI 与四轴伺服运动控制，稳定性好、响应速度快、控制精度高，无需总线通信反馈与交互控制，片内完成所有数据采集、处理和显示，大大提高伺服控制和四电机的同步控制效率。

新能源：光伏微型逆变器和电源LLC方案

基于HPM6280高性能MCU和先进外设，实现单向并网太阳能光伏微型逆变，包含MPPT、逆变、并网、孤岛检测、通信等功能。

汽车电子：汽车仪表显示Demo

基于HPM6750开发的汽车仪表显示方案，实现10.25英寸/分辨率1280x480液晶屏的驱动，刷新率超过60FPS。HPM6750内置LCDC控制器和PDMA，可实现 RGB888 LCD驱动、2D图形加速、8图层显示等功能，同时HPM单片机还适配了LVGL/AWTK等常用GUI开发架构，方便开发。

AI 边缘计算：人脸/物体识别方案

基于HPM6750+ TensorFlow Lite 开发的人脸/物体识别方案，实现人脸的快速追踪检测；HPM6750内集成两个816MHz 内核，为基于TFLM开发的AI模型提供超高的运算能力，实现快速的AI推理运算（每次人脸检测平均耗时44.5毫秒）。HPM6750具备DVP摄像头接口和LCD显示屏接口，在同一个芯片内完成方案的图像采集与显示，降低系统成本。

在Embedded World China首届展会举办期间，嵌入式开发软件和服务的全球领导者 IAR  与国产领先高性能MCU厂商先楫半导体（HPMicro）共同宣布达成战略合作协议：IAR 最新的 Embedded Workbench for RISC-V 版本将全面支持先楫HPM6000高性能RISC-V MCU系列，这是IAR 首次支持高性能通用RISC-V MCU产品系列。IAR为先楫半导体的创新产品提供全面的开发工具支持，包括代码编辑、编译、调试等功能，帮助开发人员充分利用先楫半导体高性能RISC-V MCU的潜力。

先楫半导体是一家致力于高性能嵌入式解决方案的半导体公司，目前已经量产的高性能通用MCU产品系列包含HPM6700/6400、HPM6300及HPM6200，性能领先国际同类产品并通过AEC-Q100认证。公司已完成ISO9001质量管理认证和ISO 26262功能安全管理体系认证。先楫MCU产品在工业、汽车和能源市场有广大的客户基础，涉及应用包括伺服电机控制、工业机器人、数字电源（ PFC/ LLC/CLLC ）、储能BMS、逆变器、新能源汽车EVCC、车载OBD诊断系统、数字音频等多个领域。

先楫半导体CEO曾劲涛先生表示，“先楫半导体与IAR 之间的战略协议是我们致力于为嵌入式系统市场提供优越解决方案的重要里程碑。IAR Embedded Workbench for RISC-V 是业界公认的嵌入式集成开发解决方案的领导者。此次合作必将为先楫半导体的RISC-V高性能MCU产品系列带来更广泛的开发者基础和更全面的开发支持。”

久经考验的 IAR Embedded Workbench for RISC-V 以其一流的代码体积优化功能，在众多 RISC-V 开发者中久负盛名，旨在帮助企业使用体积更小的芯片或为现有平台增加更多的功能。由于代码是利用工具链的先进优化技术生成的，因此在 EEMBC 认证实验室的 CoreMark 测试中，其表现出令人信服的快速代码和行业领先的性能。内含的 C-SPY 调试器使开发人员能够完全实时地控制应用，其中包括使用复杂的断点、Profiling、代码覆盖、带有中断的时间线和功耗记录。

而完全集成的代码分析工具确保代码能够符合特定的标准，如 MISRA C（2004 年和 2012 年），以及最佳编程实践，如CWE 和 CERT C 安全编码标准，帮助客户提高代码质量。经过TUV SUD认证的功能安全认证版本的 IAR Embedded Workbench for RISC-V，满足包括ISO26226 和IEC61508在内的十个功能安全标准，可以帮助用户加速功能安全产品开发和认证。 此外，IAR Embedded Workbench for RISC-V 还具有强大的调试和跟踪功能。

“我们很高兴与先楫半导体合作，实现IAR Embedded Workbench for RISC-V 与他们创新的RISC-V微控制器的无缝集成，" IAR 亚太区副总裁Kiyo Uemura表示， "这是我们致力于推动RISC-V最新技术和架构发展的重要举措。我们期待为RISC-V开发人员提供强大的开发环境，以最大程度提高他们的生产力，帮助他们实现高效的软件开发和卓越的成果。"

先楫半导体软件包含IAR Embedded Workbench for RISC-V 支持的HPM SDK预览版预计于2023年7月释放，请联系先楫半导体的销售工程师、FAE以及官方代理商获取详细信息。

根据国家能源局2020年能源领域行业标准制修订计划，中国电力科学研究院有限公司牵头起草了《12kV一二次融合成套柱上开关》、《12kV一二次融合成套环网箱》两项电力行业标准。2021年6月中国电科院配电技术中心组织30余家配电开关及配电终端主流生产企业开启了两项标准的执行。

在过去的二年，新规不断应用在设备端口。标准规定DTU采用双核设计，区分实时核和管理核。实时核需要MCU保证完成保护和高速采样，管理核需要高性能处理器实现状态检测数据接收和分析及通信。硬件接口规定3路以太网、多路串口、4G通信、国密加密芯片、北斗定位对时等。

基于市场以及庞大的电力客户群体的需求，北京远大创新科技有限公司与上海先楫半导体科技有限公司通力配合，用国产高性能RISC-V内核MCU设计了一款DTU/FTU最小系统核心板。客户可以根据国网标准固定外部设计，还能扩展自定义功能。

电网自动化系统一般由以下部分组成：配电主站、配电子站（常设在变电站内，可选配）、配电远方终端（FTU、DTU等）和通信网络。配电主站位于城市调度中心，配电子站部署于110kV/35kV变电站，子站负责与所辖区域DTU/FTU等电力终端设备通信，主站负责与各个子站之间通信。

如下是最小系统板框图：

考虑到系统的秒级响应要求、电网对自主可控的要求等因素，设计团队选用先楫半导体（HPMICRO）的高性能MCU HPM6750IVM。该MCU为BGA289封装，多达195个GPIO；2M的SRAM，灵活可选容量的外挂FLASH；内部DSP单元，支持SIMD和DSP指令；RISC-V双内核完全自主可控，主频816M，创下了高达9220CoreMark和高达4651DMIPS的MCU性能记录。芯片工作温度在-40℃~105℃，满足电力行业苛刻工作环境。

• 双千兆以太网：根据标准要求，扩展了一路SPI转以太网接口

• 双USB接口：支持扩展网口与外挂4G

• 17路串口：满足串口通信需求

• 4路高速SPI：支持外挂加密芯片、ADC芯片、SPI转以太网芯片

• 4路IIC：支持外挂实时时钟、温湿度传感器等

• 1个16bit ADC和3个12bit ADC：支持模拟量的采集

核心板配套的FTU/DTU示例程序包含rt-thread操作系统、Lwip网络协议栈、flash文件系统、本地数据库、相应外设驱动示例，能极大的帮助客户简化开发。

同时该方案还有硬件完全兼容的HPM6450IVM单核版本，可以灵活适应各种电力的高低端应用场景。支持FreeRTOS、RT-Thread，并适配了轻量级的鸿蒙系统。

国际形势风云莫测、贸易战愈演愈烈，电网安全和稳定至关重要，广大电力设备制造商对国产自主可控替代需求越来越强烈。先楫半导体高性能MCU HPM6000 系列产品，支持单核双核RISC-V架构，凭借其高算力、高可靠性、低功耗、高集成性等优势特点，可满足电网配变电终端新标准要求，可用于高压配电FTU/TTU/DTU三合一统一平台应用，进一步拓展电力能源领域市场。

目前，HPM6000系列高性能通用MCU的多款型号已应用于储能BMS、PCS、智能断路器、继电保护装置、数据采集终端、电力网关及充电桩等多个电力能源产品，并获得行业客户广泛认可。先楫半导体将再接再厉，携手合作伙伴继续开发更多的优质方案，并推出更多高性能MCU产品，为电力行业的国产化贡献自己的力量。

概 述

在进行电机类、电源类应用开发时，如何使用PWM定时器模块灵活、高效的实现所需 PWM波形的输出，是众多开发者关注的问题。先楫半导体已发布的HPM6000系列芯片上，均带有PWM定时器模块。与普通定时器产生的PWM相比，其产生的PWM可方便的配置为互补PWM对，并带有强制输出、死区插入、故障封锁、影子寄存器等功能。 

本文将简单介绍PWM定时器模块内的一些概念，以图文的形式帮助开发者理解PWM定时器模块的运行方式。然后辅以大量代码实例，介绍了如何生成普通 PWM、互补 PWM、同步 PWM、错相 PWM，以及PWM如何使用ACMP封波。帮助广大开发者更好地使用 PWM 定时器模块实现自己所需的功能。

PWM 模块

关于先楫半导体HPM6000系列 PWM 模块的详细功能，请参考先楫半导体官方网站发布的 UM 手册。

多核的微控制器(MCU)向来是设计上的一大挑战，尤其是多核异构的设计。而MCU双核作为其中的精简版本，凭借其超强的处理性能和便捷开发的特性，很快受到业界的好评。先楫半导体先后推出了几款高性能MCU双核产品，集成 2 个 RISC-V 处理器，其中HPM6700系列两个核的最高主频都可以达到816MHz。本文通过对先楫HPM6000系列双核的使用方法、工程编译与调试、双核通信方式和资源分配等内容的介绍，全方位给大家介绍双核的使用和操作，让大家轻松玩转双核，完成更多的片上系统功能开发。

接下来，让我们看一看HPM6000系列双核MCU是如何玩转起来的吧~

双核简介

HPM6000系列的双核配置，均集成 2 个 RISC-V 处理器，双核采用主从结构。CPU0 和 CPU1 采用相同配置，如下:

● 支持相同指令集

● 相同容量的 L1 指令和数据缓存

– 32KB L1 I-Cache，4-way，128x 64B cache line per way

– 32KB L1 D-cache，4-way，128x 64B cache line per way

● 相同容量的指令和数据本地存储器：256 KB ILM 和 256 KB DLM

CPU0 和 CPU1 采用相同的存储器映射，以下为例外：

●    CPU 自身的指令/数据本地存储器 ILM / DLM 为私有；

●    FGPIO 为私有

●    平台中断控制器 PLIC 为私有

●    软件中断控制器 PLICSW 为私有

●    机器定时器 MCHTMR 为私有

双核的三种使用方法推荐

不论是在RAM中运行，还是片上Flash运行，双核固件均是存储在Flash上。客户根据应用场景，选择在上电后将双核各自的镜像从Flash中装载到RAM中执行或者基于Flash片上执行。

根据应用场景，选择合适的运行方式，推荐以下几种：

方案一：Core0 加载到RAM运行，Core1加载到RAM运行

RAM区域可以是各自的ILM，也可以片上的SRAM，或者是SDRAM。当然，装载CODE的RAM区域各自都是独立的。此方案应用与双核固件均占用小，可完全装载到RAM中运行。

固件存储位置：Core0和Core1的固件均存放在Flash指定区域(Flash分区规划)。上电后，BootRom 从指定Flash区域装载Core0镜像到指定RAM运行（type:debug/release）,Core0运行后从指定Flash 区域装载Core1镜像到指定RAM，然后运行Core1。

方案二：Core0基于flash xip(flash片上执行)运行，Core1加载到RAM运行

此方案应用与Core0核固件占用大， Core1核固件占用小。通常将Core0用来做应用复杂交互，Core1用来做高实时性，高性能的触发逻辑。

固件存储位置：

1). Core0和Core1的固件各自存放在Flash的指定区域(Flash分区规划)。

• 优点：Core0和Core1可单独OTA。

• 缺点：需要维护两个固件BIN文件，并存放到各自的区域中。

2). Core1的固件以数组(只读区)镜像的方式存储在Core0的固件中，Core0固件存放在Flash指定区域；官方例程中使用此方案。

• 优点：     只维护一个固件。

• 缺点：Core0和Core1不可单独OTA。

方案三：Core0基于flash xip0(flash片上执行)运行，Core1基于flash xip1(flash 片上执行)运行

此方案应用与Core0核和Core1核固件均很大，双核均无法满足放到RAM中运行。

注意：由于双核均基于flash片上执行，如果使用同一个flash XPI，会出现并发访问Flash的情况导致未知异常发生；如果强制顺序访问，访问效率极低，严重拖垮CPU运行速率；故不建议两个核使用同一个flash XPI片上执行。建议使用XPI0和XPI1各自外挂一个FLASH，分别用于Core0 Flash xip0和Core1 Flash xip1。

固件存储位置：Core0和Core1的固件存储在各自外挂的Flash的指定区域中。

双核工程编译与调试

HPM双核是集成了两个RISC-V 处理器，是两个完全独立的CPU，故HPM双核工程是Core0工程和Core1工程两个独立的工程。因此HPM双核工程编译，其实是两个独立的单核工程的编译。用户只需要建立core0和core1的各自工程编译调试即可。

由于HPM-SDK例程中使用的是方案二，且Core1的固件以数组(只读区)镜像的方式存储在Core0的固件中，导致Core1工程为Core0工程的关联工程。因此在构建工程时，必须先构建生成Core0工程，作为关联工程Core1工程会自动生成。由于Core1的固件是Core0工程中的只读数组，故必须先编译Core1工程生成只读数组镜像后，再编译Core0工程。

如下构建编译调试双核hello world工程：

A. 构建工程

先构建生成Core0工程：

由于Core0是flash片上执行，故type选择：flash_sdram_xip或flash_xip

作为关联工程Core1工程会自动生成：

B. 编译工程

打开各自的工程(Core0通过GUI工具直接点击Open Project with IDE, Core1对应目录下双击打开工程)。

用SES编译各自的工程即可。

C. 工程调试

一、双核同时调试

基于OpenOCD调试 (FT2232/DAP-LINK等)。

为了达到Core0和Core1同时调试，基于OpenOCD调试在HPM-SDK例程中，对Core1的Debug做了如下限制：

1）Core1不启动GDB Server，连接Core0启动的GDB Server。当然使用不同的port来区分是Core0(Port:3333)还是Core1（Port:3334）。

2）Reset 和 Stop时，直接hart停止运行。

如下图：

因此，调试HPM-SDK双核例程，步骤如下：

步骤1：Core0的工程调试，和正常的单核调试相同，正常SES启动debug即可。

步骤2：Core1的工程调试，由于上述限制(为了双核同时调试)，必须先将Core0的工程Debug运行，然后在启动Core1的Debug仿真。

可在Core0 SES终端看到Core1 GDB connect信息：

基于Jlink 调试

基于Jlink调试，对Core0和Core1的Debug做如下修改：

1. Core0 修改Debug连接target为：J-Link

2. Core1修改Debug连接target为：J-Link

3. Core1修改Debug Device为：HPM6750xVMx_CPU1

4. 由于SES修改Device为CPU1(上一步骤修改)，联动修改ISA为：rv32i，导致编译等异常。故在Code Generation下改回ISA为：rv32imac。

5. 通常初始化时钟等外设在Core0中完成，故为了双核能同时调试，需先运行Core0 Debug至完成时钟等外设初始化后，方可Core1 Debug运行。

二、双核单独调试

基于 OpenOCD 调试

如果只用来单独调试Core1(Core0的单独调试不做任何修改即可)，可修改Core1的Debug配置，如下：

Auto Start GDB Server: Yes

Reset and Stop Command: reset halt

修改后， 可直接启动Core1 Debug运行。

注意：由于CPU0,CPU1主从架构，通常外设等时钟初始化会在Core0中完成。如果是单独调试Core1，为了确保程序能正常运行，需在Core1工程中初始化时钟等外设。如下：

基于 Jlink 调试

单独调试Core1 (Core0的单独调试不做任何修改即可)，JLink修改同双核JLink修改一致（可参考上方介绍的内容）。

同样为了确保Core1能正常运行，需在Core1工程中初始化时钟等外设。

下一篇，我们将会给各位小伙伴们介绍双核的通信方式、资源分配和双核应用eRPC架构，敬请期待。