经验分享 | 高实时性程序优化设计

cathy 发布于：周三, 07/03/2024 - 14:21 ，关键词：

简介

先楫半导体为客户提供了480MHz - 1GHz的不同主频高性能MCU，适用于不同高算力、实时控制要求的场合。在电机、电源应用场合，需要us级响应和运算，对响应时间的一致性、快速性都有非常高的要求。随着MCU主频提高，MCU的存储方式和总线频率也更加多样化，先楫MCU中内部有ILM、DLM、AXI_SRAM、flash等多种存储空间，但同时不同存储需要的时钟也不同，给软件工程师设计带来很大困扰。先楫在官网已经提供了优化DSP和FFT运算、使用片上SRAM等相关应用文档。

本文重点简述基于电机、电源应用的具体代码优化方案。

1、ILM程序优化

以下展示的是HPM6280的系统框图

CPU内部包含了ILM、DLM、cache，这些内存都可达 600Mhz主频。AXI总线上有AXI_SRAM和ILM_SLV、DLM_SLV，访问频率可达200MHz，总线宽度64bit，可以cache缓存。XPI接口为QSPI总线，最高频率133Mhz，双沿采样，通常只有4bit宽度。其中AHB总线还有32kbyte SRAM，但主要用于外设存储，这里不做赘述。

实际应用中程序都会放到flash中存储，而XPI的接口速度极大限制了代码执行效率。此外，由于XPI接口是可以cache缓存，导致XPI执行时cache命中和没有命中的运行时间差别非常大，代码一致性很差。为了方便客户使用，可以生成工程时选用debug/release模式，指定程序在ILM中执行。随后通过先楫manufacture tool可以实现镜像功能，即生成在从FLASH 加载的RAM启动镜像。通过这种方式实现代码完全在ILM中执行。

镜像助手可将SDK中的debug/release 构建的应用转化为FLASH启动镜像。

关键参数:

固件首地址相对容器首地址偏移
加载地址
入口点地址

2、SEGGER编译优化在AXI_RAM执行

由于ILM空间限制，很多电源或电机复杂应用无法将程序全部放到ILM中执行，会导致因读取存储速度限制了CPU算力。

HPM6200、HPM6E00系列在AXI总线的大容量SRAM可以配置成程序存储，其中HPM6260、HPM6E60还可以将CPU1的ILM、DLM配置到AXI总线上，基本满足了绝大部分应用。AXI RAM主频可达200Mhz，64bit位宽，有cache缓存，可以大大减少程序读取对CPU性能的影响。

segger编译器可以自动生成flash加载到RAM的拷贝代码，只要在linker文件中配置相应特性，不需要额外修改flash拷贝代码。

在linker文件中重新划分AXI RAM，增加代码区域。在软件中指定代码生成后存放区域。

通过SDK GUI直接指定修改后的linker文件，即可实现代码在ILM+AXI RAM中执行。