一方面，作为一个开源操作系统，安卓为嵌入式系统带来了巨大潜力。它的灵活性使得开发者可以根据具体需求进行自定义，从而实现高度的适应性。安卓在性能和用户体验方面进行了深度优化，这使其在嵌入式设备中系统性能表现出色。

此外，安卓丰富的应用程序生态系统也可让开发者轻松地开发和集成各种应用程序，从而增强嵌入式设备的功能和互联性。

ST推出OpenSTDROID可以让用户轻松安装安卓社区的开源应用，让基于安卓开发应用程序更容易。

STM32MP25这款工业级处理器融合了高能效的Cortex-A35与M33异构CPU架构，结合高性能3D GPU、NPU、高清视频编解码等，为各类应用场景提供先进的边缘AI处理能力与强大的多媒体功能。支持多达4GB的32位DDR4/LPDDR4/DDR3(L)存储器。此外它还配备了丰富的外设接口，能够轻松满足多样化设备的连接需求。同时内置的强大安全特性为数据安全与系统防护提供了坚实保障。

TM32MP25工业级品质确保了在高要求环境下的稳健运行与长久使用寿命，真正实现了性能、功耗与外设资源之间的完美平衡。

ST拥有丰富的基于安卓系统进行MPU研发的经验，为STM32MP25提供了最适合的安卓开发环境支持。比如，ST从早期版本就开始参与安卓项目，包括推出安卓手机、进行安卓机顶盒开发，并参加 Bootcamp 活动等。

OpenSTDROID产品规划及维护计划

目前，OpenSTDROID可基于STM32MP25实现安卓13环境下运行。

包括以下软件组合：

• OP-TEE应用程序框架：在安全操作系统用户空间中运行（例如TEE内部核心API，用于开发可信应用程序（TA））。

• Android应用程序框架：在Linux操作系统用户空间中运行（有关更多详细信息，请参阅AOSP[1]）。

OpenSTLinux BSP for Android特点：

■ Linux内核源代码基于AOSP[2]中提供的Common kernel。

当前可在STM32MP257F-EV1评估板运行OpenSTDROID，体验STM32MP25安卓方案为工业 4.0、智能家居等量身定制的精简参考解决方案，具有流畅度高、平滑性优、性能强大等特点：

■ 在图形和形状方面：通过OpenGL ES 3.1支持GPU，实现流畅的形状操作，如缩放、旋转、透视等。

■ 在视频方面：支持视频编码/解码H264 VP8，高质量、高流畅度且性能强大，可以轻松安装安卓社区的开源应用。

预计2025年第三季度，OpenSTDROID将升级到安卓15，支持运行于STM32MP257F-EV1评估板和STM32MP257F-DK板，主要特性包括：

■ 通过 VULKAN 1.1支持GPU优化图形特性

■ 支持视频编码/解码H264 VP8

■ 基于USB Type-C®的USB 3/SD卡

■ 支持密封系统构建/基于AIDL的HAL接口

■ 同时还支持强大的无线连接特性：Wi-Fi® 802.11b/g/n，Bluetooth® 5.2 BR/EDR，低功耗蓝牙。

OpenSTDROID的交付遵循OpenSTLinux交付（基于相同的BSP）。ST将提供长达2年的支持和维护服务。

实时计算密集型应用（如智能嵌入式视觉和机器学习）正在推动嵌入式处理需求的发展，要求在边缘实现更高的能效、硬件级安全性和高可靠性。为此，Microchip Technology Inc.（微芯科技公司）日前面向工业、汽车、通信、物联网、航空航天和国防领域的智能边缘设计，发布了其64位 MPU中的首款产品PIC64GX，此举也使得Microchip成为“目前唯一还在积极投资于 8 位到 64 位 MPU和MCU嵌入式解决方案的制造商”。

64位异构计算解决方案

作为Microchip今年下半年发布的最为重要的产品，PIC64GX MPU采用了具有非对称多处理（AMP）和确定性延迟的64位RISC-V四核处理器，兼顾非对称多处理和实时确定性处理能力，是一款高度节能且支持Linux的处理器，可用作基于RISC-V ISA的创新中端嵌入式计算平台，完全满足中端智能边缘计算的需求。

Microchip公司FPGA业务部市场总监Venki Narayanan特别强调了“非对称多处理”的重大意义。他对《电子工程专辑》表示，安全嵌入式视觉和AI/ML这样的计算密集型应用正不断突破高能效计算的极限，它们需要位于同一个处理器子系统中，同时运行Linux®操作系统和实时功能等混合关键性应用工作负载。此外，这些应用还要求在智能边缘提供高性能、硬件级安全、安全引导和可靠性。

因此，为了满足这些要求，智能边缘应用可以利用能够在相同的同质处理器集群中运行Linux、实时操作系统(RTOS)和裸机代码的64位计算解决方案，也就是前文提及的AMP概念，更便于嵌入式系统设计人员加速实现从芯片到嵌入式生态系统的全面端到端解决方案。 

Microchip公司FPGA业务部市场总监Venki Narayanan

PIC64GX MPU采用四核设计，运行频率为625 MHz，其RISC-V CPU微架构采用简单的5级单发射、顺序执行流水线，免受常见的无序计算机中存在的Meltdown和Spectre漏洞的影响。它包括五个与灵活的存储器子系统保持一致的RISC-V内核，允许在单个多核处理器集群中实现确定性实时系统和Linux的多种组合。此外，RISC-V MPU还具有内置的安全引导、创新的Linux和实时模式、大型L2存储器子系统以及丰富的嵌入式外设，为嵌入式开发人员提供了安全、节能的嵌入式计算平台的新选择。

而之所以在首款产品中选择RISC-V内核，Venki Narayanan表示主要原因有两个：(a).上市时间；(b).能够以最低的开发成本和最少的晶体管数量，提供一个使用同质应用级处理器集群的混合关键性系统解决方案。

“需要明确的是，PIC64GX是PIC64平台下计划推出的多个系列中的第一款产品，未来我们还会根据需要解决的问题支持其他ISA。为了加快市场推广，我们还利用了与PolarFire® SoC相同的微处理器子系统架构，这是一种自2022年就已上市的SoC FPGA。”他指出。

在回答“为何在设计中选择‘四’核方案？以及在实际应用中，计算资源具体是如何进行分配的？”问题时，Venki Narayanan解释说，混合关键性系统需要多个独立运行Linux® OS、RTOS和裸机代码的内核，因此必须拥有一个支持多工作负载的多内核集群。通过四核处理器加一个用于监视功能的第五核，客户可以在全部四个内核上运行SMP Linux或SMP RTOS(如Zephyr)。为了运行RTOS，可以将缓存行配置为紧耦合存储器，并进一步关闭分支预测，以实现实时性能所需的确定性延时。

而对于混合关键性应用，系统设计人员需要运行Linux操作系统来执行主机功能，并在同一处理器子系统中同时运行具有低延时和确定性延时的实时工作负载。

借助PIC64GX，开发人员现在可以根据需要分配计算资源。在多核处理器内，开发人员可以在单个芯片中完成确定性和非确定性计算任务，并获得按应用分配资源的额外优势。例如，开发人员可对系统进行划分，以在一个具有三个处理器内核的分区上运行SMP Linux，在具有一个处理器内核的另一个分区上运行RTOS，并将灵活的L2存储器划分为两个1MB的分区。一个1MB的L2分区分配给Linux分区作为L2高速缓存，另一个1 MB配置为运行RTOS的暂时存储器。

系统设计人员确定主机功能的吞吐量：他们希望实时工作负载的吞吐量是多少？他们需要多少存储器？诸如此类。借助PIC64GX，设计人员可按照实际需求做出决定，并以灵活的方式配置系统。

PIC64GX还支持广泛的操作系统、编译系统、驱动程序以及各种开源和商业工具，具体包括： 

• Linux®编译系统，例如Yocto和Microchip Buildroot External

• Linux4Microchip包括引导加载程序、内核更新和针对Microchip器件的编译系统

• 与Canonical Ubuntu合作，对PIC64GX1000 Curiosity工具包进行预编程

开发工具：面向VS Code的MPLAB®扩展程序，用于在最常见的开发环境中进行编译、编程和基本调试。

从8位到64位

与友商相比，Microchip布局64位MPU的时间相对较晚，因此打造出产品和方案的差异化竞争优势就十分重要。Venki Narayanan从两方面对此进行了解读：

差异化产品：如上所述，PIC64GX提供非对称计算能力以及防御级安全性，支持同质处理器集群中的图像处理流水线，可最大限度地减少晶体管占用空间，无需依赖会增加成本和复杂性的各种大型异构处理器集群。

此外，PIC64高性能航天计算（PIC64-HPSC）系列在AI加持的太空计算能力方面取得了巨大进步，覆盖了低地球轨道直至最恶劣的深空环境。2022年8月，美国国家航空航天局喷气推进实验室（NASA-JPL）宣布选择Microchip开发HPSC处理器，PIC64-HPSC系列代表着NSAS-JPL以及更广泛的防御和商业航空航天产业进入了自主空间计算的新时代。 

得益于MPLAB®开发平台的高度普及，Microchip可以在8位至32位领域的嵌入式系统社区中持续发挥领导作用。数据显示，MPLAB平均每天启动高达5万次！鉴于如此庞大且忠诚的开发社区已经广泛使用Microchip计算解决方案，那么有理由认为，这个社区会非常乐于看到Microchip在产品组合中增加64位选项。为此，Microchip于6月25日宣布推出面向VS Code®的MPLAB扩展程序。这些扩展提供了一个无缝、灵活且高效的开发环境，全面支持基于Microchip的器件(包括64位处理器)的设计，可让开发人员根据应用需求，灵活迁移到性能更高的计算元件。

随着PIC64产品组合的推出，Microchip已经成为唯一一家积极开发全套8位、16位、32位和64位单片机和微处理器的嵌入式解决方案提供商。那么，这样“大而全”的布局能给行业带来哪些重大意义？ 

Venki Narayanan认为，首先，鉴于Microchip在智能边缘系统中的现有影响力涵盖了消费品、物联网、自动化、图像处理、汽车以及航空和防御领域，这些新的64位产品将在计算能力和产品多样化方面带来巨大的升级，而尝试满足的关键需求就是为这些混合关键性边缘系统增加实时智能。

其次，社区总是在寻找更多供应商来提供差异化的处理解决方案，最好的办法就是让Microchip这样成熟可靠的解决方案提供商进入市场。

最后，考虑到客户希望拥有一个硬件开发日益统一，并通过软件提供差异化的开发环境。如果能够围绕自己的处理平台提供全面的系统解决方案，那么客户将可以获得涵盖边缘系统中后传感器处理硬件所需的几乎所有内容的端到端硬件产品，包括连接、模拟、电源管理、安全、加速等，再加上强大的软件开发和应用层工具提供支持，这种“全面的系统解决方案”已经成为Microchip的系统级差异化优势。

MPU市场的下一步

Arm在2011年推出的Armv8架构就开始支持64位系统，并在2013年首次登陆手机。对比起来，MPU对64位系统的采用速度好像更慢一些，为什么会发生这样的现象？从32位到64位，还有哪些技术瓶颈需要突破？

Venki Narayanan对此的看法是，各个市场对嵌入式处理的性能要求正在增长，64位多核处理器必须能够满足这些需求。根据各种终端市场应用的需求，总是需要在成本、功耗和性能之间做出权衡。32位提供较低的总线宽度，因此半导体成本较低，晶体管数量较少(因此功耗较低)。随着计算需求的增加，设计人员需要根据这些权衡因素(功耗、成本、性能)提供多样化的解决方案。

“我们正在解决的关键趋势是为工业自动化、工业物联网和机器学习推理等应用领域的混合关键性系统增加实时、低延时、非对称的多处理能力。未来几个季度，我们将继续增加新的MPU解决方案和器件，从而以更强大的8位到64位产品矩阵来解决这些问题，它们涵盖从低级嵌入式系统控制到后传感器有效负载处理。”他说。

不过，近年来很多业内人士认为，“MCU和MPU之间的区别正变得越来越模糊”，一些厂商还开发了不少兼具MCU和MPU特点的产品，这会不会成为今后新的发展方向？

Venki Narayanan说在同一个嵌入式处理系统中集成MPU和MCU的多核解决方案的确是存在的，但是，它们在同一芯片内集成了独立的MPU和MCU子系统，两者具有独立的存储器和外设子系统。对比之下，PIC64GX可以提供具有大容量片上存储器的同质处理器架构，便于客户配置任何处理器内核来实现MCU功能，并根据其处理需求对存储器子系统进行分区，然后分配给MPU和MCU分区。

他同时也指出，“并非所有应用都需要同时具备MCU和MPU功能”。例如一些应用可能只需要低端单片机功能，不需要运行Linux主机功能，而另一些应用则需要中端到高端微处理器功能，这完全取决于应用场景，系统设计人员应当根据应用需求做出这些系统架构决策。

结语

长期以来，在8位、16位和32位嵌入式解决方案领域，Microchip提供了可满足各类计算需求的全面计算解决方案，以及包括存储器、电源管理、模拟功能和连接方案在内的全面系统解决方案。而新增的64位MPU产品组合则使Microchip进一步扩展了其计算范围，嵌入式设计人员将能够利用Microchip的端到端解决方案(从芯片到嵌入式生态系统)加快设计、调试和验证速度，缩短产品上市时间，以满足当今嵌入式设计的不断增长的需求。

在嵌入式开发中，我们经常会接触到一些专业术语，例如CPU、MCU、MPU、SOC和MCM等，这些缩写代表了不同类型的电子处理单元，它们在消费电子、计算机硬件、自动化和工业系统中扮演着重要角色。下面将介绍每个术语的基本含义和它们在实际使用中的区别：

CPU

CPU (Central Processing Unit) - 中央处理单元：由运算器、控制器和寄存器及相应的总线构成。它可以是一个独立的处理器芯片或一个内含多核处理器的大型集成电路。

众所周知的三级流水线：取址、译码、执行的对象就是CPU，CPU从存储器或高速缓冲存储器中取出指令，放入指令寄存器，并对指令译码，然后执行指令。所谓的计算机的可编程性其实就是指对CPU的编程。

MCU

MCU (Microcontroller Unit) - 微控制器单元: MCU是一个紧凑型处理器，随着大规模集成电路的出现及发展，把计算机的CPU、RAM、ROM、定时器和输入输出I/O引脚集成在一个芯片上。

比如51、STC、Cortex-M这些芯片，它们的内部除了CPU外还包含了RAM和ROM，可直接添加简单的器件（电阻，电容）等构成最小系统就可以运行代码了。

MCU常用于嵌入式系统，如家用电器、汽车电子设备和医疗设备中。与MPU相比，MCU更多的是自成一体的解决方案，可独立执行预定的任务。   

MPU

MPU (Microprocessor Unit) - 微处理器单元：是一种更具体的CPU类型，微处理器通常代表功能强大的CPU（可理解为增强型的CPU），这种芯片往往是计算机和高端系统的核心CPU。

例如嵌入式开发者最熟悉的ARM的Cortex-A芯片，他们都属于MPU。MPU主要在个人电脑、服务器和其他高性能计算设备中使用。微处理器单元的设计注重于高性能指令处理。

SOC/SOPC

SoC (System on Chip) - 片上系统：是一种集成电路，它将所有或大部分必要的电子电路和部件集成到单一芯片上。包括CPU核心、内存、输入/输出控制器、外围设备和其他功能模块。SoC的设计目标是为了让它能够作为系统的主要计算引擎。

MCU只是芯片级的芯片，而SOC是系统级的芯片，它集成了MCU和MPU的优点，即拥有内置RAM和ROM的同时又像MPU那样强大，它可以存放并运行系统级别的代码，也就是说可以运行操作系统。

SoPC (System on a Programmable Chip) - 可编程片上系统：是指硬件逻辑可编程的片上系统，如FPGA（现场可编程门阵列）被用于创建系统级的设计。与传统的SoC相比，SoPC提供了更多的灵活性，因为硬件逻辑可以在芯片制造后根据需求进行修改和配置。

举个例子说明便于理解，单片机的硬件配置是固化好了的，我们能够编程修改的是软件配置，本来是串口通信功能，通过修改代码变成AD采样功能，也就是说硬件配置是固定了的，只能通过修改软件来选择其中的一项或多项功能。

而SoPC可以修改硬件配置信息使其成为相应的芯片，可以是MCU，也可以是SOC。    

MCM

MCM (Multi-Chip Module) - 多芯片模块：MCM是将多个独立的集成电路封装在一个单独的芯片上的技术。与将所有功能集成到单个集成电路的SoC不同，MCM通常用于封装性能更强、功能专注的独立集成电路。它们可以提供类似系统总线的内部连接，使得性能更优于单芯片解决方案。

在嵌入式开发中，接触频率较多的一般是MCU和SOC，而现在STM32也几乎成为了MCU的代名词，SOC目前则以Cortex-A系列为主，开发难度也有所差异，对于嵌入式从业者来说，弄清楚这些专业概念是必备的。

来源：ittbank

客户现可以在VS Code中设计和调试瑞萨嵌入式处理器的软件，与瑞萨自有e² Studio IDE相辅相成

1、前言

本应用笔记介绍如何管理 STM32 产品中的内存保护单元（MPU）。MPU 是用于存储器保护的可选组件。STM32 微控制器（MCU）中嵌入 MPU 之后变得更稳健可靠。在使用 MPU 之前，必须对其进行编程并加以启用。如果 MPU 没有启用，则存储系统的行为不会变化。

2、概述

MPU 可以使嵌入式系统更加稳健和安全：• 禁止用户应用程序破坏关键任务（例如操作系统核心）使用的数据• 将 SRAM 存储区域定义为非可执行（禁止执行 XN），以防止代码注入攻击• 修改存储访问属性MPU可最多保护16个内存区域。在 Armv6、Armv7 架构（Cortex-M0+、M3、M4、M7）下，这些区域可以依次拥有 8 个子区域（前提是区域至少有 256 字节）)。

在 STM32 中，受保护区域的确切数量可能因内核和器件而有所不同，请参阅 Cortex-M33 MPU 寄存器获取详细信息。子区域的大小都是相等的，可以根据子区域号进行启用或禁用。因为最小区域大小是由缓存行长度（32 字节）驱动的，所以 8 个 32 字节的子区域对应一个 256 字节的区域。区域的编号为 0 至 15。

此外，还有一处默认区域，其 id 为-1。所有编号 0-15 的存储区域的优先级高于默认区域。这些区域可以重叠，也可以嵌套。区域 0-15 的优先级由低到高，这也决定了区域重叠的方式。优先级是固定的，不可更改。在 Armv8 架构（Cortex-M33）中，使用起始地址和终止地址来定义区域，使开发人员能够以灵活、简单的方式组织这些区域。

此外，正是区域大小的可灵活配置得到提升，故Cortex-M33就没有子区域的概念了。下图显示的示例包含六个区域。该示例显示区域 4 与区域 0 和 1 重叠。区域 5 完全包含在区域 3 内。因为优先级是递增的，所以重叠区域（橙色）优先。因此，如果区域 0 是可写的，而区域 4 不可写，那么位于区域 0 和区域 4 重叠部分的地址为不可写。

Conclusion:

在 Armv8 架构（Cortex-M33）中，现在不允许区域重叠。由于 MPU 区域的定义更加灵活，因此没有必要重叠MPU 区域。 

MPU 是统一的，意味着没有单独的区域用于数据和指令。

MPU 还可以用于定义其他存储器属性（如可缓存性），可以导出到系统级缓存单元或存储存控制器。Arm 架构中的存储器属性设置可以支持两种级别的缓存：内部缓存和外部缓存。STM32F7 和 STM32H7 系列仅支持一种级别的缓存（L1-缓存）。 

缓存控制由缓存控制寄存器实现全局控制，但 MPU 可以指定缓存策略以及区域是否可缓存。

2.1存储器模型 

在 STM32 产品中，处理器具有固定的默认存储器映射，可提供最多 4 Gb 的可寻址存储器。

3、  Cortex-M0+/M3/M4/M7 

存储器类型、寄存器和属性

存储器映射和 MPU 编程将存储器映射分为多个区域。每个区域都有已定义的存储器类型和存储器属性。存储器类型和属性决定该区域的访问行为。

3.1 存储器类型

有三种常见的存储器类型： 

• 普通存储器：允许 CPU 以有效方式安排字节、半字和字的加载和存储（编译器不了解存储器区域类型）。对于普通存储器区域，CPU 不一定按照程序中列出的顺序执行加载/存储操作。 

• 器件存储器：在器件区域内，负载和存储是严格按照顺序进行的。这是为了确保以正确的顺序设置寄存器。 

• 强排序存储器：所有操作始终按以编程方式列出的顺序执行，CPU 会等待加载/存储指令执行（有效的总线访问）结束，然后执行程序流中的下一条指令。这可能导致性能损失。

3.2 存储器属性

区域的属性与大小寄存器（MPU_RASR）是设置所有存储器属性的地方。该表显示了 MPU_RASR 寄存器中对于区域的属性和大小的简要描述。

前一个表格中的参数详情如下： 

• XN 标志位控制代码的执行。为了在区域内执行指令，特权级别必须有读访问权限，而 XN 必须为 0。否则，会产生 MemManage 报错。 

• 数据访问权限（AP）字段定义存储区域的 AP。

下表对访问权限进行了说明：

• S 字段面向可共享的存储区域：存储系统在一个有多个总线主控的系统（例如，一个处理器带一个 DMA 控制器）中提供总线主控之间的数据同步。强排序的存储器始终可共享。如果多个总线主控可以访问一个不可共享的存储区域，软件必须确保总线主控之间的数据一致性。STM32F7 系列和 STM32H7 系列不支持硬件一致性。S 字段相当于不可缓存的存储器。 

• TEX、C 和 B 位用于定义区域的缓存属性，以及（在某种程度上）可共享性。按下表对其进行编码。

在 STM32 微控制器中加入 MPU 使其稳健、可靠，而且在某些情况下更安全 - 防止应用程序任务访问或破坏其他任务使用的堆栈和数据存储器。该应用笔记描述了不同的存储器属性、类型和 MPU 寄存器。其中还提供了 MPU（使用 STM32Cube HAL）设置示例，以说明如何配置 STM32 MCU 中的 MPU。如需详细了解 MPU 寄存器，请参阅 Cortex 内核编程手册。本应用笔记内容较长，篇幅有限仅展示部分，完整内容请点击“阅读原文”下载原文档。