RA2

相关阅读：

10. 模块停止功能

为了尽可能提高电源效率，RA2系列MCU允许通过对模块停止控制寄存器（MSTPCRi，i = A、B、C、D）执行写入操作来分别停止片上外设。模块停止后，将无法访问模块寄存器。

复位后，除DTC外，大多数模块都处于模块停止状态。有关详细信息，请参见《硬件手册》。

在访问外设的任何寄存器之前，必须通过向MSTPCRi寄存器中的相应位写入“0”以使其退出停止模式来使能该寄存器。

可以通过向MSTPCRi寄存器中的相应位写入“1”来停止外设。

Renesas FSP中的HAL驱动程序会自动处理模块的启动/停止功能。

11. 中断控制单元

中断控制器单元（ICU）控制将哪些事件信号链接到NVIC、DTC和DMAC模块。此外，ICU还控制不可屏蔽中断。图23给出了ICU规范的示例，图24给出了从I/O引脚引发IRQi事件的功能示例。有关每个RA2 MCU系列的详细信息，请参见《硬件手册》。

图23. RA2A1 ICU规格

图24. RA2A1 ICU I/O引脚示例

图25是使用Renesas FSP配置器使能和配置Renesas FSP中断的示例。通过FSP将ICU和中断配置为HAL驱动程序配置的一部分。

图25. 使能GTP0溢出中断并设置将由中断服务程序调用的用户回调函数

12. 低功耗

RA2产品具有多种用于降低功耗的功能。这包括设置时钟分频器、停止模块、在正常模式下选择电源控制模式以及转换为低功耗模式。有关更多详细信息，请参见《硬件手册》中的“低功耗模式”一章。

RA2 MCU支持三种不同类型的LPM，具体取决于MCU系列。这些类型包括：

• 休眠模式

• 软件待机模式

• SNOOZE模式

下表概述了可用于降低功耗的功能。

表11. 低功耗模式功能规范

注：1. 有关详细信息，请参见《硬件手册》中“时钟生成电路”一章。

2. 仅RA2A1支持低电压模式。

RA2L1 MC可以在开关稳压器（DCDC）模式下运行。在DCDC模式下，仅支持标准模式和睡眠模式，且系统无法转换到软件待机模式或SNOOZE模式。

此外，RA2L1在LDO模式、低速模式和副时钟振荡器速度模式下，且无法转换到DCDC模式。在DCDC模式下，仅支持高速模式和中速模式。

下表列出了转换到低功耗模式的条件、CPU和外设模块的状态，以及取消每种模式的方法。

表12. 低功耗模式

注：1. 有关更多详细信息，请参见《硬件手册》中的“每种低功耗模式的工作条件”表。

RA2产品包括允许MCU在正常模式和休眠模式下以较低功耗工作的寄存器设置。这些模式称为工作电源控制模式，由OPCCR寄存器控制。

下表总结了各种工作功耗控制模式，以及每种模式下允许使用的最大时钟和电压值。

表13. 每种工作功耗控制模式下可用的振荡器

注：1. 仅RA2A1产品支持低电压模式。

4. RA2E2产品不支持。

虽然可以将OPCCR寄存器中的值设置为任何低功耗工作模式，但也必须设置相应的时钟和电压值来满足所需模式的要求。否则，OPCCR寄存器中的设置不会对降低功耗产生任何影响。

为了获得最低的功率值，应在时钟生成电路中使用可能的最大分频器。

可通过各种中断源取消低功耗模式，例如RES引脚复位、上电复位、电压监视器复位和外设中断。有关不同低功耗模式的中断源列表，请参见《硬件手册》中的“低功耗模式”部分。

从软件待机模式进入SNOOZE模式的SNOOZE请求仅触发SNOOZE模式。通过在待机控制寄存器（SBYCR）中执行具有适当设置的WFI指令，可以完成向其他低功耗模式的转换。

Renesas FSP提供了低功耗模式（LPM）驱动程序和驱动程序配置器，可用于设置低功耗模式、唤醒源/取消源等。

图26. 使用Renesas FSP配置器设置低功耗模式

在通过FSP配置器设置了特定的LPM（低功耗模式）后，可以使用LPM驱动程序的API初始化LPM驱动程序并使MCU进入已配置的低功耗模式：

来源：瑞萨MCU小百科

围观 46

相关阅读：

RA2快速设计指南 [1] 电源与仿真器支持

RA2快速设计指南 [2] MCU工作模式和选项设置存储器

RA2快速设计指南 [3] 时钟电路

RA2快速设计指南 [4] 复位要求和复位电路

RA2快速设计指南 [5] 存储器

8. 寄存器写保护

寄存器写保护功能可防止重要寄存器因软件错误而被覆盖。使用保护寄存器（PRCR）设置要保护的寄存器。表9列出了PRCR位与要保护的寄存器之间的关联。

图18. PRCR寄存器

表9. PRCR保护位

注：以上寄存器并非存在于所有的RA2产品。具体请参照各MCU硬件手册中“寄存器写操作”的章节。

Renesas FSP提供两个API（R_BSP_RegisterProtectEnable 和 R_BSP_RegisterProtectDisable），分别用于使能和禁用寄存器写保护。

9. I/O 端口配置（1）

《硬件手册》中的“I/O 端口”部分介绍了基于外设选择和其他寄存器设置的确切引脚配置。下面列出了一些一般信息。

务必注意的是，复位后，在应用配置之前，每个引脚都将处于其默认状态。就RA2产品而言，所有I/O引脚在复位后均为输入引脚。其中某些引脚可能会短暂地处于无法预期的状态。无论使用哪种配置方法，都会出现这种情况。用户应考虑这可能对每种应用产生的影响，包括这可能对其他系统功能造成哪些影响。

配置I/O端口时，可以直接写入寄存器，也可以通过FSP引脚配置功能进行配置。

9.1 多功能引脚选择设计策略

RA2系列MCU上的大多数端口都具有多种外设功能。Renesas提供了诸如FSP中的引脚配置器之类的工具，以帮助选择各RA2产品的端口。当需要多个外设功能时，请使用以下设计策略来帮助选择端口功能。

• 首先，仅通过一个端口选项分配外设功能。例如，调试功能中的每个跟踪数据信号只有一个端口选项。需要此功能时，先分配这些端口。

• 接下来，为外设功能分配有限的端口选项。例如，支持CLKOUT外设的产品的每个CLKOUT信号通常只有两个选项。

• 最后，为外设功能分配多个端口选项。一个示例是串行通信接口（SCI），该接口通常具有许多可用的端口选项。

• 从RA2系列MCU硬件手册“引脚列表”章节中可以看到一些端口的函数名称中带有后缀“_A”。为RA2

产品配置端口函数时，可以忽略此种类型的后缀。另请参见本系列文章后续的16.3节。

9.2 设置端口并将其用作GPIO

有两种方法可以设置端口并将其用作GPIO：一种是使用端口控制寄存器（PCNTR1），另一种是使用PmnPFS寄存器。

方法1：端口控制寄存器（PCNTR1）

• 通过向端口控制寄存器1（PCNTR1）的端口方向位 (PDRn) 写入“1”，选择一个引脚作为输出。

• 端口方向位 (PDRn) 是可读写的。将该值设置为“1”将选择该引脚作为输出。I/O端口的默认状态为“0”（输入）。可以在RA2 MCU上读取端口方向寄存器。

• 相应端口控制寄存器 (PCNTR1) 中的端口输出数据位 (PODRn) 是可读写的。读取PODR时，也会读取输出数据锁存器的状态（不是引脚电平）。

• 端口控制寄存器 2 (PCNTR2) 中的端口输入位 (PIDRn) 是只读的。读取PCNTR2寄存器中的 PIDRn 位以读取引脚状态。

方法2：端口mn引脚功能选择 (PmnPFS) 寄存器

• 端口模式寄存器 (PMR) 是可读写的，用于指定各个引脚是用作GPIO还是用作外设引脚。复位后，所有PMR寄存器均置0，这会将所有引脚都设置为GPIO。如果PMR寄存器置1，则该对应的引脚将用于实现外设功能。外设功能由该引脚的MPC设置定义。

• 将引脚设置为输出时，建议先将所需的端口输出值写入数据锁存器，然后将方向寄存器设置为输出。尽管在所有系统中此操作都不太重要，但这可以防止在设置端口时出现意外的输出毛刺。

通常，使用PCNTR1配置端口有助于提高访问速度，但可用的配置功能较少。使用PmnPFS寄存器将获得更多可用的配置功能，但访问速度较慢。

Renesas FSP提供了引脚配置工具，以在复位后配置GPIO引脚，如图19所示。配置GPIO后，可以在FSP中使用HAL层API对该GPIO进行控制

图19. 使用FSP配置器将P107配置为输出和低电平

9.2.1 内部上拉

• 端口0到9上的大多数引脚都可以选择使能上拉电阻。上拉由每个端口mn引脚功能选择 (PmnPFS) 寄存器中的上拉 (PCR) 位控制。每个PmnPFS寄存器中的PCR位用于控制端口上的相应引脚。

• 首先，必须通过PmnPFS寄存器中的相关位将该引脚设置为输入。将PCR位置“1”以使能上拉，将其置“0”以禁用上拉。

• 复位后，会将所有PCR寄存器清零，因此将禁用所有上拉电阻。

• 每当将某个引脚指定为外部总线引脚、GPIO输出或外设功能输出引脚时，上拉就会自动关闭。

9.2.2 漏极开路输出

• 配置为输出的引脚通常用作CMOS输出。

• 端口0到上的大多数引脚都可以选择配置为NMOS漏极开路输出。

• 每个端口9mn引脚功能选择 (PmnPFS) 寄存器中的N沟道漏极开路控制 (NCODR) 位控制哪些引脚以漏极开路模式工作。将每个寄存器中的适用位置“1”会使输出形式变为漏极开路。将每个寄存器中的适用位置“0”会将端口设置为CMOS输出。

9.2.3 驱动能力

RA2A1产品可以使能驱动能力输出，其驱动能力可设为低或中驱动能力输出。其他RA2产品无此功能。

• 驱动能力的切换由每个端口mn引脚功能选择 (PmnPFS) 寄存器中的驱动能力控制寄存器 (DSCR) 位控制。

• 复位后，会将所有DSCR寄存器清零，因此会将所有引脚设置为低驱动能力输出。设置“00”以外的值会更改所选引脚的输出的驱动能力。

• 引脚的最大总输出因产品及封装而异。具体请参见MCU硬件手册“电气特性”章节的内容。

• 驱动能力的差异如下所示。实际输出电流会因产品和引脚类型而有所不同。详细信息请参见MCU硬件手册。

表10. 引脚驱动能力

输出驱动能力可能会对电路板设计的整体性能造成重大影响。为每个输出选择驱动能力时，应考虑以下几点：

• 建议首先将所有引脚设置为低驱动能力（默认）并评估性能。

• 根据电路板布局的不同，驱动能力设置为中或高的引脚可能会产生较高的EMI辐射。

• 较长的走线可能需要更高的驱动能力，才能使信号正确传播到接收器。

9.3 设置和使用端口外设功能

端口mn引脚功能选择寄存器 (PmnPFS) 用于配置每个端口的特性。PSEL 位用于选择为每个端口选择的外设功能。

• 由于大多数引脚具有多种功能，因此RA2 MCU提供了引脚功能控制寄存器 (PmnPFS)，可用于更改分配给引脚的功能。

• 每个引脚都有自己的PmnPFS寄存器。

• 每个PmnPFS寄存器都允许将引脚用于外设功能（PSEL位）、用作IRQ输入引脚（ISEL位）或用作模拟输入引脚（ASE位）。如果ASEL位置“1”（将引脚用作模拟输入引脚），则应将该引脚的PMR位置1以用于GPIO，并将该引脚的PDR位置1以用于输入。

• 请参见《硬件手册》中“I/O端口”一章的“每种产品的外设选择设置”部分。

• 为了确保外设引脚上没有非预期的边沿输入或输出，确保在修改引脚的PmnPFS寄存器之前将目标引脚的端口模式控制 (PMR) 位清零。

• 复位后，所有PmnPFS寄存器均受到写保护。为了对这些寄存器执行写入操作，必须首先使用写保护寄存器 (PWPR) 来使能写入。

• 设置PmnPFS寄存器时应格外小心，切勿将一个功能分配给多个引脚。用户不应这样做，但MCU允许上述操作。如果发生这种情况，则引脚上的功能将处于未定义状态。

• 图20为使用Renesas FSP的引脚配置器使能QSPI引脚的示例。

图20. 使用Renesas FSP中的引脚配置器使能QSPI引脚

9.4 设置和使用IRQ引脚

• 某些端口引脚可以用作硬件中断线（IRQ）。有关哪些引脚可用于您的MCU的信息，请参见《硬件手册》中“I/O端口”一章的“每种产品的外设选择设置”部分。

• 要将端口引脚设置为用作IRQ引脚，必须将其PFS寄存器中的中断输入功能选择位（ISEL）置“1”。

• 引脚可同时用于IRQ和外设功能。要使能此功能，需设置引脚的PFS寄存器的ISEL位和PSE位。

• 具有相同编号的IRQ功能必须在一个引脚上使能。

• IRQ引脚可以在检测到以下情况时触发中断：

⎯ 低电平

⎯ 下降沿

⎯ 上升沿

⎯ 上升沿和下降沿

使用IRQ控制寄存器（IRQCRi）选择要使用的触发器。

• 数字滤波可用于IRQ引脚。滤波器基于以四个可选时钟速率（PCLKB、PCLKB/8、PCLKB/32、PCLKB/64）之一进行的重复信号采样。它们可以滤除短脉冲：在特定滤波速率下，任何少于3个样本的高脉冲或低脉冲。滤波器可用于滤除这些线路中的振铃和噪声，但是由于速率过快而无法滤除诸如机械开关弹跳之类的长时间事件。使能滤波会给硬件IRQ线增加一小段响应延迟时间（滤波时间）。

• 可以针对每个IRQ引脚单独使能数字滤波。此过程通过设置每个IRQ的IRQCRi寄存器中的IRQ引脚数字滤波器使能（FLTEN）位来实现。

• 可为每个IRQ引脚单独配置数字滤波的时钟速率。此过程通过设置每个IRQ的IRQCRi寄存器中的IRQ引脚数字滤波器设置（FCLKSEL[1:0]）位来实现。

• 图21和图22给出了使用Renesas FSP使能和配置IRQ引脚的示例。

图21. 使用Renesas FSP配置器将P004配置为IRQ03

图22. 使用Renesas FSP配置器配置IRQ03

9.5 未使用引脚的处理

注：某些引脚需要特定的端接：有关具体建议，请参见《硬件手册》中的“未使用引脚的处理”部分。

悬空的未使用引脚会消耗额外的功率，并使系统更容易受到噪声问题的影响。使用下面详述的方法之一对未使用的引脚进行处理：

1、第一种选择是将引脚设置为输入（复位后的默认状态），然后使用电阻将其连接至Vcc或Vss。不同的连接方法对MCU来说没有区别；但是，从系统噪声的角度来看，有的方法可能更具优势。Vss可能是最典型的选择。避免将引脚直接连接到Vcc或Vss，因为对端口的方向寄存器（用于将端口设置为输出）执行意外的写入操作可能会导致输出短路。

2、第二种方法是将引脚设置为输出。无论是将引脚电平设置为高还是低都无关紧要；但是，将引脚设置为输出并将输出设置为低电平会在内部将引脚连接至接地层。这可能有助于解决整个系统的噪声问题。将未使用的引脚设置为输出有一个缺点，即必须通过软件控制来完成端口配置。在将方向寄存器设置为输出前MCU一直保持在复位状态时，该引脚将为悬空输入，可能会消耗额外的电流。如果可以接受在此期间消耗额外的电流，则该方法可消除第一种方法所需的外部电阻。

3、将引脚保留为输入并使用外部电阻将它们处理的一种变化方式是使用MCU多个端口上的内部上拉电阻。这与将引脚设置为输出有相同的限制（需要程序来设置端口），但是由于产品不会驱动引脚，因此确实可以减少因引脚意外接地、短接到相邻引脚或Vcc而产生的影响。

9.6 不存在的引脚

每个RA2 MCU系列都有多种封装尺寸，总引脚数也各有不同。对于小于该MCU系列最大封装尺寸（通常为100引脚、64引脚、24引脚）的任何封装，需将PDR寄存器中不存在的端口的对应位置“1”（输出），并将PODR寄存器中不存在的端口的对应位置“0”。通过查看《硬件手册》中“I/O端口”部分的“I/O端口规范”表，用户可以查看每个MCU封装上可用的端口。例如，端口0上的P007和P008仅在100引脚封装中可用。请注意，不需要对不存在的引脚进行额外处理。

9.7 电气特性

常规GPIO端口通常需要CMOS电平输入（高电平≥ 0.8 * Vcc，低电平≤ 0.2 * Vcc）。某些GPIO端口具有施密特触发输入，在输入要求方面略有不同。有关更多信息，请参见《硬件手册》中的“电气特性”部分。

来源：瑞萨MCU小百科

https://mp.weixin.qq.com/s/FMxRvDbDi1R43nu9Hn8Nsg

https://mp.weixin.qq.com/s/Xknl8CQ0lbxm642YSRcpyA

https://mp.weixin.qq.com/s/oL7o1DdWw4QJat3hjPo4uA

围观 112

相关阅读：

RA2快速设计指南 [1] 电源与仿真器支持

RA2快速设计指南 [2] MCU工作模式和选项设置存储器

RA2快速设计指南 [3] 时钟电路

RA2快速设计指南 [4] 复位要求和复位电路

7. 存储器

RA2 MCU支持4GB的线性地址空间，范围为0000 0000h到FFFF FFFFh，其中可以包含程序、数据和外部存储器总线。程序和数据存储器共用地址空间；可使用单独的总线分别访问这两个存储器，从而提高性能并允许在同一个周期访问程序和数据。存储器映射中包含片上RAM、外设I/O寄存器、程序ROM、数据闪存和外部存储器区域。

图13. RA2A1存储器映射

7.1 SRAM

RA2 MCU提供带奇偶校验位或ECC（纠错码）的片上高速SRAM模块。SRAM0的前32 KB区域受ECC控制。奇偶校验在其他区域执行。下表列出了SRAM规范。SRAM模块的数量和容量因产品而异。有关详细信息，请参见《硬件手册》。

图14. RA2A1 SRAM规格

7.2 外设I/O寄存器

外设I/O寄存器块出现在存储器映射中的不同位置，具体取决于设备和当前的工作模式。大多数外设I/O寄存器占用的地址范围为4000 0000h到400F FFFFh。但是，位置和大小可能会因产品而异。有关详细信息，请参见《硬件手册》。有关详细信息，可参见“I/O寄存器”附录，也可参见每个外设功能的寄存器说明。该区域包含在所有工作模式下始终可用的寄存器。用于控制访问闪存的闪存I/O寄存器占据两个区域，即4000 0000h至400F FFFFh和407E 0000h至407E FFFFh。

Renesas FSP包含采用CMSIS数据结构的C头文件，这些文件将特定器件的所有外设I/O寄存器映射到易于访问的I/O数据结构。

7.3 片上闪存

RA2 MCU具有两个闪存部分：代码闪存和数据闪存，各部分的大小和可编程周期容量因产品而异。闪存控制单元（FCU）控制闪存的编程和擦除。闪存应用程序命令接口（FACI）根据指定的FACI命令控制FCU。

代码闪存旨在存储用户应用程序代码和常量数据。数据闪存旨在存储可能不时更新的信息，例如配置参数、用户设置或记录的数据。数据闪存区域中的编程和擦除单位远小于代码闪存的单位。以RA2A1为例，代码闪存以64-bit为单位进行编程，以2-KB为单位进行擦除；而数据闪存以8-bit为单位进行编程，以1-KB为单位进行擦除。单位大小因产品而已。具体请参见《硬件手册》中的“数据闪存”的章节。

数据闪存和代码闪存区域均可通过应用程序代码进行编程或擦除。这样，无需连接外部编程工具即可完成现场固件更新。

Renesas FSP为代码闪存和数据闪存提供了HAL层驱动程序。

下图给出了代码闪存和数据闪存的规格。

图15. RA2A1 MCU上的代码闪存和数据闪存规范

注：代码闪存的擦除状态为FFh，但数据闪存的擦除状态未定义。

7.3.1 后台操作

RA2 MCU支持通过后台操作访问代码闪存和数据闪存。这意味着当开始执行编程或擦除操作时，用户可以继续从除正在操作的存储区以外的存储区中执行和访问存储器。例如，在对数据闪存进行擦除或编程操作时，CPU可以从代码闪存执行应用程序代码。同样，在对代码闪存进行擦除或编程操作时，CPU可以从SRAM执行应用程序代码。这项规则的唯一例外是，在对代码闪存进行编程或擦除期间无法访问数据闪存。

7.3.2 ID代码保护

RA2 MCU在选项设置存储区中有一个用作ID代码的128位存储器。如果此ID代码保留为空（0xFF），则不会使能任何保护，并且可以通过引导模式或使用片上调试器来访问MCU。如果设置了ID代码，则用户可以控制对这些模式的访问。用户可以选择始终禁止连接，或者可以选择在输入匹配的ID代码时允许连接。有关更多信息，请参见“OCD/串行编程ID设置寄存器（OSIS）”和“ID代码保护”以及《RA2 MCU硬件手册》中的相关部分。

图16 显示了Renesas FSP配置器提供的用于设置ID代码保护的选项。

图16. 使用Renesas FSP配置器为RA2A1设置ID代码

注：必须谨慎处理ID代码保护设置，以避免发生可能导致阻止访问MCU的错误。

7.3.3 存储器保护单元

RA2微控制器具有存储器保护单元（MPU）。这些单元能够保护各种MCU区域免遭非法访问。具体选项包括允许读写、禁止写入和禁止读写。通过在特定的存储器地址上设置相应的常数值可选择这些选项之一。有关更多详细信息，请参见《硬件手册》中的“存储器保护单元”部分。

图17. 使用Renesas FSP配置器RA2A1设置MPU

注：必须谨慎处理MPU设置，以避免发生可能导致阻止访问MCU区域的错误。

7.4 字节顺序的限制

存储器空间必须采用小端法才能在Cortex-M内核上执行代码。

来源：瑞萨MCU小百科

围观 29

相关阅读：

RA2快速设计指南 [1] 电源与仿真器支持

RA2快速设计指南 [2] MCU工作模式和选项设置存储器

RA2快速设计指南 [3] 时钟电路

6. 复位要求和复位电路

Arm® Cortex®-M23产品共有12或13种类型的复位。

表11. Arm® Cortex®-M23 MCU复位

注：RA2E1及RA2E2产品不支持。

6.1 引脚复位

当RES#引脚被拉低时，所有处理都将中止，MCU进入复位状态。要在运行中复位MCU，应在指定的复位脉冲宽度内将RES#保持为低电平。有关时序要求的更详细信息，请参见《硬件手册》中“电气特性”一章的“复位时序”部分。另请参见本系列文章的第2节“仿真器支持”，了解与调试支持相关的复位电路的详细信息。

无需在RES#线路上使用外部电容，因为POR电路在内部将其保持为低电平以实现良好的复位，并且需要最小的复位脉冲来启动此过程。

6.2 上电复位

有两种情况会产生上电复位（POR）：

1. 如果RES#引脚在接通电源后处于高电平状态。

2. 如果RES#引脚在VCC低于VPOR时处于高电平状态。

在VCC超过上电复位电压（VPOR）并经过上电复位时间（tPOR）之后，芯片将从上电复位状态释放。上电复位时间是允许外部电源和MCU达到稳定状态的时间。有关电压大小和时序的详细信息，请参见《硬件手册》中“电气特性”一章的“POR和LVD特性”部分。

由于POR电路依赖于RES#与VCC同时为高电平，因此请勿在复位引脚上放置电容。这将减慢RES#相对于VCC的上升时间，从而妨碍POR电路正确识别上电条件。

当电源（VCC）降至不超过VPOR时，如果RES#引脚为高电平，则会产生上电复位。在VCC上升到VPOR以上并且经过tPOR之后，芯片将从上电状态释放。

上电复位后，RSTSR0中的PORF位置1。引脚复位后，PORF清零。

6.3 独立看门狗定时器复位

这是由独立看门狗定时器（IWDT）产生的内部复位。

当IWDT下溢时，可以选择产生独立看门狗定时器复位（可以改为产生NMI），并且RSTSR1中的IWDTRF位置1。短暂延迟后，将取消IWDT复位。详情请参照《硬件手册》。

6.4 看门狗定时器复位

这是看门狗定时器（WDT）产生的内部复位。

当WDT下溢时，可以选择产生看门狗定时器复位（可以改为产生NMI），并且RSTSR1中的WDTRF位置1。短暂延迟后，将取消WDT复位。详情请参照《硬件手册》。

6.5 电压监视复位

RA2系列包括允许MCU在欠压期间防止不安全操作的电路。板上比较器根据三个参考电压Vdet0、Vdet1和Vdet2检查电源电压。当电源下降到每个参考电压以下时，会产生中断或复位。检测电压Vdet0、Vdet1和Vdet2均可从3个不同大小的值中选择。

当Vcc随后上升到超过Vdet0、Vdet1或Vdet2时，经过稳定时间后，电压监视复位释放将继续。

上电复位后，将禁用低电压检测。可以通过使用选项功能寄存器OFS1来使能电压监视。有关更多详细信息，请参见《硬件手册》中的“低电压检测（LVD）”一章。

LVD复位后，RSTSR0中的LVDnRF（n = 0、1、2）位置1。

6.6 软件复位

这是通过SYSRESETREQ位写入Arm内核的AIRCR寄存器产生的内部复位。当SYSRESETREQ位设为1时，产生软件复位，再经过内部复位时间（tRESW2）后，将取消内部复位，CPU进行复位异常处理。详情请参照MCU硬件手册。

有关SYSRESETREQ位的详细信息，请参照Arm® Cortex®-M23的技术手册。

6.7 其他复位

MCU内的大多数外设功能都可以在特定的故障条件下产生复位。无需硬件配置即可使能这些复位。有关将为每个外设功能产生复位的条件的详细信息，请参见《硬件手册》中的相关章节。

6.8 冷/热启动的确定

借助RA2 MCU，用户可以确定发生复位过程的原因。RSTSR2中的CWSF标志指示是上电复位导致了复位过程（冷启动），还是操作期间输入的复位信号导致了复位过程（热启动）。

发生上电复位时，该标志置0。否则，该标志不会置0。通过软件向该标志写入1时会将其置1。即使在写入0时也不会将其置0。

6.9 确定复位源

借助RA2 MCU，用户可以确定复位信号产生源。读取RSTSR0和RSTSR1，以确定哪个复位是复位源。有关流程图，请参见《硬件手册》中的“复位产生源的确定”部分。

以下代码示例展示了如何使用Renesas FSP中基于CMSIS的寄存器结构确定复位是由软件复位、深度软件待机还是上电复位导致的。

来源：瑞萨MCU小百科

围观 29

相关阅读：

RA2快速设计指南 [1] 电源与仿真器支持

RA2快速设计指南 [2] MCU工作模式和选项设置存储器

5. 时钟电路

RA2 MCU具有六个振荡源。其中有五个可以用作主系统时钟源。剩下的一个专用于独立看门狗定时器。在典型系统中，主时钟由外部晶体或时钟驱动。将此输入指向内部选择器和分频器，在此进一步指向主系统时钟（ICLK）、闪存时钟、CPU时钟和外设模块时钟。此外，时钟分配也包括ADC和USB的外设时钟。有关时钟生成电路框图的信息，请参见《硬件手册》中的“时钟生成电路”一章。

每个时钟都有特定的容差和时序值。有关频率和时钟时序规范的信息，请参见《硬件手册》中“电气特性”一章的“交流特性”部分。有关各种时钟频率之间关系的信息，请参见《硬件手册》中的“时钟生成电路”一章。

表5. RA2振荡源

注：1. 仅RA2A1产品支持SDADC时钟。

2. 仅RA2A1产品支持USB时钟。

3. RA2A1产品的闪存时钟（FCLK）是独立于MOSC存在的，也可以通过MOSC、SOSC、HOCO、MOCO或LOCO生成。

4. RA2E2产品不支持。

一些产品如RA2E2不支持选择外部振荡器或外部时钟。此种情况下，主时钟的振荡源仅限于片上振荡器。

5.1 复位条件

复位后，RA2 MCU开始以中速片上振荡器（MOCO）作为主时钟源运行。复位时，默认情况下主振荡器处于关闭状态。HOCO和IWDT可能处于打开或关闭状态，具体取决于选项设置存储器中的设置（请参见后文第4节）。

5.2 时钟频率要求

最小和最大频率如下表所示。有关详细信息，请参见《硬件手册》中“时钟生成电路”一章的“概述”部分，其中包括外部和内部时钟源规范。更多详细信息，请参见《硬件手册》中“电气特性”一章的“交流特性”部分。

表6. RA2 MCU内部时钟的频率范围

注1. 仅限RA2A1产品。对ROM或数据闪存进行编程或擦除操作时，FCLK的运行频率必须至少为1 MHz。

2. 仅限支持USB外设功能的产品。

3. 仅限支持CAN外设功能的产品。

4. RA2E1、RA2E2 和 RA2L1对 ROM 或数据闪存进行编程或擦除操作时，ICLK 的运行频率必须至少为1 MHz。

5.2.1 USB通信要求

全速USB 2.0模块（USBFS）需要48 MHz 的 USB 时钟信号（UCLK）。

对于支持USBFS模块的RA2产品，HOCO为UCLK的时钟源。因此当使用USBFS模块时，HOCO必须配置为48 MHz。

5.2.2 ROM或数据闪存的编程和擦除要求

RA2A1产品的FCLK必须至少为1 MHz才能在内部ROM和数据闪存上执行编程和擦除。

其他RA2产品的ICLK必须至少为1 MHz才能在内部ROM和数据闪存上执行编程和擦除。

5.3 降低时钟生成电路（CGC）的功耗

为了帮助节省功耗，请尽可能将所有未使用的时钟的分频器设置为最大可能值。另外，如果不使用时钟，请通过设置适当的寄存器来确保时钟已停止。下表显示了用于控制每个时钟源的寄存器。

表7. 时钟源配置寄存器

注1：RA2E2产品不支持。

5.4 写入系统时钟控制寄存器

写入系统时钟分频控制寄存器（SCKDIVCR）和系统时钟源控制寄存器（SCKSCR）中的各个位域时，应格外小心。

当外围模块时钟的时钟源更改为其他时钟源时，在时钟源切换期间，外围模块时钟周期会变长。详见图8。因此，必须在指令处理中增加延迟，以确保时钟在切换时钟源时仍保持稳定。

为保证时钟频率改变后的处理准确无误，首先写入相关的时钟控制寄存器改变频率，再从寄存器中读取值，最后进行后续处理。

图8. 切换时钟源的时序

5.5 时钟设置示例

Renesas FSP为RA2A1 MCU提供了一个简单的可视化时钟配置工具，如下所示。此配置器可配置板级支持包中的代码，以根据用户的选择初始化时钟生成电路，并按照MCU硬件手册中的说明进行适当的配置。

图9. 使用 Renesas FSP配置器进行时钟设置

5.6 HOCO精度

RA2 MCU内部高速片上振荡器（HOCO）的运行频率为24 MHz、32 MHz、48 MHz，精度为+/-2%或更高。HOCO的精度规格适用于各种环境工作温度（Ta）范围。有关详细信息，请参见《硬件手册》中“电气特性”章节的内容。

HOCO可以用作时钟生成电路的输入。当以这种方式使用HOCO时，不需要外部振荡器。当因空间限制或其他限制而需要减少PCB设计中的元件数量时，这可能是一个优势。不过，此时会因时钟精确度问题而产生性能影响和限制，因此应针对您的应用进行评估。

RA2E2产品没有外部晶振和外部时钟输入，必须选择其内部时钟（HOCO、MOCO、LOCO）作为主系统时钟。

5.7 闪存接口时钟

RA2A1产品对内部闪存（ROM和DF）进行编程和擦除操作以及从数据闪存读取数据时，闪存接口时钟（FCLK）用作运行时钟。而其他RA2产品进行编程和擦除操作时，ICLK用作运行时钟。

因此，相关时钟的频率设置会直接影响从数据闪存读取数据所需的时间。如果用户的程序正在从数据闪存中读取数据，或者正在对内部闪存执行编程或擦除操作，则建议使用最大FCLK/ICLK频率。

当写入或擦除代码闪存（ROM）或数据闪存时，时钟必须以至少1 MHz的频率运行。请注意，时钟频率对从ROM读取数据或对RAM进行读写操作没有任何影响。

5.8 电路板设计

有关使用CGC的更多信息和电路板设计建议，请参见《硬件手册》中“时钟生成电路（CGC）”一章的“使用注意事项”部分。

通常，晶体谐振器及其负载电容应尽可能靠近MCU时钟引脚（XTAL/EXTAL、XCIN/XCOUT）放置。避免在晶体谐振器和MCU之间连接任何其他信号走线。尽量减少每条走线上使用的连接通孔数量。

5.9 外部晶体谐振器选择

大多数RA2产品的外部晶体谐振器可以用作主时钟源。外部晶体谐振器可跨MCU的EXTAL和XTAL引脚连接。外部晶体谐振器的频率必须处于主时钟振荡器的频率范围内。

晶体谐振器的选择在很大程度上取决于各个独特的电路板设计。由于适合与RA2 MCU产品配合使用的可用晶体谐振器的选择可能很多，因此请仔细评估所选晶体谐振器的电气特性，以确定具体的实现要求。

下图给出了典型的晶体谐振器连接示例。

图10. 晶体谐振器连接示例

选择晶体谐振器和相关电容时，必须仔细评估。如果晶体谐振器制造商有相关建议，可以添加外部反馈电阻（Rf）和阻尼电阻（Rd）。

图11. 晶体谐振器的等效电路

CL1和CL2的电容值选择会影响内部时钟的精确度。要了解CL1和CL2值的影响，应使用上图中晶体谐振器的等效电路来模拟该电路。为了获得更准确的结果，还应考虑与晶体谐振器元件之间的布线相关的杂散电容。

5.10 外部时钟输入

大多数RA2产品的数字时钟输入可以用作主时钟源。图12给出了连接外部时钟输入的示例。若使用外部时钟信号运行振荡器，请将MOMCR.MOSEL位设为1。XTAL引脚变为高阻抗。

图12. 晶体谐振器的等效电路

注：外部时钟频率的输入操作只能在主时钟振荡器停止时运行。请不要在主时钟振荡器停止位（MOSCCR.MOSTP位）为0时更改外部时钟频率的输入。

来源：RA2快速设计指南 [3] 时钟电路（上）、RA2快速设计指南 [4] 时钟电路（下）

围观 41

相关阅读：

RA2快速设计指南 [1] 电源与仿真器支持

3. MCU工作模式

复位后，RA2 MCU系列可以进入以下两种模式之一：单芯片模式或SCI/USB引导模式。引导模式通过MD引脚来选择：

表4. 复位时可用的工作模式

图4显示了通过模式设置（MD）引脚确定的工作模式转换。

图4. 模式设置引脚电平和工作模式

注：USB引导模式仅限支持USB全速功能的产品（如RA2A1）使用，但32引脚的RA2A1产品没有此模式。

典型的MCU引导模式电路包括一个跳线和一对电阻器，允许选择将MD引脚连接到VCC或接地。

图5. MCU引导模式选项的典型电路

4. 选项设置存储器

选项设置存储器用于确定复位后MCU的状态。将该存储器分配给闪存的配置设置区域和程序闪存区域。这两个区域的可用设置方法不同。

有关寄存器的详细介绍，请参见《硬件手册》中的“选项设置存储器”一章。

闪存选项寄存器在代码闪存映射中占用一定空间。尽管寄存器位于RA MCU上保留闪存的一部分中，但是有些用户可能会无意中将数据存储在这些位置。用户必须进行检查，确保没有将多余数据写入这些位置，否则可能导致芯片发生意外行为。例如，闪存选项寄存器中的设置可能会在复位后立即使能独立看门狗定时器（IWDT）。如果存储在程序ROM中的数据无意中与选项设置存储器寄存器重叠，则有可能在不知情的情况下打开IWDT。这将导致调试器与电路板之间的通信出现问题。

图6显示了包含选项功能选择寄存器的选项设置存储器。选项设置存储器可能会因产品的不同而有差异，详细情况请参照各MCU的用户手册。

图6. RA2A1的选项功能选择寄存器

4.1 选项设置存储器寄存器

以下是选项设置存储器寄存器的概述。在启动之前，请确保已对其进行正确配置。

• OFS0寄存器

⎯ 独立看门狗定时器（IWDT）自动启动

⎯ IWDT超时、频率、窗口操作、中断类型和低功耗模式行为

⎯ 看门狗定时器（WDT）自动启动

⎯ WDT超时、频率、窗口操作和中断类型

• OFS1寄存器

⎯ 复位后LVD0使能

⎯ 复位后HOCO启动

Renesas FSP配置器支持在BSP设置中设置选项存储器，如图7所示（以RA2A1 MCU为例）。通过FSP配置器进行的设置会反映在编译后的二进制文件中。

图7. RA2A1 MCU在FSP配置中的选项存储器设置

来源：瑞萨MCU小百科

围观 25

简介

本系列文章回答了常见的问题，并指出了单片机（MCU）的一些细节之处，除非通篇阅读硬件手册，否则可能会忽略这些细节。本系列文章并不适合取代硬件手册，而是对手册的一种补充，重点介绍大多数工程师在开始自己的设计时需要的一些关键项目。本系列文章还从应用的角度探讨了一些设计决策。

目标MCU

RA2 MCU系列

1. 电源

2. 仿真器支持

3. MCU工作模式

4. 选项设置存储器

5. 安全电路

6. 复位要求和复位电路

7. 存储器

8. 寄存器写保护

9. I/O端口配置

10. 模块停驶功能

11. 终端控制单元

12. 低功耗

13. 外部总线

14. 24位Sigma-Delta A/D转换器（SDADC24）

15. 可配置开关的运算放大器（OPAMP）

16. 一般布线实践

17. 参考资料

1. 电源

RA系列具有数字电源和模拟电源。电源使用以下引脚。

表1. 数字电源

注1：仅适用于RA2A1。VCC_USB同时支持输入和输出。输入时被用USB收发器的电源。输出时则为USBLDO稳压器的输出电压，此时需要连接外部电容。如果不使用USB LDO稳压器，请将此引脚连接至VCC。使用稳压器时，请通过0.1 µF电容将此引脚连接至VSS。

注2：仅适用于RA2L1。请参阅RA2L1用户手册硬件篇 “内部电压稳压器”章的内容进行操作。

表2. 模拟电源

注：1. 对于RA2A1而言，适用于16位ADC。

2. 仅RA2A1产品有此引脚。

3. RA2E2产品无此引脚。

4. 当RA2E2不使用12位ADC时，将VREFH0和VREFL0分别连接至VCC和VSS。

1.1 参考资料

有关RA MCU系列的电源的更多信息，请在瑞萨电子官网参见以下文档：

• R01UH0888 RA2A1系列，RA2A1系列用户手册：硬件

• R01UH0852 RA2E1系列，RA2E1系列用户手册：硬件

• R01UH0919 RA2E2系列，RA2E2系列用户手册：硬件

• R01UH0853 RA2L1系列，RA2L1系列用户手册：硬件

各产品之间的章节编号可能会有所不同。

第1章“概述”列出了每个封装中的电源引脚以及建议的旁路电容。

第5章“复位”探讨了上电复位以及如何将其与其他复位源区分开。

第7章“低压检测”详细介绍了可用于监视电源的低压检测电路。“选项设置存储器”一章还介绍了如何在启动时自动使能低压检测0电路。

第11章“备用电池功能”介绍了如何为RTC和副时钟振荡器提供备用电池。

如果打算使用片上模数转换器（ADC）或数模转换器（DAC），请参见以下章节内容以了解有关如何为这些外设提供经过滤波的电源的详细信息：

12位A/D转换器 (ADC12)

16位A/D转换器 (ADC16)

24位Sigma-Delta A/D转换器 (SDADC24)

8位D/A转换器 (DAC8)

12位D/A转换器 (DAC12)

表 3. RA2 MCU系列用户手册：硬件

2. 仿真器支持

RA2 MCU产品支持使用SWD进行调试，并可使用SCI通信进行串行编程。借助该仿真器，可以轻松地在调试和串行编程之间进行切换。

SWD仿真器接口应连接到符合ARM标准的10引脚或20引脚插座。添加了TXD和RXD引脚，以使用SCI通信进行串行编程。

仿真器支持有助于产品开发和原型设计，一旦进入生产环节，则不再需要仿真器支持。此种情况下，请依照各硬件手册中“未使用引脚的处理”章节中的内容配置端口，也可参照本系列内容后文9.5章节的内容。

2.1 SWD接口

图1. SWD接口连接

注：1. 用户系统复位电路的输出必须为集电极开路。

2.2 使用SCI的串行编程接口

图2. 使用SCI连接的串行编程接口

注：1. 用户系统复位电路的输出必须为集电极开路

2.3 多路仿真器接口

图3. 支持SWD调试接口和SCI烧写的多路仿真器接口连接

注：1. 用户系统复位电路的输出必须为集电极开路。

来源：瑞萨MCU小百科

围观 40

RA2 MCU是瑞萨在2019年下半年开始推广的Cortex M23核的产品，48MHz主频，各子系列都非常有特点，如入门级的RA2E1子系列带Capacitive Sensing Unit，RA2L1子系列低功耗及带CAN总线，RA2A1子系列增强模拟功能、带16位ADC及24位Sigma-Delta ADC，RE2E2子系列主打小封装。可广泛的用于各种应用上。以下是瑞萨RA MCU Portfolio：

之前有客户在使用瑞萨RA2 MCU时，由于测试方法不对，导致测出来的ADC转换时间比规格书中宣称的0.67us要长许多，达到了2.1us左右。后来瑞萨AE用三种方法做了详细的测试，用连续转换模式得到了比较理想并且合理的结果，一次AD扫描转换时间大概为0.67us，与规格书宣称的值相近。现将测试方法及步骤分享如下。

一、理论说明

1.1

基于RA2L1硬件手册中Figure 30.25和Figure 30.26，单次扫描模式下所选通道数为n的扫描转换时间（tSCAN）可按如下方式确定：

tSCAN= tD+ tDIS×n + tDIAG+ tED+ tCONV×n

tSCAN：扫描转换时间

tD：开始扫描延迟时间

tDIS：断线检测辅助处理时间

tDIAG和tDSD：自诊断A/D转换处理时间

tCONV：A/D转换处理时间

tED：结束扫描延迟时间

1.2

参考“41. Electrical Characteristics”中Table 41.35的Note 1，转换时间是采样时间和比较时间的总和。也就是说，这里的转换时间指的仅仅是tCONV，而并非tSCAN。

1.3

从理论上，如何获得扫描转换时间的最小值

tD= 2 PCLKB + 4 ADCLK：All other, Synchronous trigger. But this does not include the time consumed in the path from timer output to trigger input.

tDIS=0: Setting in ADNDIS[3:0] (initial value = 0x00) ×ADCLK

tDIAG= 0: DIAGST[1:0] = 00 (Self-diagnosis not executed after power-on.)

tCONV= 0.67us: Operation at PCLKD = 48 MHz,High-precision channel, ADCSR.ADHSC = 0, ADSSTRn.SST[7:0] = 0x0A, ADACSR.ADSAC = 1

tED= 2 PCLKB + 3 ADCLK：PCLKB to ADCLK frequency ratio = 1:2

1.4

测试条件：

PCLKD (ADCLK) = 48MHz、PCLKB = 24MHz (PCLKB不能超过32MHz)、快速转换模式、高速A/D转换模式、AN000（高精度通道）、不使用自诊断

AD扫描转换时间的理论值为：

tSCAN= tD+ tDIS×n + tDIAG+ tED+ tCONV×n

= (2 PCLKB + 4 ADCLK) + (0 cycles of ADCLK) ×1 + 0 + (2 PCLKB + 3 ADCLK) + tCONV×1 = 0.23 + 0.67 = 0.90 us

二、实测1 使用GPT+ELC+ADC+中断方式

GPT：周期为50ms，允许GTIOC0A输出

ELC：GPT的计数值发生Overflow时触发AD转换

ADC：Single Scan模式，选择Channel0，允许扫描完成时产生中断，在中断中翻转端口（P301：H –>L）

实际测量结果：7.31us

这个时间包括中断响应时间和端口执行时间

测试代码：（略）

考虑到中断响应时间比较长，所以后面选择使用DTC来翻转端口

三、实测2 使用GPT+ELC+ADC+DTC方式

GPT：周期为50ms，允许GTIOC0A输出

ELC：GPT的计数值发生Overflow时触发AD转换

ADC：Single Scan模式，选择Channel0，允许扫描完成时产生中断

DTC：触发源为每次ADC扫描结束，进行DTC传送，即翻转IO口（P301：H –>L）

实际测量结果：1.36us

这个时间包括DTC的响应时间和端口执行时间

测试端口执行时间：大概为0.21us

测试代码：（略）

四、实测3 使用GPT+ELC+ADC+DTC方式（500次）

GPT：周期为50ms，允许GTIOC0A输出

ELC：GPT的计数值发生Overflow时触发AD转换

ADC：Continuous Scan模式，选择Channel0，允许扫描完成时产生中断

DTC：触发源为每次ADC扫描结束，进行一次DTC传送，500次传送后，进入中断，翻转IO口（P301：H –>L）

实际测量结果：337.31us

这个时间包括DTC的响应时间、中断相应时间和端口执行时间

折合到每次的话，大概0.67us

测试代码：(略)

五、结论

1、手册中的“0.67 μs/channel”仅仅是采样时间和比较时间的总和，并非一个通道的扫描转换时间。

2、在实测3的情况下，我们可以得到比较理想并且合理的结果，一次AD扫描转换时间大概为0.67us。

3、使用FSP自动生成代码的情况下，中断响应时间是比较长的，所以建议采用DTC传送数据，或者客户自己写中断响应函数。测过GPT中断响应时间大概是3.58us

来源：瑞萨MCU小百科

围观 103

MCU加油站

RA2

页面

本土热门MCU

热门话题

应用

热门产品

关键技术

近期产品推荐

近期活动

微信公众号