摘要：设计一款具有自主吸尘功能并且结构简单、成本低的小型家用吸尘机器人，实现了室内半自动或者全自动的清洁工作，从一定程度上代替人们做繁杂的家务。在硬件选型上，以ARM Cortex™⁃M3处理器为核心，设计了专门的电机驱动板，通过光电编码反馈电路实现行走模块的闭环控制。主要对传感器模块进行开发，通过合理布置传感器，采用多种传感器融合，使超声波和红外光电传感器协调工作实现对远近距离障碍物的精确检测，提高了对障碍物的准确识别，能够实现自主避障吸尘。

随着人们生活水平的日益提高，我国人口的老龄化也越来越明显，吸尘机器人作为服务机器人的一种，能够代替人进行清扫房间、车间、墙壁等一些简单劳动。使服务机器人有了广阔的市场，已成为一些企业和科研院所研究的焦点。目前市场上的吸尘机器人虽然也具有智能性，但大多由于结构不尽合理、通用性差、集成度高而导致成本高，不利于普及。在研究总结市场上相对成熟产品的基础上，基于ARM Cortex™⁃M3处理器设计一款具备自我导航功能的室内吸尘机器人。外形紧凑、结构简单、运行平稳、噪音小，并且成本低，操作方便，还具有可扩展接口，用户能够根据实际需要对其功能做进一步开发。

1、吸尘机器人总体构成

利用ARM Cortex™⁃M3 处理器设计一款应用于室内的移动清洁机器人，主要任务是能够自主清扫房间，因此应该具备以下功能：

（1）能正确判断机器人所处的房间和在房间中所处的方位；

（2）能正确检测出房间内的墙壁、家具等障碍物；

（3）在游历完所有房间完成清扫任务后能自主回到出发点，关机。

为了防止机器人在工作时出现堵转现象，并且能自由进入一些家具比如沙发、桌子等的底下，吸尘机器人不能太高，外形采用半圆柱形。底盘由四个轮子共同支撑，其中左右两侧为驱动轮，分别由两个微型直流电机直接驱动，前后两个万向轮起到支撑和导向的作用。采用碰撞、红外传感器、超声波等组成多传感器系统。在机器人的上方装有红外接收传感器，底盘边缘均匀分布装有接近传感器，用来检测障碍物；在机器人的前方装有碰撞传感器；前方和左右装有超声波测距传感器，用来检测周围环境。

总体框架设计如图1所示。

2、硬件主体设计

硬件系统主要由ARM Cortex™⁃M3处理器、传感器模块、电机驱动模块、人机交互模块、无线遥控发射模块组成。

2.1 ARM Cortex™⁃M3处理

机器人控制系统的主要任务是根据传感器和编码器等反馈回来的数据，进行清扫路径规划，控制清扫、吸尘机构，完成各种控制动作。设计合适的人机接口，在LCD上显示机器人状态和运行时间。因此，机器人控制系统包括传感器模块，电机驱动模块，红外遥控接收模块、LED 指示灯和液晶显示模块。采用ARM Cortex™-M3处理器作为机器人控制系统的核心，主要是低成本、小管脚数和低功耗，并且具有极高的运算能力和极强的中断响应能力，工作电流仅为50 mA。

2.2 电机模块

分成小电机驱动电路和两路大功率驱动板，包括用于行走的两个小直流电机和用于吸尘的大功率无刷直流电机、扫地的直流滚刷电机、扫边角的直流边刷电机。因为电机分别决定机器人的行走路径和吸尘功率，所以设计了专门的驱动板，如图2所示。

行走模块的设计对吸尘机器人避障规划有着至关重要的作用，我们将吸尘机
器人设计成一个闭环控制，主要包括驱动电路和光电编码反馈电路。光电编码反馈电路通过计算反馈回来的脉
冲数量和相位而得到当前的电机速度。芯片最高可以驱动25 V 的电机，吸尘机器人里行走电机的工作电压为
24 V，芯片的电压为5 V，芯片输出的PWM 波转化成大电压PWM波控制电机。其极限参数如表1所示。

2.3 传感器模块

主要包括3部分：用于测量和感知障碍物的超声模块、红外和碰撞传感器，用于状态检测的传感器（检测电池电量、尘桶、电机堵转悬空）。传感器模块使机器人对周围环境做出正确判断，为顺利完成任务提供智能决策。

（1）超声波测距传感器模块

室内吸尘机器人由于工作环境的原因，必须具备检测各种大小、高低、颜色的障碍物，超声波是一种非接触式的检测技术，在空气中传播不受光线、烟雾、电磁场等外界因素的干扰，与红外传感器相比，超声传感器感应
距离更远，可靠性高，且成本低。因此，使用高精度的超声波测距系统可以有效地完成障碍物的检测。

本文选用的是US⁃100 超声波测距模块可实现0~4.5 m的非接触测距功能，拥有2.4~5.5 V的宽电压输入范围，静态功耗低于2 mA，自带温度传感器对测距结果进行校正，同时具有GPIO，串口等多种通信方式，工作稳定可靠。在机器人的前后各安装两个超声波传感器，处理器产生40 kHz的脉冲经I/O口输出，再经过与非门以及三极管放大形成极性相反的两路脉冲输入超声波发射头的两个引脚，探头便可发出一连串40 kHz的超声波，遇障碍物后返回给接收电路，处理器同时控制门电路，以实现发射波的间断如图3所示。超声波接收端通过压电转换的原理，把经障碍物反射回的信号转换为电信号经过低噪声放大和带通滤波，再比较产生中断给处理器进行时间测量，从而做出障碍物的距离判断，如图4所示。

（2）红外和碰撞传感器模块

本吸尘机器人在工作时对于远距离障碍物主要利用超声波测距，但是超声波对近距离障碍物不敏感，所以增设红外模块进行近距离检测，根据能量反射法设计红外测量模块。机器人前后安装两组红外传感器，每组由多达14组红外发射接收管组成，在机器人的上面和底盘各安装14个，每上位和下位的2个红外发射和接收管并联并且指向同一个方向构成一组，每一组电路可分为高频脉冲信号产生、红外发射调节与控制、红外发射驱动、红外接收等几个部分。通过38 kHz晶振和非门电路得到一个38 kHz的调制脉冲信号；利用三极管驱动红外发射管（TSAL6200）的发射。发射管发出的红外光经物体反射后被红外接收模块接收，通过接收头（HS0038B）内部自带的集成电路处理后返回一个数字信号，输入到微控制器的I/O口，如图5所示。

接收头如果接收到38 kHz的红外脉冲就会返回输出低电平，否则就会输出高电平。通过对I/O口的检测，便可以判断物体的有无。这样一共可以检测14个方向，覆盖360°范围。机器人对前后的近距离障碍物都能检测，前进后退都能工作，这种由2个红外接收管组成测障传感器有效距离接近2 m，并且还能够在球非常近的范围内（10 cm内）读取障碍物距离结果（没有溢出）。

在机器人的左前、左后、右前、右后4个方位安装四个碰撞开关（常开），通过采集模拟口上电压值的变化，
判断出其中的一个或几个碰撞开关闭合，从而检测出哪个方向有碰撞发生。

2.4 人机交互模块

（1）液晶显示和键盘输入：两者配合使用可以设置机器人各种参数，如自主启动、设置工作时间等。

（2）无线遥控模块：红外遥控使机器人的使用更加方便简单，发射距离超过10 m，能满足需要。

3、结语

通过这样的硬件设计，清洁机器人控制系统，既能满足良好的实用性，还降低了成本，工作稳定可靠。机器人传感器模块能精确定位障碍物，通过软件策略能实现良好的避障。对将来家用服务机器人的研究与开发有着重要现实意义。

一、uCOS II在ARM处理器上移植过程中的中断处理
　　
uCOS II是一个源码公开、可移植、可固化、可剪裁和抢占式的实时多任务操作系统，其大部分源码是用ANSI C编写，与处理器硬件相关的部分使用汇编语言编写。总量约200行的汇编语言部分被压缩到最低限度，以便于移植到任何一种其它的CPU上。
　　
uCOS II最多可支持56个任务，其内核为占先式，总是执行就绪态的优先级最高的任务，并支持Semaphore （信号量）、Mailbox （邮箱）、MessageQueue（消息队列）等多种常用的进程间通信机制。与大多商用RTOS不同的是，uCOS II公开所有的源代码。并可以免费获得，只对商业应用收取少量License费用。
　　
uCOS II移植跟OS_CUP_C.C、OS_CPU_A.S、OS_CPU.H 3个文件有关，中断处理的移植占据了很大一部分内容。作为移植的一个重点，本文以标准中断（IRQ）为例讨论了移植中的中断处理。
　　
1、uCOS II系统结构
　　
uCOS II的软硬件体系结构如图1。应用程序处于整个系统的顶层。每个任务都可以认为自己独占了CPU，因而可以设计成为一个无限循环。大部分代码是使用ANSI C语言书写的，因此uCOS II的可移植性较好。尽管如此，仍然需要使用C和汇编语言写一些处理器相关的代码。uCOS II的移植需要满足以下要求：
　　
1）处理器的C编译器可以产生可重入代码：可以使用C调用进入和退出Critical Code（临界区代码）；
　　
2）处理器必须支持硬件中断，并且需要一个定时中断源；
　　
3）处理器需能容纳一定数据的硬件堆栈；
　　
4）处理器需有能在CPU寄存器与内存和堆栈交换数据的指令。
　　
移植uCOS II的主要工作就是处理器和编译器相关代码以及BSP（Board Support Package）的编写。uCOS II处理器无关的代码提供uCOS II的系统服务，应用程序可以使用这些API函数进行内存管理、任务间通信以及创建、删除任务等。
　　
2、uCOS II移植过程中需要注意的几个问题
　　
uCOS II移植的中断处理跟ARM体系结构和uCOS II处理中断的过程有关，必须注意这2个方面的问题才能高效移植。
　　
2.1 ARM 处理器7种操作模式
　　
用户模式（USER MODE）是ARM 通常执行状态，用于执行大多数应用程序；快速中断模式（FIQ MODE）支持数据传输或通道处理；中断模式（IRQ MODE）用于通用中断处理；超级用户模式（SVC MODE）是一种操作系统受保护的模式：数据中止模式（ABT MODE）指令预取指中止、数据中止时进入该模式；未定义模式（UND MODE）当执行未定义的指令时进入该模式；系统模式（SYS MODE）是操作系统一种特许的用户模式。
　　
除了用户模式之外，其他模式都归为特权模式，特权模式用于中断服务、异常或者访问受保护的资源。
　　
特权模式中除系统模式之外另5种模式又称为异常模式，在移植过程中必须设置中断向量表来处理异常。uCOS II的移植主要处理标准中断（IRQ）、快速中断（FIQ）和软件中断（SWI）。
　　
2.2 uCOS II中断响应的过程
　　
以IRQ中断为例，假设CRPS中I_bit位为0，当有IRQ中断时，CPU强制进入IRQ模式，当前的CPSR拷贝到SPSR_irq中，PC值保存在LR_irq中，置CPSR中的I位以关闭IRQ中断。数据保存之后，CPU强行从0X00000018开始执行，PC值保存了OS_CPU_IRQ_ISR（）的地址， 然后执行OS_CPU_IRQ_ISR（）。在OS_CPU_IRQ_ISR（）中OS_CPU_IRQ_ISR_Handler（）被调用来检测中断源并执行中断。OS_CPU_IRQ_ISR_Handler（）返回以后，OS_CPU_IRQ_ISR（）又调用OSIntExit（）来确认是否有比ISR优先级更高的任务要执行。如果当前中断任务仍然是优先级最高的任务，OSIntExit（）返回，OS_CPU_IRQ_ISR（）弹出中断堆栈，如果优先级更高的任务需要执行，OSIntExit（）调用OSIntCtxSw（）执行优先级更高的任务。
　　
2.3 uCOS II的临界段代码
　　
uCOS II使用关中断来保护临界代码。它定义了2个宏来开中断（OS_EXIT_CRITICAL（）），关中断（OS_ENTER_CRITICAL（））。OS_ENTER_CRITICAL（）和OS_EXIT_CRITICAL（）有3种方法来实现，uCOS II建议使用第3种方法可以保存当前处理器状态的值。
　　
3、uCOS II移植过程中的中断处理
　　
uCOS II中断处理跟CRT.S、OS_CPU_A.S和BSP.C有关，其移植过程主要有以下几个步骤。
　　
3.1 在CRT.S中设置中断向量表
　　
ARM的中断向量表位于ROM 的最底部，其地址范围为0X00000000～0X0000001C，设置如下：

　　VECTORS:LDR PC，RESET_ADDR
　　LDR PC，UNDEF_ADDR
　　LDR PC，SWI_ADDR
　　LDR PC，PABT_ADDR
　　LDR PC，DABT_ADDR
　　NOP /*保留向量*/
　　LDR PC，IRQ_ADDR
　　LDR PC，FIQ_ADDR
　　RESET_ADDR：。 WORD RESET_HANDLER
　　UNDEF_ADDR：.WORD UNDEF—HANDLER
　　SWI_ADDR：.WORD SWI HANDLER
　　PABT_ADDR：.WORD PABT_HANDLER
　　DABT_ADDR：.WORD DABT_ HANDLER
　　.WORD 0 /*保留地址*/
　　IRQ_ADDR：.WORD IRQ_HANDLER
　　FIQ_ADDR：.WORD FIQ HANDLER
　　UNDEF_HANDLER:B UNDEF_HANDLER
　　SWI_HANDLER： B SWI_HANDLER
　　PABT_HANDLER： B PABT_HANDLER
　　DABT_HANDLER： B DABT_HANDLER
　　IRQ_HANDLER： B OS_CPU_IRQ_ISR
　　/*跳转到OS_CPU_IRQ_ISR（在OS_CPU_A.S中）*/
　　FIQ_HANDLER： B OS_CPU_FIQ_ISR
　　/*跳转到OS_CPU_FIQ_ISR（在OS_CPU_A.S中） */

这里设置了标准中断异常（IRQ）和快速中断异常（FIQ）的中断入口，其余异常都设置为死循环，当发生这些异常的时候，必须使系统复位才能退出死循环。
　　
3.2 移植中断任务切换
　　
中断任务切换（OSIntCtxSw）和任务切换函数（OSCtxSw）比较相似，主要有以下几步组成：

　　1）调用OSTask SwHook（）

　　2）OSPrioCur=OSPrioHighRdy

　　3）OSTCBCur=OSTCBHighRdy

　　4）SP=OSTCBHighRdy-》OSTCBStkPtr

　　//获取高优先级的任务堆栈指针

　　5）从高优先级的任务的堆栈中弹出高优先级的任务上下文

　　6）执行高优先级的任务

3.3 移植中断服务程序
　　
以IRQ中断为例中断服务程序（OS_CPU_IRQ_ISR）主要依据上面所描述的“uCOS II中断响应的过程”编写，其主要代码如下：

　　……
　　LDR R0，OS_IntNesting
　　LDRB R1，［R0］
　　ADD R1，R1，#1
　　STRB R1，［R0］
　　CMP R1，#l
　　BNE OS_CPU_IRQ_ISR_1
　　LDR R4，OS_TCBCur
　　LDR R5，［R4］
　　STR SP，［R5］
　　OS_CPU_IRQ_ISR_1：
　　MSR CPSR_c，#（NO_INT | IRQ32_MODE）
　　//切换到SVC模式
　　LDR R0，OS_CPU_IRQ_ISR_Handler
　　MOV LR，PC
　　BX R0
　　MSR CPSR_c，#（NO_INT | SVC32_MODE）
　　//切换到SVC模式
　　LDRR0，OS_IntExit //OSIntExit（）
　　MOV LR，PC
　　BX R0
　　……
　　
在代码中省略了现场工作寄存器的保护与恢复及工作模式的切换。
　　
3.4 移植中断处理程序
　　
以IRQ中断为例，移植中断处理程序：
　　
C程序
　　
void OS_CPU_IRQ_ISR_Handler（void）{PFNCT pfnct; //定义中断函数指针pfnct=（PFNCT）VICVectAddr; //获取函数地址while（pfnct！=（PFNCT）0）{（*pfnct）（）； //调用中断函数pfnct=（PFNCT）VICVectAddr； //获取新的中断函数} //所有中断都执行完毕退出}
　　
中断处理程序依赖中断控制器的中断响应顺序，所以uCOS II把OS_CPU_IRQ_ISR_Handler（）归属于用户程序的一部分。在中断返回之前，中断处理程序要处理完所有的中断响应，以避免在多个中断同时响应或中断处理过程中响应中断的情况下， 进入OS_CPU_IRQ_ISR （） 和退出OS_CPU_IRQ_ISR（）时，OS_CPU_IRQ_ISR（）耗尽保存CPU寄存器的堆栈空间。
　　
另外，在OS_CPU_IRQ_ISR_Handler（）中不要清CPSR的I位来开放中断，因为没有必要使用中断嵌套，OS_CPU_IRQ_ISR_Handler（）在返回之前会检查并处理所有的中断。
　　
3.5 编写中断函数
　　
中断函数一般采用C语言编写，uCOS II建议中断函数应尽量短，一般做法是在中断函数中缓存数据，给任务发送一个信号来处理数据。中断函数的地址在系统初始化的时候要置人中断向量寄存器（VICVectAddr0～15）。由于向量中断控制器（VIC）的特殊结构，在中断函数中要写一次中断向量寄存器（VICV粗体ectAddr）。
　　
4、中断处理的应用示例
　　
uCOS II要提供周期性信号源，用于实现时间延时和确认超时。节拍率应为10～100 Hz。时钟节拍源可以由专门的硬件定时器产生，以下就以IRQ中断方式产生节拍源为示例。
　　
初始化中断控制器：

C程序
　　
void VICInit（void）{
VICIntEnClr=0xfffff;
VICDefVectAddr=-（INT32U）Non_Vect_IRQ_Handler;VICVectAddr0= （INT32U）OSTickISR;
VICVectCntl0= （0x20 | 0x04）;
VICIntEnable= 1《《4;
}
　　
定时器0中断函数：
　　
C程序

　　void OSTickISR（void）
{
TO_IR = 0xff；
OSTimeTick（）； //调用OSTimeTick（）
VICVectAddr=0; //通知中断控制器中断结束
}
　　
当定时中断发生时调用OS_CPU_IRQ_ISR Handler（），得到OSTickISR（）的地址并执行，在OSTickISR（）中调用OSTimeTick（）为uCOS II提供周期性信号源。
　　
此代码在GNU工具链ARM-GCC下编译通过，并在EasyARM2100开发实验板上得到验证。
　　
通过示例讲述了在uCOS II移植过程中的中断处理所需要注意的几个问题和通用方法，经笔者在GNU工具链下编译、调试，并在实验板上得到很好的验证。这种移植方案的中断函数都使用C语言编写，具有较好的移植性，有利于对不同需求的用户进行中断扩充，增强了中断嵌套时uCOS II运行的稳定性，使移植具有更好的通用性。
　　
二、μCOS-II 在ARM处理器上的移植要点
　　
1、设置OS_CPU.H 中与处理器和编译器相关的代码

　　/********************************************************************
　　*
* 与编译器相关的数据类型
　　*********************************************************************
　　/
　　typedef unsigned char BOOLEAN;
　　typedef unsigned char INT8U; //8 位无符号整数
　　typedef signed char INT8S; //8 位有符号整数
　　typedef unsigned int INT16U; //16 位无符号整数
　　typedef signed int INT16S; //16 位有符号整数
　　typedef unsigned long INT32U; //32 位无符号整数
　　typedef signed long INT32S; //32 位有符号整数
　　typedef float FP32; //单精度浮点数
　　typedef double FP64; //双精度浮点数
　　typedef unsigned int OS_STK; //堆栈入口宽度为16 位
　　#define BYTE INT8S //字节型
　　#define UBYTE INT8U //为了与uC/OS V1.xx.兼容
　　#define WORD INT16S // 。。. uC/OS-II.
　　#define UWORD INT16U
　　#define LONG INT32S
　　#define ULONG INT32U
　　/********************************************************************
* 与ARM 处理器相关的代码
　　********************************************************************/
　　#define OS_ENTER_CRITICAL（） ARMDisableInt（） /*关闭中断*/
　　#define OS_EXIT_CRITICAL（） ARMEnableInt（） /*开启中断*/
　　/* 设施堆栈的增长方向*/
　　#define OS_STK_GROWTH 1 /*堆栈由高地址向低地址增长*/
　　
2、用C 语言编写六个操作系统相关的函数（OS_CPU_C.C）

　　void *OSTaskStkInit （void （*task）（void *pd），void *pdata， void *ptos， INT16U opt）
　　{
　　unsigned int *stk;
　　opt = opt; /* 因为‘opt’ 变量没有用到，防止编译器产生警告*/
　　stk = （unsigned int *）ptos; /*装载堆栈指针*/
　　/* 为新任务创建上下文*/
　　*--stk = （unsigned int） task; /* pc */
　　*--stk = （unsigned int） task; /* lr */
　　*--stk = 0; /* r12 */
　　*--stk = 0; /* r11 */
　　*--stk = 0; /* r10 */
　　*--stk = 0; /* r9 */
　　*--stk = 0; /* r8 */
　　*--stk = 0; /* r7 */
　　*--stk = 0; /* r6 */
　　*--stk = 0; /* r5 */
　　*--stk = 0; /* r4 */
　　*--stk = 0; /* r3 */
　　*--stk = 0; /* r2 */
　　*--stk = 0; /* r1 */
　　*--stk = （unsigned int） pdata; /* r0 */
　　*--stk = （SVC32MODE|0x0）; /* cpsr IRQ， 关闭FIQ */
　　*--stk = （SVC32MODE|0x0）; /* spsr IRQ， 关闭FIQ */
　　return （（void *）stk）;
　　}
　　void OSTaskCreateHook （OS_TCB *ptcb）
　　{
　　ptcb=ptcb;//防止编译时出现警告
　　}
　　void OSTaskDelHook （OS_TCB *ptcb）
　　{
　　ptcb=ptcb;//防止编译时出现警告
　　}
　　void OSTaskSwHook （void）
　　void OSTaskStatHook （void）
　　void OSTimeTickHook （void）
　　
后5 个函数为钩子函数，可以不加代码。
　　
3、用汇编语言编写四个与处理器相关的函数（OS_CPU.ASM）
　　
（1）OSStartHighRdy（）；运行优先级最高的就绪任务

　　LDR r4， addr_OSTCBCur ; 得到当前任务的TCB 地址
　　LDR r5， addr_OSTCBHighRdy ; 得到高优先级任务的TCB 地址
　　LDR r5， ［r5］ ;得到堆栈指针
　　LDR sp， ［r5］ ;切换到新的堆栈
　　STR r5， ［r4］ ; 设置新的当前任务的TCB 地址
　　LDMFD sp！， {r4}
　　MSR SPSR_cxsf， r4
　　LDMFD sp！， {r4} ; 从栈顶得到新的声明
　　MSR CPSR_cxsf， r4
　　LDMFD sp！， {r0-r12， lr， pc } ; 开始新的任务
　　END

（2）OSCtxSw（）；任务级的任务切换函数

　　STMFD sp！， {lr} ; 保存PC 指针
　　STMFD sp！， {lr} ; 保存lr 指针
　　STMFD sp！， {r0-r12} ;保存寄存器文件和ret 地址
　　MRS r4， CPSR
　　STMFD sp！， {r4} ; 保存当前PSR
　　MRS r4， SPSR
　　STMFD sp！， {r4}
　　; OSPrioCur = OSPrioHighRdy
　　LDR r4， addr_OSPrioCur
　　LDR r5， addr_OSPrioHighRdy
　　LDRB r6， ［r5］
　　STRB r6， ［r4］
　　; 得到当前任务的TCB 地址
　　LDR r4， addr_OSTCBCur
　　LDR r5， ［r4］
　　STR sp， ［r5］ ; 保存栈指针在占先任务的TCB 上
　　; 取得高优先级任务的TCB 地址
　　LDR r6， addr_OSTCBHighRdy
　　LDR r6， ［r6］
　　LDR sp， ［r6］ ;得到新任务的堆栈指针
　　; OSTCBCur = OSTCBHighRdy
　　STR r6， ［r4］ ; 设置当前新任务的TCB 地址set new current task TCB
　　address
　　LDMFD sp！， {r4}
　　MSR SPSR_cxsf， r4
　　LDMFD sp！， {r4}
　　MSR CPSR_cxsf， r4
　　LDMFD sp！， {r0-r12， lr， pc}
　　（3）OSIntCtxSw（）；中断级的任务切换函数
　　LDMIA sp！，{a1-v1， lr}
　　SUBS pc， lr， #4
　　SUB lr， lr， #4
　　MOV r12， lr
　　MRS lr， SPSR
　　AND lr， lr， #0xFFFFFFE0
　　ORR lr， lr， #0xD3
　　MSR CPSR_cxsf， lr
　　（4）OSTickISR（）；中断服务函数
　　STMDB sp！，{r0-r11，lr}
　　;interrupt disable（not nessary）
　　mrs r0， CPSR
　　orr r0， r0， #0x80 ; 设置中断禁止标
　　msr CPSR_cxsf， r0 ;中断结束
　　; rI_ISPC= BIT_TIMER0;
　　LDR r0， =I_ISPC
　　LDR r1， =BIT_TIMER0
　　STR r1， ［r0］
　　BL IrqStart
　　BL OSTimeTick
　　BL IrqFinish
　　LDR r0， =need_to_swap_context
　　LDR r2， ［r0］
　　CMP r2， #1
　　LDREQ pc， =_CON_SW
　　
完成了上述工作以后，μCOS-II 就可以正常运行在ARM 处理器上了。

文章来源：互联网（版权归原著作者所有）

正如前文已经多次提到的，向量中断控制器，简称NVIC，是Cortex‐M3 不可分离的一部分，它与CM3 内核的逻辑紧密耦合，有一部分甚至水乳交融在一起。NVIC 与CM3 内核同声相应，同气相求，相辅相成，里应外合，共同完成对中断的响应。NVIC 的寄存器以存储器映射的方式来访问，除了包含控制寄存器和中断处理的控制逻辑之外，NVIC 还包含了MPU的控制寄存器、SysTick 定时器以及调试控制。本章中，我们将体检NVIC 的中断处理控制逻辑。MPU 与调试控制逻辑在后续章节中讨论。

NVIC 共支持1 至240 个外部中断输入（通常外部中断写作IRQs）。具体的数值由芯片厂商在设计芯片时决定。此外，NVIC 还支持一个“永垂不朽”的不可屏蔽中断（NMI）输入。NMI 的实际功能亦由芯片制造商决定。在某些情况下，NMI 无法由外部中断源控制。

NVIC 的访问地址是0xE000_E000。所有NVIC 的中断控制/状态寄存器都只能在特权级下访问。不过有一个例外——软件触发中断寄存器可以在用户级下访问以产生软件中断。所有的中断控制／状态寄存器均可按字／半字／字节的方式访问。此外，有几个中断屏蔽寄存器也与中断控制密切相关，它们是第三章中讲到的“特殊功能寄存器”，只能通过MRS/MSR及CPS 来访问。

更多详情请点击附件进行下载：

一、Cortex M3的GPIO口特性

在介绍GPIO口功能前，有必要先说明一下M3的结构框图，这样能够更好理解总线结构和GPIO所处的位置。

从图中可以看出，GPIO口都是接在APB总线上的，而且M3具有两个AHB到APB桥，GPIO则直接接在AHB矩阵上，这样可以减少CPU和DMA控制器之间的竞争冲入，获得较高性能。APB总线桥配置为写缓冲区，使得CPU或DMA控制器可直接操作APB外设，而无需等待总线写操作完成。

M3数字I/O功能：

高速GPIO口，其寄存器被移到外设AHB总线，可以字节，半字和字寻址。

位电平置位和清零寄存器允许单指令置位和清零一个端口的任意位。

所有GPIO口寄存器支持M3位带操作。

整个端口值可以用一条指令写入。

GPIO口寄存器可由GPDMA控制器进行访问，可以进行DMA数据操作，使之与DMA请求同步。

单个I/O口方向可以控制。

所有I/O口在复位后默认作为上拉输入。（Why？因为微控制器连接了很多设备，如果复位后作为输出，则由于控制器电平状态不定，可能会导致外围设备产生动作，从而产生不利影响，故复位后一半都作为输入状态。）

M3可产生中断的数字端口：

PORT0 和 PORT2 端口的每个引脚都可以提供中断功能；

每个端口上的中断可被编程为上升沿、下降沿或边沿产生中断；

边沿检测是异步的，因此可以在没有时钟的情况下（例如掉电模式）操作。使用这种特性，就无需电平触发中断；

可掉电唤醒；

寄存器为软件提供挂起的上升沿中断、挂起的下降沿中断和整个挂起的 GPIO中断；

GPIO0 和 GPIO2 中断与外部中断 3 事件共用相同的 NVIC 通道。

二、GPIO口的寄存器描述

Cortex M3引脚的寄存器描述：

PINMODEx表示引脚模式选择寄存器，在使用前要配置好。

引脚模式选择寄存器位

中继模式说明：当引脚处于逻辑高电平，中继模式能使能上拉电阻；当引脚处于逻辑低电平时，中继模式会使能下拉电阻，这样当引脚配置为输入且没有外部驱动时，能够保持上一个已知状态。

PINSELx：功能选择寄存器。用来设定PORT引脚的功能，当PINSELx各位为0时，才用作GPIO端口。

FIOxDIR：GPIO口方向寄存器，单独控制每个端口管脚的方向，可作为字节（8位），半字（16位）和字长（32位）的数据进行访问。

FIOxMASK：屏蔽寄存器。任何写、读的操作只在该寄存器对应位为“0“时才有效。

FIOxPIN：管脚值寄存器。只要管脚不配置为ADC，其他所有方式都可以从该位读出端口当前的实际状态。注：如果读FIOPIN寄存器，那么不管物理引脚的状态如何，在 FIOMASK寄存器中被“1”屏蔽的位将始终读出0。

FIOxSET：输出引脚的状态。写 1 使相应的端口引脚产生高电平。写 0 没有影响。读该寄存器，返回端口输出寄存器的当前内容。只可以更改 FIOMASK 中为 0 的位，即非屏蔽位。

FIOxCLR：控制输出引脚的状态。写 1 使相应的端口引脚产生低电平。写 0 没有影响。只可以更改 FIOMASK 中为 0 的位，即非屏蔽位。

2.1 GPIO端口方向寄存器FIOxDIR（FIO0DIR??FIO4DIR- 0x2009 C000??0x2009 C080）
　　
当引脚被配置为 GPIO功能时，该寄存器可用来控制引脚的方向。务必根据引脚功能来设置每个引脚的方向。
注：GPIO引脚 P0.29和P0.30 与USB D+/-引脚共用，并且具有相同的方向。如果FP0DIR位29或位30在FIO0DIR寄存器中被配置为零，则P0.29 和P0.30都为输入。如果FP0DIR位29和位30被配置为1，则P0.29和P0.30都为输出。

高速GPIO端口方向寄存器位描述

字和半字的操作基本类似，只是可以通过8位寄存器或者16位的寄存器分别控制方向而已。

2.2 GPIO端口输出设置寄存器FIOxSET（FIO0SET??FIO7SET - 0x2009 C018??0x2009 C098）
　　
当引脚在输出模式中被配置为 GPIO 时，该寄存器在端口引脚产生高电平输出。向该寄存器的某些位写入“1”时，对应的引脚产生高电平。写入“0”无效。如果需要引脚输出低电平或第二种功能，那么写 1 到 FIOxSET 的相应位无效。 读FIOxSET 寄存器返回该寄存器的值，该值由前一次对 FIOxSET 和 FIOxCLR（或前面提到的 FIOxPIN）的写操作确定，它不反映任何外部环境对 I/O引脚的影响。 通过 FIOxSET 寄存器访问的端口引脚受到 FIOxMASK 寄存器相应位的限制。

高速GPIO端口输出设置寄存器位描述

2.3 GPIO端口输出清零寄存器FIOxCLR（FIO0CLR??FIO07CLR - 0x2009 C01C??0x2009 C09C）
　　
当引脚在输出模式中被配置为 GPIO 时，该寄存器在端口引脚产生低电平输出。向某些位写入“1”会使相应的引脚产生低电平，同时清零 FIOxSET 寄存器的相应位。写入“0”无效。如果引脚被配置为输入或其它功能，那么写 FIOxCLR 对引脚没有影响。 通过FIOxCLR寄存器访问的端口引脚受到FIOxMASK寄存器相应位的限制.

高速GPIO端口输出清零寄存器位描述

　　
2.4 GPIO端口引脚值寄存器FIOxPIN（FIO0PIN??FIO7PIN- 0x2009 C014??0x2009 C094）
　　
该寄存器提供了端口引脚的值，可配置这些值来执行仅为数字的功能。该寄存器将给出引脚的当前逻辑值，而不管引脚是否配置为输入或输出，或作为 GPIO或作为其它可选的数字功能。
　　
例如，特殊的端口引脚可能具有 GPIO输入、GPIO 输出、UART 接收和 PWM 输出等可选功能。无论该引脚配置成何种功能，都可以从相应的 FIOxPIN 寄存器中读出其当前的逻辑状态。 如果引脚配置为模拟功能，当选择了模拟配置时，引脚状态不能被读出。将引脚选择用作A/D输入会断开与引脚数字部分的连接。在这种情况下，从 FIOxPIN 寄存器中读出的引脚值无效。
　　
写 FIOxPIN 寄存器时， FIOxPIN 寄存器的值会保存到端口输出寄存器，而无需使用 FIOxSET和 FIOxCLR寄存器来获得整个写入值。由于这种特性影响整个端口，因此在应用中时要小心。 通过 FIOxPIN 寄存器访问的端口引脚受到 FIOxMASK 寄存器相应位的限制。 只有在屏蔽寄存器中用0 屏蔽的引脚与高速 GPIO 端口引脚值寄存器的当前内容相互关联。

高速GPIO端口引脚值寄存器位描述

2.5 高速GPIO端口屏蔽寄存器FIOxMASK （FIO0MASK??FIO7MASK - 0x2009 C010??0x2009 C090）
　　
该寄存器用来屏蔽某些端口引脚，被屏蔽的引脚将无法通过 FIOxPIN、 FIOxSET 或 FIOxCLR寄存器写访问。当读FIOxPIN 寄存器时，屏蔽寄存器还将过滤相应端口的内容。

通过读或写访问，该寄存器中为“0”的位使能相应物理引脚的访问。如果该寄存器中的位为“1”，则相应位将不会通过写访问改变，并且读操作时将不会在更新的 FIOxPIN 寄存器中反映出来。

高速GPIO端口引脚值寄存器位描述

对于常见的ARM处理器，它们的GPIO口基本上可以配置为输入模式、输出模式、开漏或推挽模式。

开漏输出与推挽输出的区别：
　　
推挽输出：推挽结构一般是指两个三极管分别受两互补信号的控制，总是在一个三极管导通的时候另一个截止。可以输出高，低电平，连接数字器件，正常的拉出/灌入电流为4mA，短时间极限值可以达到40mA，但不是每个引脚都能输出这么多
　　
开漏输出：输出端相当于三极管的集电极。要得到高电平状态需要上拉电阻才行。适合于做电流型的驱动,其吸收电流的能力相对强(一般20mA以内)。
　　
开漏电路概念中提到的“漏”就是指MOS FET的漏极。同理，开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOS FET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上拉电阻。完整的开漏电路应该由开漏器件和开漏上拉电阻组成。
　　
组成开漏形式的电路有以下几个特点：
　　
1. 利用外部电路的驱动能力，减少IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up，MOSFET到GND。IC内部仅需很小的栅极驱动电流。如图1。
　　
2. 可以将多个开漏输出的Pin，连接到一条线上。形成 “与逻辑” 关系。如图，当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了。这也是I2C，SMBus等总线判断总线占用状态的原理。
　　
3. 可以利用改变上拉电源的电压，改变传输电平。IC的逻辑电平由电源Vcc1决定，而输出高电平则由Vcc2决定。这样我们就可以用低电平逻辑控制输出高电平逻辑了。
　　
4. 开漏Pin不连接外部的上拉电阻，则只能输出低电平(因此对于经典的51单片机的P0口而言，要想做输入输出功能必须加外部上拉电阻，否则无法输出高电平逻辑)。

问题集锦

一、准双向IO结构的特点是

1 输出结构类似 OC门，输出低电平时，内部NMOS导通，驱动能力较强(800uA)；输出高电平靠内部上拉电阻，驱动能力弱(60uA)。

2 永远有内部电阻上拉，高电平输出电流能力很弱，所以即使IO口长时间短路到地也不会损坏IO口(同理，IO口低电平输出能力较强,作低电平输出时不能长时间短路到VCC)

3 作输入时，因为OC门有"线与"特性,必须把IO口设为高电平(所以按键多为共地接法)

4 作输出时，输出低电平可以推动LED(也是很弱的)，输出高电平通常需要外接缓冲电路(所以LED多为共阳接法)

5 软件模拟 OC结构的总线反而比较方便-----例如 IIC总线

* OC门：三极管的叫集电极开路，场效应管的叫漏极开路，简称开漏输出。具备"线与"能力,有0得0。
* 为什么设计成输出时高电平弱，低电平强----是考虑了当年流行的TTL器件输入

二、IO不同模式的区别？

简单的说：

“准双向IO口”在读前必须先用写指令置"1"，才能读入；写则无须此步。

“真正的双向IO口”可直接读写。

“三态IO口”有高，低电平，高阻状态,高阻本人理解：相当此脚与内部电路断开。

keil MDK也是可以借助h-jtag进行单步调试，写出来与大家一起分享一下：

keil MDK编译器使用V4.01版本，下载地址：