ARM® TrustZone® 是针对片上系统（SoC）设计的系统级安全技术，它基于硬件，内置于CPU和系统内核，为半导体芯片设计师设计设备安全性能（如可信根）量身打造。TrustZone可用于任何基于ARM Cortex®-A的系统，随着全新Cortex-M23和Cortex-M33处理器的发布与升级，Cortex-M也已经支持该技术。

从尺寸最小的微控制器（搭载针对Cortex-M处理器优化的TrustZone技术），到高性能处理器（搭载针对Cortex-A处理器优化的TrustZone技术），设计师们终于可以从设计初始就着手打造出色的安全性能了。

TrustZone技术的核心理念是将可信资源与非可信资源在硬件上实现隔离。在处理器内部，软件只能安装于安全或非安全域其中一处；在两个域间切换则必须经过Cortex-A处理器的软件（后文称安全监视器）和Cortex-M处理器的硬件（核心逻辑）处理才能执行。这种将安全（可信）域和非安全（非可信）域隔离理念的实现不仅涉及CPU，还涵盖存储、片上总线系统、中断、周边设备接口和SoC上的软件。

针对ARMv8-M处理器（Cortex-M）的TrustZone技术

ARMv8-M架构将TrustZone技术拓展至Cortex-M级系统，实现了对所有成本点的安全防护。为Cortex-M度身设计的TrustZone技术可以保护固件和周边设备，并为安全启动、可信更新以及可信根执行实现隔离。该架构具备嵌入式解决方案应有的确定性实时响应能力。同时，因为安全与非安全域间的上下文切换在硬件中完成，所以更快实现转换及更高的电源效率。该架构无需安装任何安全监视器软件，因为处理器本身就能完成切换任务，不仅可以减少存储足迹，还能降低代码执行的动态功率。

在继续讨论编程之前，我们先介绍以下几个概念：

1.地址定义安全

2.新增执行状态

3.跨域调用

概念1：地址定义安全

第一个需要了解的概念是：地址定义安全，即每一个地址都与一个特定的安全状态相关。Cortex-M处理器采用全新引入的安全属性单元来检查地址的安全状态。根据整体SoC设计，系统级接口可以重写该属性。选择此状态后，该地址还会通过一个存储保护单元（视系统配置而定）。

概念2：新增执行状态

第二个概念是“新增执行状态”。ARMv7-M和ARMv6-M架构定义了两种执行模式：管理者模式（handler mode）和线程模式（thread mode）。管理者模式是特权模式，可以接入SoC的所有资源；而线程模式则可以设定为特权或非特权两种。凭借TrustZone安全拓展技术，我们可以对处理器模式进行镜像处理，构造安全和非安全两种状态，每种状态都各自包含管理者模式和线程模式。安全状态和处理器模式是正交的，因此可形成4种状态和模式的组合。在安全的存储器中运行软件时，处理器自动设定为安全状态；反之，在非安全存储器中运行软件时，处理器自动设定为非安全状态。这种设计消除了本来用于管理状态切换的安全监控软件的必要性，从而实现减少存储足迹和功耗的目的。

概念3：跨域调用

ARMv8-M为实现Cortex-M的性能专门设计，具备确定性实时运行功能。换言之，只要遵守以预先设定的安全状态接入点为基础的特定规则，任何状态下的任何功能都可以直接调用其他状态下的任何其他功能。此外，每个状态都有一个独特的堆栈集和对应的堆栈指示器，用来保护安全域资产。由于无需使用API层管理调度，成本大幅减少。基于预先设定的接入点，调度可以直接读取被调函数

应用案例简述

如下图表介绍了一个使用案例简述。该环境下，用户应用和I/O驱动都处于非安全状态，而系统的启动代码和通讯堆栈则处于安全状态。用户应用调度并转入通讯堆栈以传输、接收数据，而该堆栈将使用非安全状态的I/O驱动来完成界面上的数据传输和接收。

所有相似系统环境下，示例软件配置都可以得益于TrustZone技术的安全状态功能：

非安全应用不能接入安全资源，除非通过事先定义好的安全服务功能接入点

安全固件既可以接入安全存储，也可以进入非安全存储

安全和非安全代码可以用不同的定时器制定独立的时间进度

每根中断线都可以设置为安全或非安全。安全软件和非安全软件的中断向量表也可以分开。

尽管处理器硬件可以为安全软件提供核心保护，但安全软件依然需要谨慎的编写，才能确保整个系统的安全。以下是软件开发商在设计安全软件时必须牢记的三个内容：

使用最新的ARM C语言拓展（ACLE）技术

验证非可信指示

为异步非安全存储修改专门设计

建议1：使用最新的ARM C语言拓展技术

经过优化，ARMv8-M的TrustZone技术引入了全新指令，支持安全状态转换。软件开发商再也无需创建封装器来生成这些指令了，他们现在可以使用ARM C语言拓展功能（ACLE）中定义的全新编译器，让软件工具理解上述功能的安全使用，并生成所需的最佳代码。ACLE功能由多家编译器厂商实现并支持，代码非常便捷易用。

比如说，在创建可以从非安全状态调度的安全API时，应该使用一个名为“cmse_nonsecure_entry”的全新功能属性来做函数声明。安全状态调度功能使用结束时，处理器中的寄存器仍可能保留一些秘密信息。凭借正确的功能属性，编译器便可自动插入代码，清空R0-R3、R12和应用程序状态寄存器（APSR）中仍保留秘密信息的寄存器，但是寄存器将结果返还给非安全软件的情况除外。寄存器R4到R11有不同的处理方式，因为它们的内容在函数边界保持不变。如果它们的值在函数执行过程中改变，那么就必须在返还非安全调度功能之前改回原值。

建议2：验证非可信指标

有时候，非安全代码会提供错误的设计指示，试图接入安全存储。为了彻底杜绝这一可能，ARMv8-M引入了一个全新指令——测试目标（TT）指令。TT指令可以将一个地址的安全属性返还，安全软件即可由此判断该指示指向安全还是非安全地址。

为了提高指示检查效率，每个存储区都有一个安全配置定义的区域号。软件可以用区域号判断相邻的存储区是否具有类似的安全属性。

TT指令将来自地址值的安全属性和区域号（还有MPU的区域号）返还原软件。如果在存储段的起始和终止地址上使用TT指令，并确定两个地址都处于同一个区域号内时，软件便可迅速判断存储范围（如数据阵列或数据结构）是否完全位于非安全空间。

使用上述机制，凭借API调度进安全侧的安全代码即可判断，非安全软件区域发起的指示请求是否具备符合该API的安全属性。通过这种方法，我们可以阻止非安全软件在安全软件中使用API来读取或破坏安全信息。

建议3：为异步非安全存储修改专门设计

非安全中断服务程序可以修改正在被安全软件处理的非安全数据。因此，已经通过安全API验证的输入数据可以在经过验证之后被一个非安全的ISR更改。避免这种情况的一个方法就是在安全存储中为那份输入数据建立一个本地副本，并用安全副本进行处理（包括输入数据的验证）以避免非安全存储读取；无法创建该副本时（如在特定存储区域中处理大量数据），则可以选择另一种方法，即对安全属性单元进行编程，以确保该存储区域的安全。

总结

确保整个系统的安全性并阻止安全数据泄漏至非安全侧，是安全软件开发商的责任。为实现这一目标，我们向安全软件开发商介绍TrustZone 技术3大关键理念与3个重要使用建议——保护调度函数寄存器数据的ACLE技术、验证指示的TT指令；最后一点开发商也必须牢记，非安全侧可能会通过干扰安全侧来修改数据。欲知更多详情，请点此浏览，为协助您在ARMv8-M处理器上开发安全固件，我们精选了相关文件以供参考。

高性能，高能效，易于使用
本文介绍了ATSAMA5 ARM Cortex-A5 MPU和基于ARM9的ATSAM9 MPU的性能参数及适用的评估工具包。

来源：赛迪顾问

一、下游应用牵引MCU产业前景向好

（一）物联网

自上世纪70年代问世以来，单片机（Microcontroller Unit，MCU）就凭借其极强的通用型和极高的研发普及率成为全球嵌入式电子应用领域不可或缺的核心部件。网络通信、工业控制、汽车电子、消费电子、金融电子等领域都离不开MCU产品的支持。未来，物联网相关应用将是集成电路（Integrated Circuit，IC）和电子信息终端产品的发展方向，无论是工业制造业、汽车还是消费电子，都在向互联互通的方向演进升级。新增的物联网设备和老旧设备的物联网替代将是未来发展的主题。

通常情况下，物联网设备都需要具备嵌入式控制、传感数据采集、能耗控制及数据交互通信等功能。在数据吞吐量较大、通信协议较复杂、对主控芯片运算精度要求较高的场合，主流的解决方案多采用32位MCU；而在轻负荷、要求快速响应的应用中，16位及8位MCU仍有大量需求，特别是8位MCU凭借其成本优势及开发的便利，在一些颗粒度较小的模块中仍然大规模使用。综合来看，随着下游物联网产业的演进和相关技术的快速发展，MCU市场必将延续高速稳定增长的态势。

（二）智能卡

数据显示，MCU芯片在智能卡领域的出货量接近50%，而从销售收入看，智能卡领域的收入占比达到15.8%。近年来，随着加密算法、NFC等相关技术的逐渐成熟，搭载MCU芯片的智能IC卡（Integrated Circuit Card）已基本覆盖日常消费、金融支付、政府及公共事务等各个领域。特别是金融IC卡方面，在政策引导和市场驱动的双重作用下正在加快普及。

目前，全国近400家商业银行中绝大多数都已经发行了金融IC卡。其全面替代磁条卡已成定局。与此同时，银联芯片卡标准已相继落地泰国等旅游业发达的东南亚国家，实现了我国自主研发金融技术标准的对外输出。预计未来几年，智能卡市场将迎来爆发式增长，这也将直接拉动上游的MCU市场。

（三）汽车电子

在汽车智能化的演进趋势下，越来越多的MCU产品被应用于新型智能驾驶控制系统以实现半自动驾驶、自动泊车、巡航控制以及电子稳定控制（ESC）等功能。与此同时，越来越多的汽车制造商开始致力于扩展驾驶辅助系统功能，使之在5-10年后能够最终实现无人驾驶功能，这将为车用MCU和传感器市场的发展带来机会。

新能源汽车方面，据中国汽车工业协会统计，截至2016年11月，我国累计生产新能源汽车42.7万辆，销售40.2万辆。新能源汽车的快速发展也直接拉动了汽车电子用MCU芯片的市场需求。配备大容量片上存储空间和更多I/O接口功能的32位MCU目前已被广泛应用于监视新能源汽车的电池状态，以及纯电动或混动车的启动电功率。未来汽车电子应用仍将是MCU市场的主要增长动力之一。

二、投资MCU企业的三种思路

（一）入股MCU龙头企业，快速切入下游市场

2016年，高通收购恩智浦、软银收购ARM公司无疑是集成电路产业界的两起重磅事件。巧合的是，这两件收购案的标的都与MCU产品有关。恩智浦继2015年收购飞思卡尔后，已成为汽车电子领域MCU的当之无愧的领军企业；而ARM则早已凭借其划时代的IP架构左右着MCU产业生态。成熟型MCU相关企业在研发实力、供应链、市场认可度及客户渠道等方面都具有显著优势。收购成熟型企业一方面可以直接补齐自有产品线，扩大专利覆盖度，优势技术互补形成完整解决方案，同时可通过规模效应实现外延式增长并降低运营成本；另一方面可以快速切入其所在下游应用领域，拓展应用市场范围，扩大市场占有率。

（二）并购成长型MCU及IP设计公司，提升技术层次

成熟型企业间的兼并重组往往是出于战略布局需要，这些公司的普遍特点是运营状况良好，盈利能力较强，市场占有率较高。与之相比，一些初创型或中等体量的芯片企业一方面或多或少存在运营效率低下、产品线较为单一、资金不足或缺乏完善销售渠道等问题；另一方面又在某些细分领域具有技术先进性。这样的公司虽然尚未在市场上占有一席之地，且短时间内难以贡献业绩，却可以作为投资方补齐短板、拓展市场、布局新领域的技术储备。同样地，一些大型芯片企业由于战略布局的需要，会对一些非核心业务部门进行剥离或调整，这些部门也进入了资本市场。国际知名MCU供应商微芯科技就一直贯彻着这种扩张性收购战略。自2010年以来先后凭借收购获得了存储器控制、蓝牙及Wi-Fi无线连接、车载娱乐系统、悬浮手势、屏幕触控、气体监测等方面的相关技术及专利，持续提升着其MCU技术层次。

（三）搭车全球产能扩张，投资产业链下游环节

MCU虽然属于通用型芯片，但是汽车、工业、网络通信等应用领域因其具有不同的行业标准，对工艺的要求也有较大差别。因此，国际MCU领军厂商多采取IDM的运营策略。目前，中国大陆及台湾地区的MCU设计企业基本都是Fabless的经营模式，整体实力及营收规模方面与国际领先厂商有着较大差距，因此在工艺流程环节基本不具备议价能力，产业链环节缺失；此外，申请行业认证的周期一般较长。以汽车电子用芯片为例，从前期研发到通过最终验证可能需要2-3年的时间，这与大陆及台湾半导体厂商产品快速上市的经营理念相悖。随着新能源汽车产业、智能制造产业的迅速发展，MCU的应用场景也将持续拓展，投资产业链下游的制造环节，完善针对不同应用领域的工艺技术，打造虚拟IDM集团的投资路径初步显现。

三、关注国际并购把脉市场契机

（一）密切关注全球产业界重大兼并重组

同业公司间的兼并重组多出于扩展产品线、扩大市场份额等目的，而在体量较大的并购案后，往往会出现一系列连锁的业务优化调整举措，如NXP在收购Freescale仅一个月后，便将其RF部门出售给中国建广资本；2016年6月，又宣布将分立器件及逻辑IC部门出售给建广资本为首的中国财团。无独有偶，2016年11月，中国IC设计公司华大半导体发布声明，将通过旗下的晶门科技收购微芯公司的触控技术资产；而就在今年2月份，微芯公司刚刚完成对另一家触控芯片提供商爱特梅尔（Atmel）的收购。因此，中国产业界公司及金融资本应密切关注国际IC巨头的战略层面的合纵连横，通过聘请专业的行业咨询公司等途径拆解分析并购双方的业务及产品线，以发现潜在的投资机会。

（二）重点考察下游应用优势企业

当前，全球主流MCU厂家的高端产品基本都是基于ARM或8051架构。不同于专注某一嵌入式应用场景的SoC芯片，MCU产品更强调通用性，且由于MCU芯片对集成度和工艺制程的要求相对较低，国际大厂之间基本不存在技术壁垒。在市场上的产品趋于同质化的环境下，各家MCU厂商的策略是深耕下游应用领域以取得差异化竞争优势，如NXP在智能卡领域份额较高，而瑞萨电子则在汽车电子领域优势明显。未来，随着集成电路企业势力范围的划定，一家公司通吃下游领域的可能性将微乎其微。因此，下游应用市场前景将直接决定芯片提供商的可持续发展能力。

（三）“异构”产品短时间内难以爆发

除了目前绝对主流的ARM架构和传统的8051架构，目前市面上还有基于MIPS架构的MCU产品。2015年9月，Microchip宣布将其基于新的MIPS M5150架构的PIC32MZ产品系列的时钟频率提升至200MHz。虽然在某些参数性能上，非主流架构MCU能够取得局部领先，但是由于其应用范围较窄，相关研发人员不足，产业生态基础极为薄弱。以服务器芯片领域作为对比，Power架构、MIPS架构的服务器芯片始终未能获得市场认可。IBM在中国普及Power架构的力度不可谓不大，但是目前却依然没有一家公司做出成绩。因此，在没有颠覆性的技术革新的情况下，ARM架构及8051架构MCU依然将会占据绝大部分市场份额。

摘要： 作为32位RISC 微处理器主流芯片， ARM 芯片得到长足发展和广泛应用。因而， ARM 芯片的测试需求更加强劲的同时，测试工作量在加大，测试复杂度也在增加.本文给出了基于ARMCo rte x-M3 的微处理器测试方法，该方法也可用于类似结构的微处理器测试。

作为32位RISC微处理器主流芯片，ARM芯片得到长足发展和广泛应用。因而，ARM芯片的测试需求更加强劲的同时，测试工作量在加大，测试复杂度也在增加。本文给出了基于ARM Cortex-M3的微处理器测试方法， 该方法也可用于类似结构的微处理器测试。

引言

随着半导体技术的发展，集成电路制程工艺从深亚微米发展到纳米级，晶体管集成度的大幅提高使得芯片复杂度增加，单个芯片的功能越来越强。二十世纪90年代ARM公司成立于英国剑桥，主要出售芯片设计技术的授权，采用ARM技术知识产权(I P 核)的微处理器， 即ARM微处理器， 已遍及工业控制、消费类电子产品、通信系统、网络系统、无线系统等各类产品市场，基于ARM技术的微处理器应用约占据了32 位RI S C 微处理器七成以上的市场份额，ARM芯片的广泛应用和发展也给测试带来了挑战，集成电路测试一般采用实际速度下的功能测试，但半导体技术的发展使得测试开发工程资源按几何规律增长，自动测试设备(ATE)的性能赶不上日益增加的器件I/ O 速度的发展， 同时也越来难以满足ARM等微处理器测试所用的时序信号高分辨率要求， 因而必须不断提高自动测试设备的性能，导致测试成本不断攀升。此外，因为ARM芯片的复杂度越来越高，为对其
进行功能测试，人工编写测试向量的工作量是极其巨大的，实际上一个ARM芯片测试向量的手工编写工作量可能达到数十人年甚至更多。本文针对ARM Cortex内核的工作原理，提出了一种高效的测试向量产生方法，并在BC3192测试系统上实现了对ARM Cortex-M3内核微处理器的测试。

1、微处理器测试方法

集成电路测试主要包括功能测试和直流参数的测试，微处理器的测试也包括功能和直流参数测试两项内容.微处理器包含丰富的指令集，而且微处理器种类繁多，不同微处理器之间很难有统一的测试规范。为了使测试具有通用性，我们有必要对微处理器的测试建立一个统一的模型， 如图1所示。芯片测试系统为被测微处理器提供电源和时钟， 并能够模拟微处理器的仿真通信接口来控制微处理器工作 同时配合仿真时序施加激励向量， 从而达到测试目的。

按微处理器仿真通信接口大致分两类， 一类是具有仿真接口(如JTAG)的微处理器，一类是没有仿真接口的微处理器，对于配备类似JTAG接口的微处理器，测试仪通过仿真一个JTAG接口对被测芯片进行功能或参数测试，没有配备仿真调试接口的芯片，可以根据芯片的外部接口和引导方式选择测试模型。

1.1 跟踪调试模式

大多数的微处理器都提供了跟踪调试接口， 例如最常用的JTAG接口，Cortex-M3内核除了支持JTAG调试外， 还提供了专门的指令追踪单元(ITM) . JTAG ( Joint Test Action Group，联合测试行动小组) 是一种国际标准测试协议(IEEE 1149.1 兼容)， 主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如ARM.DSP. FPGA 器件等，标准的JTAG接口是4线：TMS.TCK.TDI. TDO，分别为模式选择、时钟、 数据输入和数据输出线。JTAG最初是用来对芯片进行测试的，因此使用JTAG接口测试微处理器具有很多优点。

用JTAG接口对微处理器进行仿真测试，是通过测试系统用测试矢量模拟一个JT A G 接口实现对微处理器的仿真控制， 其核心是状态机的模拟，图2所示为测试系统使用的JTAGTAP控制器的状态转换图。

通过测试仪来模拟状态转换就可以实现JTAG通信控制。

JTAG在物理层和数据链路层具有统一的规范，但针对不同的芯片仿真测试协议可能略有差异。为了使测试模型具有通用性，我们对测试模型的JTAG 接口做了一个抽象层，如图3所示。图中抽象层将类型多样的控制函数转化成芯片能识别的数据流来控制被测芯片的工作状态。

1.2 引导模式/FLASH编程模式

针对没有配备仿真调试接口的微处理器，可以利用引导功能实现对微处理器的测试。因没有配备仿真调试功能，不能实现仿真测试。因此针对这一类的微处理器测试中，需要在芯片中加载测试代码。大多数的微处理器芯片都具有上电引导功能，可以利用引导功能将测试代码加载到微处理器中，进而实现功能和直流参数测试。而对于内部配备FLASH的微处理器可以先将测试代码下载到片内FLASH中，以实现对微处理器的功能和参数测试。为了实现对微处理器的测试控制，通常，测试系统利用微处理器的片上通信接口与片上测试程序通信，互相配合完成功能和参数测试.

2、ARM Cortex-M3的测试

2.1 ARM Cortex-M3内核简介

ARM Cortex-M系列微处理器主要用于低成本和低功耗领域，如智能测量、人机接口设备、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械等领域。图4为Cortex-M系列微处理器的简要框图。

ARM Cortex-M3内核搭载了若干种调试相关的特性。

最主要的就是程序执行控制，包括停机(halting)、单步执行(stepping) 、指令断点、数据观察点、寄存器和存储器访问、性能速写(profiling)以及各种跟踪机制。Cortex-M3的调试系统基于ARM最新的Core Sight 架构，虽然内核本身不再含有JT A G 接口，但是提供了调试访问接口(DAP)的总线接口。通过DAP可以访问芯片的寄存器，也可以访问系统存储器，并且可以在内核运行的时候访问，这就对芯片的测试提供了接口支持。集成 Cortex-M3内核的微处理器一般提供一个调试端口(DP)与DAP相连，目前可用的调试端口包括SWJ‐DP，既支持传统的JTAG调试，也支持新的串行线调试协议。Cortex-M3内核还能挂载一个嵌入式跟踪宏单元(ETM)。 ETM 可以不断地发出跟踪信息，这些信息通过跟踪端口接口单元(TPIU)送到内核的外部，对于外部集成再跟踪信息分析仪的ARM芯片， 可把TI PU输出的已执行指令信息捕捉到，并且送给芯片测试系统。

2. 2 测试向量生成

用自动测试设备(A T E )测试AR M 芯片是一种传统的测试技术，其优点是可以灵活编制测试向量，专注于应用相关的功能模块和参数。但是由于ARM芯片的功能与应用有相当的复杂性，因此对测试系统所具有的能力也要求较高。这就要求测试设备本身必须要具备测试各种不同功能模块的能力， 包含对逻辑、模拟、内存、高速或高频电路的测试能力等等。同时测试系统最好是每个测试通道都有自己的独立测试能力，避免采用资源共享的方式，以便能够灵活运用在各种不同的测试功能上。所以常规的AR M 芯片测试设备往往要求相当高的配置才能应对测试需求。

测试的含义非常广泛， 就ARM芯片测试而言，可以定义多种类型的测试，不同类型的测试需要产生不同类型的测试向量。而测试向量生成的方法，虽然可以人工编制， 但多数情况需要由测试向量生成工具(ATPG) 生成， 才能产生比较完备的测试集。本文介绍的ARM芯片测试方法，借助对应的ARM芯片开发工具产生测试代码，再由专用的测试向量生成工具生成测试向量.这种方法的优点是能针对ARM芯片应用开发人员关心的测试集合产生测试向量，因而比较高效，测试成本也能控制在比较低的水平上。此外，可以借助大量的ARM芯片应用软件来转码， 能大幅减少工作量。缺点是不容易用算法来实现自动生成完备的测试代码。

图5为ARM芯片测试向量生成器。测试代码一般可以从ARM芯片开发例程中获得， 测试向量通过编译器编译成ARM芯片可执行代码， 然后与激励向量和期望向量混合生成完整的ARM芯片测试向量。ARM芯片测试向量生成工具通过时间参数来确定测试代码。激励向量与期望向量之间的时序关系，ARM芯片时间参数可从芯片手册中获得.测试向量生成后， 通过BC3192 集成开发环境下载到测试系统图形卡中，启动测试程序，激励向量依序施加到被测ARM 芯片的输入端口，同时对输出端进行监测比较获得测试结果.综上，测试向量的产生是ARM芯片测试的核心，本文所述测试向量生成器通过输入ARM 芯片可执行代码和芯片时间参数来产生测试逻辑，具有易用.高效的特点，现已用于多个ARM Cortex 内核微处理器的测试中。

3、结论

本文通过分析ARM Cortex-M3内核的工作原理和跟踪调试方法， 利用通用的ARM集成开发环境，结合BC3192 V50测试系统的测试向量生成器，能够快速高效产生基于ARM Cortex- M3内核的微处理器测试向量，进而完成功能和直流参数测试，本案所述方法同样适于其他微处理器的测试。

要了解arm中断系统，GIC绝对不容错过，好先付上一张大家都能百度到的图片。

GIC为中断控制器，不要和ARM core的中断搞混了，这些中断都是连接到ARM core的IRQ或者FIQ上的。

++和*可以先不用考虑，用于安全模式。

GIC可以用于单核多核系统,这时候要抛开单片机的简单中断了，从图上看有SGI(Software-generated interrupt)、PPI(Private peripheral interrupt )、SPI(Shared peripheral interrupt)，顾名思义SGI为软件可以触发的中断，经常用于各个core之间的通信，PPI为每个core的私有外设中断，SPI为各个core公用的中断。

SGI：0~15
PPI：16-31
SPI：32~1019

follow me

通常把GIC分成两个部分，分发器(Distributor)和CPU接口。

分发器其实应该叫汇聚器，在IC的后端设计中，layout会把各个模块引过来的中断线混接到GIC上（就是上面说的三种中断），然后把混聚合的中断接到CPU的irq线上。这样core就有触觉了。

模型

既然是中断控制器，必不可少的是总的中断使能，各个子中断使能，优先级排序，在多核系统中对于SGI还可以指定中断发往哪个CPU core。

如何才能保证中断不丢失呢？啊对了就是pending，distributor会把收集来的中断，先缓存一下，依次交给CPU处理，cpu读取一个中断，其实就是读取一个寄存器，只不过这个寄存器存放的是中断号，这时候中断的状态由pending转为active，cpu处理完了以后，将中断号写入GIC，告诉GIC我处理完了，你可以歇歇了。

来源：嵌入式ARM