1.引言

数字信号处理器是一种适合于实现各种数字信号处理运算的微处理器，具有下列主要结构特点：
（1）采用改进型哈佛（Harvard）结构，具有独立的程序总线和数据总线，可同时访问指令和数据空间，允许实际在程序存储器和数据存储器之间进行传输；
（2）支持流水线处理，处理器对每条指令的操作分为取指、译码、执行等几个阶段，在某一时刻同时对若干条指令进行不同阶段的处理；
（3）片内含有专门的硬件乘法器，使乘法可以在单周期内完成；
（4）特殊的指令结构和寻址方式，满足数字信号处理FFT、卷积等运算要求；
（5）快速的指令周期，能够在每秒钟内处理数以千万次乃至数亿次定点或浮点运算；
（6）大多设置了单独的DMA总线及其控制器，可以在基本不影响数字信号处理速度的情况下进行高速的并行数据传送。

由一片DSP加上存储器、模/数转换单元和外设接口就可以构成一个完整的控制系统，但这种方案要达到高速实时控制是不可行的。因为一个实时控制系统一般需要完成数据采集、模/数转换、分析计算、数/模转换、实时过程控制以及显示等任务，单靠一片DSP来完成这些工作势必会大大延长系统对控制对象的控制周期，从而影响整个系统的性能。所以我们添加一个CPU，负责数据采集、模/数转换、过程控制以及人机接口等任务，使DSP专注于系统控制算法的实现，充分利用它的高速数据处理能力。从性能价格比的角度出发，这个CPU采用8位的51系列。这时，两个CPU之间的数据共享就成了一个重要的问题。

采用双口RAM（简称DRAM）是解决CPU之间的数据共享的有效办法。与串行通信相比，采用双口RAM不仅数据传输速度高，而且抗干扰性能好。在笔者实验室研制的电力有源滤波器中，选用了TI公司的第三代DSP芯片TMS320C32和51系列单片机89C52作为控制系统的CPU。两个CPU之间通过双口RAM CY7C133完成数据交换。但在实际使用过程中遇到了89C52 与双口RAM总线宽度不匹配的问题，需要进行接口电路的设计。

2.双口RAM CY7C133的内部结构和功能

CY7C133是CYPRESS公司研制的高速2K×16CMOS双端口静态RAM，具有两套相互独立、完全对称的地址总线、数据总线和控制总线，采用68脚 PLCC封装形式，最大访问时间可以为25/35/55 ns。采用主从模式可以方便地将数据总线扩展成32位或更宽。各引脚的功能如表1所示，内部功能框图如图1所示。

3.DSP、单片机与双口RAM之间的接口电路

89C52的地址总线宽度为16位，数据总线为8位；TMS320C32的数据总线宽度为32位，地址总线宽度为24位。而CY7C133的数据总线宽度为16位，地址总线宽度为11位，所以TMS320C32与双口RAM的接口并无特别之处，但是89C52与双口RAM之间的接口电路中就需要对89C52进行总线扩展了。具体做法是利用锁存器74HC373的锁存功能，通过对其使能信号的控制，进行分时读写，实现数据总线的扩展，即利用锁存器作为虚拟总线。具体的读写过程、读写信号及锁存器使能信号的产生将在下面详细说明。DSP、单片机与双口RAM之间的接口电路如图2所示。

图2中双口RAM CY7C133的读写信号以及锁存器74HC373的使能信号的产生如图3所示。其中，WR是89C52的写控制信号，RD是89C52的读控制信号，A0是89C52的地址最低位，A15是地址最高位，R/W是TMS320C32的读写控制信号，BUSYL接89C52的P1口的一个引脚（具体可根据系统实际情形自行选择，图中未画出），BUSYR接TMS320C32的READY信号。

4.软件实现方案

双口RAM必须采用一定的机制来协调左右两边CPU对它的读写操作，否则会出现读写数据的错误。通常可以用中断、硬件、令牌和软件这四种方式来协调双方，本文采用的是软件方式。从上面的分析中我们可以得知，在接口电路中实际上已经利用89C52的最低地址位A0把双口RAM的存储空间分为奇、偶地址两个空间。其中，奇地址空间专供89C52写，偶地址空间专供89C52读。那么我们只需对TMS320C32的软件作相应处理即可，也就是说，TMS320C32对双口RAM的奇地址空间只读，对偶地址空间只写。这样就避免了TMS320C32和89C52对双口RAM同一地址单元的写入操作。另外，在对双口RAM进行访问之前，CPU首先对本端的BUSY信号进行查询，只有本端/BUSY信号无效时才进行读写操作，进一步保证了数据读写的可靠性。

5.结束语

通过双口RAM实现双CPU之间的数据通信，极大地提高了数据传输速度和可靠性，满足了控制系统的实时、高速的控制要求。本文所设计的89C52与双口RAM之间的接口电路简单实用，成功解决了它们总线匹配的问题，对其他类似需要总线扩展的系统也有一定的参考价值。

STM32简单介绍

一、背景

如果你正为项目的处理器而进行艰难的选择：一方面抱怨16位单片机有限的指令和性能，另一方面又抱怨32位处理器的高成本和高功耗，那么，基于 ARM Cortex-M3内核的STM32系列处理器也许能帮你解决这个问题。使你不必在性能、成本、功耗等因素之间做出取舍和折衷。即使你还没有看完STM32的产品手册，但对于这样一款融合ARM和ST技术的“新生儿”相信你和我一样不会担心这款针对16位MCU应用领域 的32位处理器的性能，但是从工程的角度来讲，除了芯片本身的性能和成本之外，你或许还会考虑到开发工具的成本和广泛度；存储器的种类、规模、性能和容 量；以及各种软件获得的难易，我相信你看完本专题会得到一个满意的答案。

对于在16位MCU领域用惯专用在线仿真器（ICE）的工程师可能会担心开发工具是否能够很快的上手？开发复杂度和整体成本会不会增加？产品上 市时间会不会延长？没错，对于32位嵌入式处理器来说，随着时钟频率越来越高，加上复杂的封装形式，ICE已越来越难胜任开发工具的工作，所以在32位嵌 入式系统开发中多是采用JTAG仿真器而不是你熟悉的ICE。但是STM32采用串行单线调试和JTAG，通过JTAG调试器你可以直接从CPU获取调试 信息，从而将使你的产品设计大大简化，而且开发工具的整体价格要低于ICE，何乐而不为？

有意思的是STM32系列芯片上印有一个蝴蝶图像，据ST微控制器产品部Daniel COLONNA先生说，这是代表自由度，意在给工程师一个充分的创意空间。我则“曲解”为预示着一种蝴蝶效应，这种蝴蝶效应不仅会对方案提供商以及终端产 品供应商带来举足轻重的影响，而且会引起竞争对手策略的改变……翅膀已煽动，让我们一起静观其变！

二、STM32市面上流通的型号

截至2010年7月1日，市面流通的型号有：
基本型：STM32F101R6，STM32F101C8，STM32F101R8，STM32F101V8 ，STM32F101RB，STM32F101VB增强型：STM32F103C8STM32F103R8，STM32F103V8，STM32F103RB，STM32F103VB，STM32F103VE，STM32F103ZE

三、STM32系列的作用

ARM公司的高性能”Cortex-M3”内核
1.25DMips/MHz，而ARM7TDMI只有0.95DMips/MHz

一流的外设

1μs的双12位ADC，4兆位/秒的UART，18兆位/秒的SPI，18MHz的I/O翻转速度低功耗在72MHz时消耗36mA（所有外设处于工作状态），待机时下降到2μA

最大的集成度复位电路、低电压检测、调压器、精确的RC振荡器等简单的结构和易用的工具。

四、STM32F10x重要参数

2V-3.6V供电
容忍5V的I/O管脚
优异的安全时钟模式
带唤醒功能的低功耗模式
内部RC振荡器
内嵌复位电路
工作温度范围：-40℃至+85℃或105℃

五、性能特点

基本型STM32F101：36MHz CPU，多达16K字节SRAM，1x12位ADC温度传感器增强型STM32F103：72MHz CPU，多达20K字节SRAM，2x12位ADC 温度传感，PWM定时器，CAN，USB

六、STM32互联型系列简介：

全新STM32互连型（Connectivity）系列微控制器增加一个全速USB（OTG）接口，使终端产品在连接另一个USB设备时既可以 充当USB主机又可充当USB从机；还增加一个硬件支持IEEE1588精确时间协议（PTP）的以太网接口，用硬件实现这个协议可降低CPU开销，提高 实时应用和联网设备同步通信的响应速度。全新互连型系列还是STM32家族中首款集成两个CAN2.0B控制器的产品，让开发人员能够研制可连接两条工业标准CAN（控制器区域网）总 线的网关设备。

此外，新系列微控制器还支持以太网、USB OTG和CAN2.0B外设接口同时工作，因此，开发人员只需一颗芯片就能设计整合所有这些外设接口的网关设备。

STM32互连型系列产品强化了音频性能，采用一个先进的锁相环机制，实现音频级别的I2S通信。结合USB主机或从机功能，STM32可以从外部存储器（U盘或MP3播放器）读取、解码和输出音频信号。设计人员还可以在新系列微控制器上开发人机界面（HMI）功能，如播放和停止按键，以及显示 器界面。这个功能使其可用于各种家庭音响设备，如音响底座系统、闹钟/音乐播放器和家庭影院。

新系列产品整合先进的面向连接的外设，标准的STM32外设（包括一个PWM定时器），高性能的32位ARM Cortex-M3 CPU，这些特性使开发人员可以在设备上（如家电、楼宇或工业自动化）整合多种功能，如马达控制、用户界面控制和设备互连功能。其它目标应用包括需要联网、数据记录或USB外设扩展功能的系统，如病患监视、销售终端机、自动售货机和保安系统。包括新的互连型系列在内的STM32系列微控制器具有多种配套软件和开发工具，其中包括意法半导体免费提供的软件库以及第三方工具厂商的广泛支持。

意法半导体还将推出一个新的评估板，目前正在向大客户提供STM32F105和STM32F107互连型系列的样片。

七、STM32新系列产品的功能：

STM32互连型系列产品分为两个型号：STM32F105和STM32F107。STM32F105具有USB OTG 和CAN2.0B接口。STM32F107在USB OTG 和CAN2.0B接口基础上增加了以太网10/100 MAC模块 。片上集成的以太网MAC支持MII和RMII，因此，实现一个完整的以太网收发器只需一个外部PHY芯片。只使用一个25MHz晶振即可给整个微控制器 提供时钟频率，包括以太网和USB OTG外设接口。微控制器还能产生一个25MHz或50MHz的时钟输出，驱动外部以太网PHY层芯片，从而为客户节省了一个附加晶振。

音频功能方面，新系列微控制器提供两个I2S音频接口，支持主机和从机两种模式，既用作输入又可用作输出，分辨率为16位或32位。音频采样频 率从8kHz到96kHz。利用新系列微控制器强大的处理性能，开发人员可以用软件实现音频编解码器，从而消除了对外部组件的需求。把U盘插入微控制器的USB OTG接口，可以现场升级软件；也可以通过以太网下载代码进行软件升级。这个功能可简化大型系统网络（如远程控制器或销售终端设备）的管理和维护工作。

八、充分发挥 STM32架构的优势：

除新增的功能强化型外设接口外，STM32互连系列还提供与其它STM32微控制器相同的标准接口，这种外设共用性提升了整个产品家族的应用灵 活性，使开发人员可以在多个设计中重复使用同一个软件。新STM32的标准外设包括10个定时器、两个12位1-Msample/s 模数转换器 （交错模式下2-Msample/s）、两个12位数模转换器、两个I2C接口、五个USART接口和三个SPI端口。新产品外设共有12条DMA通道， 还有一个CRC计算单元，像其它STM32微控制器一样，支持96位唯一标识码。新系列微控制器还沿续了STM32产品家族的低电压和节能两大优点。2.0V到3.6V的工作电压范围兼容主流的电池技术，如锂电池和镍氢电 池，封装还设有一个电池工作模式专用引脚Vbat。以72MHz频率从闪存执行代码，仅消耗 27mA电流。低功耗模式共有四种，可将电流消耗降至两微安。从低功耗模式快速启动也同样节省电能；启动电路使用STM32内部生成的8MHz信号，将微 控制器从停止模式唤醒用时小于6微秒。

九、存储器和封装选项：

在STM32F105和STM32F107互连型系列微控制器之前，意法半导体已经推出STM32基本型系列、增强型系列、USB基本型系列和 增强型系列；新系列产品沿用增强型系列的72MHz处理频率。内存包括64KB到256KB闪存和 20KB到64KB嵌入式SRAM。新系列采用LQFP64、LQFP100和LFBGA100三种封装，不同的封装保持引脚排列一致性，结合STM32 平台的设计理念，开发人员通过选择产品可重新优化功能、存储器、性能和引脚数量，以最小的硬件变化来满足个性化的应用需求。

如何保证ADC精度之STM32的ADC

共有最多3个ADC模块，最多21个ADC输入通道

特性

12位分辨率
自校准
转换结束，注入转换结束和发生模拟看门狗事件时产生中断
带内嵌数据一致的数据对齐
非常丰富的操作模式
双重模式（带2个或以上ADC的器件）
ADC转换时间：
1μs：ADC时钟为14MHz时达到最快
14个时钟周期，转换周期可调：14、20、26、41、54、68、84、252
ADC供电要求：2.4V~3.6V
ADC输入范围：VREF-≤VIN≤VREF+
规则通道转换期间有DMA请求产生
模拟看门狗
ADC输入通道映射
STM32的双ADC操作模式

ADC的误差种类
（1） 理想ADC转换曲线
（2） 实际ADC转换曲线
（3） 实际ADC两终点连线

ET 总误差：实际ADC转换曲线与理想曲线间的最 大偏离
EO 偏移误差：实际转换曲 线上第一次跃迁与理想 曲线中第一次跃迁之差
EG 增益误差：实际转换曲 线上最后一次跃迁与理 想曲线中最后一次跃迁 之差
ED 微分线性误差：实际转 换曲线上步距与理想步 距（1LSB）之差
EL 积分线性误差：实际转 换曲线与终点曲线间最大偏离

消除影响ADC精度的因素

1、ADC模块自身的误差

积分线性误差（ILE）和微分线性误差（DLE）依赖于ADC模块的设计，校准它们是困难的。进行多次转换再做平均可以减小它们的影响。偏移和增益误差可以简单地使用ADC模块的自校准功能补偿。

2、电源噪声，尤其是开关电源（SMPS）的高频噪声

线性稳压器具有较好的输出。强烈建议在整流输出端连接滤波电容。如果使用开关型电源，建议使用一个线性稳压器为模拟部分供电。建议在电源线和地 线之间连接具有良好高频特性的电容，即在靠近电源一端应放置一个0.1μF和一个1~10μF的电容。每一对VDD和VSS管脚都需要使用单独的去藕电 容。VDDA管脚必须连接到2个外部的去藕电容器（10nF瓷介电容+1μF的钽电容或瓷介电容）对于100脚和144脚封装的产品，可以在VREF+上 连接一个外部的ADC的参考输入电压，从而改善对输入低电压的精度。

1、电源输出不稳，随负载变化

ADC模块使用VREF+或VDDA作为模拟参考，数字数值的输出是这个参考电压与模拟输入信号的比值，VREF+必须在各种负载情况下保持稳定。可以使用诸如LM236作为VREF+的参考电压，这是一个2.5V的电压参考二极管

2、模拟输入信号的噪声

平均值方法：适合处理不频繁变化的模拟输入信号，增加一个外部滤波器消除高频噪声。

3、将最大的信号幅度与ADC动态范围匹配

选择参考电压（仅适合于具有VREF+引脚的产品），使用一个外部的前级放大器。

4、I/O引脚间的串扰（临近数字信号的翻转）

模拟信号线的周围布置地线产生屏蔽，能有效地减小串扰干扰噪声。
消除影响ADC精度的因素
VDD与VDDA的处理

供电引脚

STM32共有7种封装规格，共有多组VDD/VSS引脚，以及一组VDDA/VSSA引脚。
尽管所有VDD和所有VSS在内部相连，在芯片外部仍然需要连接上所有的VDD和VSS。因为导线较细，内部连接负载能力较差，抗干扰的能力也较差，如果漏接VDD或VSS，容易造成内部线路损坏，同时抗干扰能力下降。

VDD与VSS的去藕电容

每对VDD与VSS都必须在尽可能靠近芯片处分别放置一个10nF~100nF的高频瓷介电容。在靠近VDD3和VSS3的地方放置一个4.7μF~10μF的钽电容或瓷介电容。
VDD与VDDA的关系

VDDA为所有的模拟电路部分供电，包括：
ADC模块，复位电路，PVD（可编程电压监测器），PLL，上电复位（POR）和掉电复位（PDR）模块，控制VBAT切换的开关等。即使不 使用ADC功能，也需要连接VDDA，强烈建议VDD和VDDA使用同一个电源供电。VDD与VDDA之间的电压差不能超过300mV，VDD与VDDA 应该同时上电或调电。

供电方案

如何达到最优功耗水准

低功耗模式

I/O引脚的处理

1、如果需要减小I/O端口的电流消耗，可以根据具体情况配置I/O端口的状态：
输入端口配置为浮空输入，带外部上拉的输出端口配置为推挽输出并输出’1’，带外部下拉的输出端口配置为推挽输出并输出’0’。

2、未用的内部外设：
保持为关闭和默认的复位状态：
不要进行重映射，复位寄存器RCC_APB1RSTR和RCC_APB2RSTR。关闭对应的时钟，时钟使能寄存器：RCC_AHBENR、RCC_APB2ENR和RCC_APB1ENR。

进入SLEEP模式的省电操作

1、为了降低系统功耗，进入SLEEP模式时，执行如下操作流程：
关闭无需等待中断或事件的外设时钟；设置进入机制（Sleep-Now或Sleep-on-Exit）；设置系统进入SLEEP模式。

2、退出睡眠模式的方式：
WFI（等待中断），可由任一外设中断触发，WFE（等待事件），可由任一外设事件触发。

进入STOP省电模式的操作

为了降低系统功耗，进入STOP模式的操作流程：

关闭设置为普通IO功能的GPIO口时钟；
关闭已开启时钟的外设的使能位（尤其是ADC、DAC、USB等带模拟模块的外设）；
关闭已开启时钟的外设的时钟；
关闭预取缓冲区，并将Flash等待周期置为0；
设置PWR_CR中LPDS位选择电压调节器的模式：
正常模式：电压调节器处于正常供电状态；
低功耗模式：可降低电压调节器自身的功耗，
将MCU从STOP模式唤醒的时间有所增加；
设置系统进入STOP模式。

退出STOP省电模式的操作

1、退出停止模式：

以WFI进入时：任意外部中断线的中断；
以WFE进入时：任意外部中断线的事件；
不包括PVD和USB唤醒事件。

2、从STOP模式恢复后，时钟的配置返回到复位时的状态（系统时钟为HSI），用户程序必须重新配置整个时钟系统，包括PLL。

1、ADC模块自身的误差

积分线性误差（ILE）和微分线性误差（DLE）依赖于ADC模块的设计，校准它们是困难的。进行多次转换再做平均可以减小它们的影响。偏移和增益误差可以简单地使用ADC模块的自校准功能补偿。

2、电源噪声，尤其是开关电源（SMPS）的高频噪声

线性稳压器具有较好的输出。强烈建议在整流输出端连接滤波电容。如果使用开关型电源，建议使用一个线性稳压器为模拟部分供电。建议在电源线和地 线之间连接具有良好高频特性的电容，即在靠近电源一端应放置一个0.1μF和一个1~10μF的电容。每一对VDD和VSS管脚都需要使用单独的去藕电容。

VDDA管脚必须连接到2个外部的去藕电容器（10nF瓷介电容+1μF的钽电容或瓷介电容）对于100脚和144脚封装的产品，可以在VREF+上 连接一个外部的ADC的参考输入电压，从而改善对输入低电压的精度。

消除影响ADC精度的因素

1、电源输出不稳，随负载变化

ADC模块使用VREF+或VDDA作为模拟参考，数字数值的输出是这个参考电压与模拟输入信号的比值，VREF+必须在各种负载情况下保持稳定。可以使用诸如LM236作为VREF+的参考电压，这是一个2.5V的电压参考二极管。

2、模拟输入信号的噪声

平均值方法：适合处理不频繁变化的模拟输入信号，增加一个外部滤波器消除高频噪声。
3、将最大的信号幅度与ADC动态范围匹配

选择参考电压（仅适合于具有VREF+引脚的产品），使用一个外部的前级放大器。

4、I/O引脚间的串扰（临近数字信号的翻转）模拟信号线的周围布置地线产生屏蔽，能有效地减小串扰干扰噪声。消除影响ADC精度的因素

VDD与VDDA的处理

供电引脚

STM32共有7种封装规格，共有多组VDD/VSS引脚，以及一组VDDA/VSSA引脚。

尽管所有VDD和所有VSS在内部相连，在芯片外部仍然需要连接上所有的VDD和VSS。因为导线较细，内部连接负载能力较差，抗干扰的能力也较差，如果漏接VDD或VSS，容易造成内部线路损坏，同时抗干扰能力下降。

VDD与VSS的去藕电容

每对VDD与VSS都必须在尽可能靠近芯片处分别放置一个10nF~100nF的高频瓷介电容。在靠近VDD3和VSS3的地方放置一个4.7μF~10μF的钽电容或瓷介电容。

VDD与VDDA的关系

VDDA为所有的模拟电路部分供电，包括：

ADC模块，复位电路，PVD（可编程电压监测器），PLL，上电复位（POR）和掉电复位（PDR）模块，控制VBAT切换的开关等。即使不 使用ADC功能，也需要连接VDDA，强烈建议VDD和VDDA使用同一个电源供电。VDD与VDDA之间的电压差不能超过300mV，VDD与VDDA 应该同时上电或调电。

1、如果需要减小I/O端口的电流消耗，可以根据具体情况配置I/O端口的状态：

输入端口配置为浮空输入，带外部上拉的输出端口配置为推挽输出并输出’1’，带外部下拉的输出端口配置为推挽输出并输出’0’。

2、未用的内部外设：

保持为关闭和默认的复位状态：

不要进行重映射，复位寄存器RCC_APB1RSTR和RCC_APB2RSTR。关闭对应的时钟，时钟使能寄存器：RCC_AHBENR、RCC_APB2ENR和RCC_APB1ENR。

进入SLEEP模式的省电操作

1、为了降低系统功耗，进入SLEEP模式时，执行如下操作流程：

关闭无需等待中断或事件的外设时钟；设置进入机制（Sleep-Now或Sleep-on-Exit）；设置系统进入SLEEP模式。

2、退出睡眠模式的方式：

WFI（等待中断），可由任一外设中断触发，WFE（等待事件），可由任一外设事件触发。

进入STOP省电模式的操作

为了降低系统功耗，进入STOP模式的操作流程：

关闭设置为普通IO功能的GPIO口时钟；
关闭已开启时钟的外设的使能位（尤其是ADC、DAC、USB等带模拟模块的外设）；
关闭已开启时钟的外设的时钟；
关闭预取缓冲区，并将Flash等待周期置为0；
设置PWR_CR中LPDS位选择电压调节器的模式：
正常模式：电压调节器处于正常供电状态；
低功耗模式：可降低电压调节器自身的功耗，
将MCU从STOP模式唤醒的时间有所增加；
设置系统进入STOP模式。

退出STOP省电模式的操作

1、退出停止模式：

以WFI进入时：任意外部中断线的中断；
以WFE进入时：任意外部中断线的事件；
不包括PVD和USB唤醒事件。

2、从STOP模式恢复后，时钟的配置返回到复位时的状态（系统时钟为HSI），用户程序必须重新配置整个时钟系统，包括PLL。

众所周知STM32有5个时钟源HSI、HSE、LSI、LSE、PLL，其实他只有四个，因为从上图中可以看到PLL都是由HSI或HSE提供的。

其中，高速时钟(HSE和HSI)提供给芯片主体的主时钟.低速时钟(LSE和LSI)只是提供给芯片中的RTC(实时时钟)及独立看门狗使用，图中可以看出高速时钟也可以提供给RTC。内部时钟是在芯片内部RC振荡器产生的，起振较快，所以时钟在芯片刚上电的时候，默认使用内部高速时钟。而外部时钟信号是由外部的晶振输入的，在精度和稳定性上都有很大优势，所以上电之后我们再通过软件配置，转而采用外部时钟信号.

高速外部时钟(HSE)：以外部晶振作时钟源，晶振频率可取范围为4~16MHz，我们一般采用8MHz的晶振。

高速内部时钟(HSI)： 由内部RC振荡器产生，频率为8MHz，但不稳定。

低速外部时钟(LSE)：以外部晶振作时钟源，主要提供给实时时钟模块，所以一般采用32.768KHz。

低速内部时钟(LSI)：由内部RC振荡器产生，也主要提供给实时时钟模块，频率大约为40KHz。

OSC_OUT和OSC_IN开始，这两个引脚分别接到外部晶振8MHz,第一个分频器PLLXTPRE，遇到开关PLLSRC(PLL entry clock source)，我们可以选择其输出，输出为外部高速时钟(HSE)或是内部高速时钟(HSI)。这里选择输出为HSE，接着遇到锁相环PLL，具有倍频作用，在这里我们可以输入倍频因子PLLMUL，要是想超频，就得在这个寄存器上做手脚啦。经过PLL的时钟称为PLLCLK。

倍频因子我们设定为9倍频，也就是说，经过PLL之后，我们的时钟从原来8MHz的 HSE变为72MHz的PLLCLK。紧接着又遇到了一个开关SW，经过这个开关之后就是STM32的系统时钟(SYSCLK)了。通过这个开关，可以切换SYSCLK的时钟源，可以选择为HSI、PLLCLK、HSE。我们选择为PLLCLK时钟，所以SYSCLK就为72MHz了。

PLLCLK在输入到SW前，还流向了USB预分频器，这个分频器输出为USB外设的时钟(USBCLK)。回到SYSCLK，SYSCLK经过AHB预分频器，分频后再输入到其它外设。如输出到称为HCLK、FCLK的时钟，还直接输出到SDIO外设的
SDIOCLK时钟、存储器控制器FSMC的FSMCCLK时钟，和作为APB1、APB2的预分频器的输入端。GPIO外设是挂载在APB2总线上的， APB2的时钟是APB2预分频器的输出，而APB2预分频器的时钟来源是AHB预分频器。因此，把APB2预分频器设置为不分频，那么我们就可以得到GPIO外设的时钟也等于HCLK，为72MHz了。

SYSCLK： 系统时钟，STM32大部分器件的时钟来源。主要由AHB预分频器分配到各个部件。

HCLK： 由AHB预分频器直接输出得到，它是高速总线AHB的时钟信号，提供给存储器，DMA及cortex内核，是cortex内核运行的时钟，cpu主频就是这个信号，它的大小与STM32运算速度，数据存取速度密切相关。

FCLK： 同样由AHB预分频器输出得到，是内核的“自由运行时钟”。“自由”表现在它不来自时钟 HCLK，因此在HCLK时钟停止时 FCLK 也继续运行。它的存在，可以保证在处理器休眠时，也能够采样和到中断和跟踪休眠事件 ，它与HCLK互相同步。

PCLK1： 外设时钟，由APB1预分频器输出得到，最大频率为36MHz，提供给挂载在APB1总线上的外设，APB1总线上的外设如下：

RCC_APB1Periph_TIM2 TIM2时钟

RCC_APB1Periph_TIM3 TIM3时钟

RCC_APB1Periph_TIM4 TIM4时钟

RCC_APB1Periph_WWDG WWDG时钟

RCC_APB1Periph_SPI2 SPI2时钟

RCC_APB1Periph_USART2 USART2时钟

RCC_APB1Periph_USART3 USART3时钟

RCC_APB1Periph_I2C1 I2C1时钟

RCC_APB1Periph_I2C2 I2C2时钟

RCC_APB1Periph_USB USB时钟

RCC_APB1Periph_CAN CAN时钟

RCC_APB1Periph_BKP BKP时钟

RCC_APB1Periph_PWR PWR时钟

RCC_APB1Periph_ALL 全部APB1外设时钟

PCLK2：外设时钟，由APB2预分频器输出得到，最大频率可为72MHz，提供给挂载在APB2总线上的外设，APB2总线上的外设如下：

RCC_APB1Periph_TIM2 TIM2时钟

RCC_APB2Periph_AFIO 功能复用IO时钟

RCC_APB2Periph_GPIOA GPIOA时钟

RCC_APB2Periph_GPIOB GPIOB时钟

RCC_APB2Periph_GPIOC GPIOC时钟

RCC_APB2Periph_GPIOD GPIOD时钟

RCC_APB2Periph_GPIOE GPIOE时钟

RCC_APB2Periph_ADC1 ADC1时钟

RCC_APB2Periph_ADC2 ADC2时钟

RCC_APB2Periph_TIM1 TIM1时钟

RCC_APB2Periph_SPI1 SPI1时钟

RCC_APB2Periph_USART1 USART1时钟

RCC_APB2Periph_ALL 全部APB2外设时钟

文中介绍的干扰器能够产生3种干扰信号：随机干扰、点频干扰和扫频干扰，其中点频干扰和扫频干扰是基于单片机对DDS芯片AD9852的控制产生，整个系统的控制灵活、高效。测试结果表明，系统能够准确产生所需要的干扰信号，满足抗干扰性能测试的需要。虽然本设计产生的干扰信号位于406 MHz频段，但这样的电路结构也可用于其它频段(需修改VCO、PLL等电路)，例如手机通信频段，因此本电路结构对其它频段的应用同样具有借鉴意义。

随着电子设备的使用越来越普遍，电子设备之间的干扰问题也越来越突出，特别是通信设备的干扰问题，这使得电路工程师在电子产品的设计过程中不得不考虑设备的抗干扰问题，并且有必要对通信设备的抗干扰能力进行测试。文中介绍的射频信号干扰器可用于测试通信设备的抗干扰能力，能够产生如下3种干扰：

1)随机干扰。在目标频率范围内产生频率随机的干扰信号，湮没目标频率，也会降低信噪比，形成对正常通信的压制。

2)点频干扰。在已知目标频率的情况下，瞄准目标频率输出干扰信号，产生对目标通信的压制效果。

3)扫频干扰。在目标频率范围内进行频率扫描，当干扰信号频率与通信频率的碰撞概率达到一定数值时，就会影响通信的信噪比，导致误码率增加，产生有效干扰。
射频信号干扰器的设计基于DDS技术和锁相环(PLL)技术，通过单片机进行控制，能够产生分辨率极高的干扰频率，控制方便、灵活。

1硬件电路设计

射频信号干扰器原理框图如图1所示，当微波开关接通406.0~406.1 MHZVCO时，输出随机干扰噪声;当微波开关接通BPF时，输出点频干扰或扫频干扰噪声。

1.1随机干扰

基带噪声信号源的随机电压噪声施加到VCO的电压控制端，产生噪声调频信号。406.0~406.1 MHZVCO输出信号的频率表示为：
ωvco=ωo+Kvco(Vo+Anu(t)) (1)
式中：ωo为控制电压为零时VCO输出频率，Kvco为VCO电压控制增益，Vo为直流控制电压，An为噪声放大电路增益，u(t)为基带噪声信号。
当微波开关选通随机噪声输出时，输出信号为
Vo(t)=KSKAUvcoCOS(ωo+Kvco(Vo+Anu(t)) (2)
式中：KS为微波开关增益，KA为放大器增益，Uvco为VCO输出信号幅度。干扰机的输出为调频噪声，噪声幅度为KSKAUvco，噪声的中心频率为ωo+Kvco(Vo，噪声频谱的范围取决于Anu(t)的幅度。

1.2点频干扰与扫频干扰

点频干扰与扫频干扰通过单片机控制DDS专用芯片AD9852实现，AD9852具有功耗低，相位累加器位数高，可产生高频率的正弦波等优点。
DDS输出频率：
f0=KF×fc/2N (3)
其中，KF为频率控制字，fc为外部参考时钟的频率，Ⅳ为DDS相位累加器位数。AD9852的频率控制字为48bit，即N=48。
输出频率分辨率由下列公式决定：
Δf=fc/2N (4)
根据Nyquist定理，DDS外部参考时钟频率至少是输出频率的2倍(f0/2)，但工程应用中，一般将参考频率设为最高输出频率的5倍以上。本设计中参考频率为97.5MHz，将的值代入式(4)，得DDS输出信号的频率分辨率为3.5 × 10-7Hz。
AD9852内置12bit DAC，其输出模拟信号频谱中除f0外还带有fc、fc±f0等频率分量(fc一f0的频率最低)，需设计一个LPF将其滤除，此处采用了图2所示的七阶Butterworth低通滤波器,对该滤波器使用ADS仿真的结果如图3所示，81 MHz处的衰减达到- 80.683 dB。

2软件设计

AD9852的控制一般采用SPI口，普通的MCS51单片机不带SPI 13，需要用P1 13模拟SPI口，并提供IOUD CLK和FSK信号。

AD9852 提供了5种工作模式：Single tone、FSK、Ramped FSK、Chirp、BPSK。Single tone模式输出单一频率，Ramped FSK模式和Chip模式可以产生扫频信号，本设计采用Ramped FSK模式，输出频率的波形如图4所示。

单片机软件主程序流程图如图5所示。单片机通过微波开关来选择随机干扰模式或点频干扰，扫频干扰模式，通过向DDS写控制字来控制DDS的输出模式。对式(3)进行变换得到频率控制字：
KF=f0 × 2N/fc (5)

例如，输出频率为16.0 MHz时，KF = 46 190 765 408928=(2A02A02A02A0)16。

3测试结果

对干扰器的3种干扰模式分别进行测试，得到的结果如图6(a)~(c)所示，其中图6(b)是使用频谱仪的最大保持功能记录到的频率扫描轨迹。测试结果满足要求。