一、通信概述

按照数据传送方式分：

串行通信（一条数据线、适合远距离传输、控制较复杂）
并行通信（多条数据线、成本高、抗干扰性差）

按照通信的数据同步方式分：

异步通信（以1个字符为1帧、发送与接收时钟不一致）
同步通信（位同步、时钟一致）

按照数据的传输方向分：

单工（只能往一个方向传播）
半双工（数据传输可以沿两个方向，但是需要分时）
全双工（同时双向传输）

通信速率通常以比特率来表示，单位是：位/秒（bps），即每秒传输二进制代码的位数。之后会遇到一个波特率的概念，它表示每秒传输多少个码元。一般情况下，码元都是表示两种状态，即比特率=波特率。

二、串口通信

串口通信属于串行通信方式，它规定了接口的电气标准，没有规定接口插件电缆以及使用的协议。在此基础上用户可以建立自己的高层通信协议。

串口通信的接口标准有很多，有RS-232、RS-232C、RS-422A、RS-485等。比较常用的就是RS-232和RS-485。

RS-232有两种接口：25针（DB25、标准）、9针（DB9、非标准），其逻辑电平如下：

在TxD和RxD上：

逻辑1(MARK)=-3V～-15V
逻辑0(SPACE)=+3～+15V

在RTS、CTS、DSR、DTR和DCD等控制线上：

信号有效（接通，ON状态，正电压）=+3V～+15V
信号无效（断开，OFF状态，负电压）=-3V～-15V

当stm32与计算机串口通信时，需要用电平转换芯片MAX232，进行TTL电平和RS-232电平的转换。

RS-232的通信协议比较简单，通常遵循96-N-8-1格式。其是全双工的，且是异步通讯。　

区别于RS232, RS485的特性包括：
1. RS-485的电气特性：采用“2线制”，半双工通信，逻辑“1”以两线间的电压差为+（2—6） V表示；逻辑“0”以两线间的电压差为-（2—6）V表示。接口信号电平比RS -232-C降低了，就不易损坏接口电路的芯片，且该电平与TTL电平兼容，可方便与TTL 电路连接，其收发器芯片一般采用SP3485。

2. RS-485的数据最高传输速率为10Mbps

3. RS-485接口是采用平衡驱动器和差分接收器的组合，抗共模干能力增强，即抗噪声干扰性好。

4. RS-485接口的最大传输距离标准值为4000英尺，实际上可达 3000米，另外RS-232-C接口在总线上只允许连接1个收发器，即单站能力。而 RS-485接口在总线上是允许连接多达128个收发器。即具有多站能力,这样用户可以利用单一的RS-485接口方便地建立起设备网络。 因RS-485接口具有良好的抗噪声干扰性，长的传输距离和多站能力等上述优点就使其成为首选的串行接口。因为RS485接口组成的半双工网络 ，一般只需二根连线，所以RS485接口均采用屏蔽双绞线传输。 RS485接口连接器采用DB-9的9芯插头座，与智能终端RS485接口采用DB-9（孔） ，与键盘连接的键盘接口RS485采用DB-9（针）。

在stm32中，我们会接触到USART的概念，即通用同步异步收发器，同步和异步主要看其时钟是否需要对外提供。其能够满足外部设备对串行通信的要求，只不过其是TTL电平，需要进行电平转换。

注：stm32的奇偶校验位是算在数据位中的（8位-9位），与PC不同。
注：串口用于传输ASCII码字符，我们进行数据传送时，要转换为对应ASCII码的16进制数或字符串。
注：TXE是指弹仓满，TC是指枪膛满。

三、I2C通信

I2C是两线式串行总线，接口少、控制简单、通信速率较高。I2C总线只有两根双向信号线，一根是数据线SDA，另一根是时钟线SCL。

支持多主控多从控，不过同一时间点只能一个主控，连接节点数受地址限制。通过地址访问从控设备，通过仲裁决定主控设备优先级。因其采用时钟线，所以是同步传输。I2C还是半双工的。具体通信采用I2C的通信协议（寻址、起始/停止、应答等）。I2C用硬件实现起来较复杂，一般采用软件模拟I2C，移植方便。

四、CAN通信

CAN（Controller Area Network）是ISO国际标准化的串行通信协议。广泛应用于汽车、船舶等分布式控制系统。具有已经被大家认可的高性能和可靠性。CAN控制器通过组成总线的2根线（CAN-H和CAN-L）的电位差来确定总线的电平，在任一时刻，总线上有2种电平：显性电平和隐性电平。“显性”具有“优先”的意味，只要有一个单元输出显性电平，总线上即为显性电平，并且，“隐性”具有“包容”的意味，只有所有的单元都输出隐性电平，总线上才为隐性电平。（显性电平比隐性电平更强）。

总线上执行逻辑上的线“与”时，显性电平的逻辑值为“0”，隐性电平为“1”。

CAN总线是半双工的，虽然没有单独的时钟线，但是其采用位时序的方法进行同步传输。

CAN总线协议具有以下特点：

• 多主控制（ID仲裁）
• 系统的柔软性（没有地址信息）
• 通信速度快、距离远
• 具有错误检测、错误通知和错误恢复功能
• 故障封闭功能
• 连接节点多（理论上无限制，但是受总线时间延迟、电气负载影响，太多会降低速度）

CAN总线有两种标准如下图所示：

CAN总线的工作原理

CAN总线使用串行数据传输方式，可以1Mb/s的速率在40m的双绞线上运行，也可以使用光缆连接，而且在这种总线上总线协议支持多主控制器。CAN与I2C总线的许多细节很类似，但也有一些明显的区别。当CAN总线上的一个节点(站)发送数据时，它以报文形式广播给网络中所有节点。对每个节点来说，无论数据是否是发给自己的，都对其进行接收。每组报文开头的11位字符为标识符，定义了报文的优先级，这种报文格式称为面向内容的编址方案。在同一系统中标识符是唯一的，不可能有两个站发送具有相同标识符的报文。当几个站同时竞争总线读取时，这种配置十分重要。当一个站要向其它站发送数据时，该站的CPU将要发送的数据和自己的标识符传送给本站的CAN芯片，并处于准备状态；当它收到总线分配时，转为发送报文状态。CAN芯片将数据根据协议组织成一定的报文格式发出，这时网上的其它站处于接收状态。每个处于接收状态的站对接收到的报文进行检测，判断这些报文是否是发给自己的，以确定是否接收它。由于CAN总线是一种面向内容的编址方案，因此很容易建立高水准的控制系统并灵活地进行配置。我们可以很容易地在CAN总线中加进一些新站而无需在硬件或软件上进行修改。当所提供的新站是纯数据接收设备时，数据传输协议不要求独立的部分有物理目的地址。它允许分布过程同步化，即总线上控制器需要测量数据时，可由网上获得，而无须每个控制器都有自己独立的传感器。

五、SPI通信

SPI 是Serial Peripheral Interface的缩写，直译为串行外围设备接口，SPI是Motorola公司推出的一种同步串行通讯方式，是一种四线同步总线，因其硬件功能很强，与SPI有关的软件就相当简单，使MCU有更多的时间处理其他事务。SPI内部结构简易图如下图所示：

• MISO：主设备输入/从设备输出
• MOSI：主设备输出/从设备输入
• SCLK：时钟信号线
• CS：从设备选择信号线

SPI一般用于一主多从，其结构示意图如下图所示：

六、I2S通信

I2S是数字音频总线，在嵌入式音频系统设计中，并不是所有的MCU都支持I2S总线格式，再加上I2S还没有统一的接口标准，不同的厂家生产的设备接口也是五花八门，采用软件模拟实现I2S总线可有效解决在不支持其的MCU和设备之间通过I2S总线实现数据传输时出现的问题。

I2S为三线总线，3个信号分别为：

（1）串行时钟SCK，也叫位时钟（BCK）。即每发送1位数字音频数据，SCK上都有1个脉冲。SCK的频率=2×采样频率×采样位数。在数据传输过程中，I2S总线的发送器和接收器都可以作为系统的主机来提供系统的时钟频率。

（2）帧时钟WS，即命令（声道）选择，用于切换左右声道的数据。WS的频率等于采样频率，由系统主机提供。WS为“1”表示传输的是左声道的数据，WS为“0”表示传输的是右声道的数据。

（3）串行数据信号SD，用于传输二进制补码表示的音频数据。

I2S格式的信号无论有多少位有效数据，数据位的最高位（MSB）总是被最先传输，1次能够发送的数据决定于I2S格式的有效位数。

如下图所示为典型的时序图：

七、USB通信

USB(Universal Serial Bus)是一种新的PC串行通信协议。是PC体系中的一套较新的工业标准，它支持单个主机与多个外设同时进行数据交换，大大满足了当今计算机外设追求高速度和高通用性的要求。

PC上的USB主机包括3个部分：USB主控制器/根Hub，USB系统软件和用户软件。下图是完整的USB系统组成。

USB主机与设备之间的传输过程是这样的：在PC上，设备驱动程序通过调用USB驱动程序USBD，发出输入输出请求包IRP；这样，在USB驱动程序接到请求之后，调用主控制器驱动程序HCD，将IRP转化为USB的传输。当然，一个IRP可以包含一个或多个USB传输；接着，主控制器驱动程序将USB传输分解为总线事务，主控制器以包的形式发送给设备。　　

USB设备类协议(USB DevICe Class Specification)与USB协议是互为补充的。针对USB的每一种设备类，都有一套特殊的设备类协议。正是USB采用了设备类的方式来对各种设备进行分类，才使USB总线能够有效的控制和管理各种设备，也使得各种设备的开发变的规范、简便。

此外，USB OTG既可以充当主机，也可以充当设备。

八、其他通信

比如无线通信、以太网通信。

1 前言

客户反馈在批量生产阶段，发现部分产品的 MCU 的 RTC 在低温（0℃）下工作不正常，但是在常温下又是正常的，且其他正常的 MCU 的 RTC 在常温与低温下都是正常的。

2 问题跟进与分析

通过与客户邮件沟通，了解到客户使用的 MCU 型号是：STM32F030C6T6TR。在产品的主从结构中主要用作电源管理和时钟管理。通过客户的描述，似乎相同型号不同片子都存在较大的差异。

由于时间紧急，在了解到初步信息后立即拜访客户，针对客户认为有问题的 MCU 芯片做针对性试验。通过STM32CubMx 生成测试工程，分别使用 LSI(40K)，LSE(32.768K)，RTC 工作时每秒通过 LED1（PB5）取反一次(通过 LED1 灯是否闪烁来指示 RTC 是否工作正常)，然后分别测量 OSC 管脚与 PA8 脚（输出 LSI 或 LSE），并对比 ST 官方的 NUCLEO-F030 板，最终测试结果如下：

通过测试结果，我们得到如下信息：

 当使用 LSI 时，无论常温还是低温下都能正常工作。
 当使用 LSE 时，常温下能正常工作，但在低温（0℃）时，RTC 不再工作（LED1 停止闪烁），且 PA8 管脚无输出，但保持为高电平，且此时 OSC 管脚此时是存在 32.768K 的波形的。
 通过修改负载电容 C1&C2 的电容值从 5.1pF 修改到 6.8pF 时，原本低温下不工作的 RTC 又能恢复正常工作。

 对比 ST 官方的 NUCLEO-F030 板子，在常温与低温下均能正常工作。

但客户对于这种解释是不接受的，理由是现在设计的负载电容 5.1pF 是通过测试后的值，精度可以达到 6.5ppm，但如果改为 6.8pF，那么精度将会变到大约 30ppm，这个会影响到 MCU 的 RTC 的时间精准度，系统在长时间运行后，时间必然会偏差很大，超出设计合理范围，这个是不允许的。

3 问题分析

既然客户不接受修改负载电容，那么首先我们重新梳理下客户的晶振设计各种参数是否准确，客户的 LSE 电路设计如下所示：

提交给 division，最终定位到 LSE 的驱动等级过高，在 AN2867 这个文档中，有这样的描述：

也就是说，在使用最高驱动模式下，此时与之对应的 CL 应该使用 12.5pF,而客户所使用的 CL 是 7pF,这个与手册AN2867 的建议内容是不相符的。从图 4 可以看出，在最高驱动等级模式下，此时驱动电流最大(1.6uA)，但这里使用了一个比较小的负载电容(CL=7pF)，按 AN2867 所述，此时有可能导致振荡回路饱和，振荡不稳定，工作周期扭曲。

此时，应该对应地下调这个 LSE 驱动等级，减小驱动电流，这里有 4 档(见 Figure 9)：Low,Medium Low，Medium High，High。 目前使用的是 High，正是它出了问题，为保守起见，使用 Medium High 相对合适。

打开 STM32F030 的参考手册，在 7.4.9 节中：

另外，从图 1 中所作的测试结果来看，实际上，在低温条件下，RTC 出现问题的时候，OSC pin 还是能正常捕捉到波形，只不过，PA8 脚这个 MCO 上没有波形，只是维持在高电平。于是，对于驱动电流过大所导致的振荡回路饱和，振荡不稳定，工作周期扭曲，这里理解为 MCO 脚与 MCU 内部振荡回路的连接点，也就是 MCO 所表现的波形。

总结

AN2867 这个文档总结了关于 STM32 晶振匹配方面的信息。里边有提到，负载电容 CL 值越大，所需的驱动电流也就越大，但牵引度越小。这也就解释了表 1 中通过增大 C1&C2 的电容值，原本出现问题的 RTC 能恢复正常的现象，这是由于 C1&C2 的电容值变大将导致负载电容 CL 变大，进而对应所需的驱动电流也就跟着增加，这反而减少了在高驱动模式情况下振荡回路出现饱和的机会。

使用范围

DMA(直接存储器存取)提供在外设与存储器之间或者存储器和存储器之间的高速数据传输使用。

这里的外设指的是32的外设，比如spi、usart、iic、adc等基于APB1 、APB2或AHB时钟的外设，而这里的存储器包括32自身的闪存(flash)或者内存(SRAM)以及外设的存储设备都可以作为访问的源或者目的。

外部存储设备其自身在这就是外设了，配置时属于外设，不要与配置寄存器的存储设备混淆。
　　
DMA和CPU分时使用内存
　　
三种方法：

• 停止CPU访问内存；
• 周期挪用；
• DMA与CPU交替访问内存。

停止CPU访问内存
　　
当外围设备要求传送一批数据时，由DMA控制器发一个停止信号给CPU，要求CPU放弃对地址总线、数据总线和有关控制总线的使用权。DMA控制器获得总线控制权以后，开始进行数据传送。

在一批数据传送完毕后，DMA控制器通知CPU可以使用内存，并把总线控制权交还给CPU，图(a)是这种传送方式的时间图。很显然，在这种DMA传送过程中，CPU基本处于不工作状态或者说保持状态。

优点：控制简单，它适用于数据传输率很高的设备进行成组传送。
　　
缺点：在DMA控制器访内阶段，内存的效能没有充分发挥，相当一部分内存工作周期是空闲的。这是因为，外围设备传送两个数据之间的间隔一般总是大于内存存储周期，即使高速I/O设备也是如此。例如，软盘读出一个8位二进制数大约需要32us，而半导体内存的存储周期小于0.5us，因此许多空闲的存储周期不能被CPU利用。
　　
周期挪用
　　
当I/O设备没有DMA请求时，CPU按程序要求访问内存；一旦I/O设备有DMA请求，则由I/O设备挪用一个或几个内存周期。
　　
这种传送方式的时间图如下图(b)：

I/O设备要求DMA传送时可能遇到两种情况：

• 此时CPU不需要访内，如CPU正在执行乘法指令。由于乘法指令执行时间较长，此时I/O访内与CPU访内没有冲突，即I/O设备挪用一二个内存周期对CPU执行程序没有任何影响。

　　
• I/O设备要求访内时CPU也要求访内，这就产生了访内冲突，在这种情况下I/O设备访内优先，因为I/O访内有时间要求，前一个I/O数据必须在下一个访问请求到来之前存取完毕。

显然，在这种情况下I/O 设备挪用一二个内存周期，意味着CPU延缓了对指令的执行，或者更明确地说，在CPU执行访内指令的过程中插入DMA请求，挪用了一二个内存周期。

与停止CPU访内的DMA方法比较，周期挪用的方法既实现了I/O传送，又较好地发挥了内存和CPU的效率，是一种广泛采用的方法。

但是I/O设备每一次周期挪用都有申请总线控制权、建立线控制权和归还总线控制权的过程，所以传送一个字对内存来说要占用一个周期，但对DMA控制器来说一般要2—5个内存周期(视逻辑线路的延迟而定)。

因此，周期挪用的方法适用于I/O设备读写周期大于内存存储周期的情况。
　　
DMA与CPU交替访问内存
　　
如果CPU的工作周期比内存存取周期长很多，此时采用交替访内的方法可以使DMA传送和CPU同时发挥最高的效率。
　　
这种传送方式的时间图如下：

假设CPU工作周期为1.2us，内存存取周期小于0.6us，那么一个CPU周期可分为C1和C2两个分周期，其中C1专供DMA控制器访内，C2专供CPU访内。
　　
这种方式不需要总线使用权的申请、建立和归还过程，总线使用权是通过C1和C2分时制的。CPU和DMA控制器各自有自己的访内地址寄存器、数据寄存器和读/写信号等控制寄存器。

在C1周期中，如果DMA控制器有访内请求，可将地址、数据等信号送到总线上。在C2周期中，如CPU有访内请求，同样传送地址、数据等信号。

事实上，对于总线，这是用C1，C2控制的一个多路转换器，这种总线控制权的转移几乎不需要什么时间，所以对DMA传送来讲效率是很高的。

这种传送方式又称为“透明的DMA”方式，其来由是这种DMA传送对CPU来说，如同透明的玻璃一般，没有任何感觉或影响。在透明的DMA方式下工作，CPU既不停止主程序的运行，也不进入等待状态，是一种高效率的工作方式。当然，相应的硬件逻辑也就更加复杂。

非循环方式传输

STM32使用DMA非循环方式传输完成后重新开启传输：通道配置为非循环模式时，传输结束后(即传输计数变为0)将不再产生DMA操作。要开始新的DMA传输，需要在关闭DMA通道的情况下，在DMA_CNDTRx寄存器中重新写入传输数目。
　　
即关DMA->写传输数目->开DMA。
　
存储器到存储器模式
　　
DMA通道的操作可以在没有外设请求的情况下进行，这种操作就是存储器到存储器模式。

以串口为例，这种外设查看串口使能DMA时序可知其会自动向CPU提DMA请求，而对于比如外设也是存储设备那么他自身不具有自动提DMA申请功能，这种就属于存储器到存储器模式，这是m2m位需置1。

当DMA_CNDTRx寄存器变为0时， DMA传输结束。存储器到存储器模式不能与循环模式同时使用。

USB Type-C™和Power Delivery Nucleo pack（P-NUCLEO-USB001）是一种开发套件，由NUCLEO-F072RB板、MB1257扩展板和全功能Type-C线缆组成。这些组成部分与经认证的STM32F0 USB Type-C™ PD中间件堆栈X-CUBE-USB-PD一起，满足了演示USB Type-C™和USB Power Delivery技术功能的需要，方便用户开发其解决方案。

支持了位带操作后，可以使用普通的加载/存储指令来对单一的比特进行读写。在 CM3 中，有两个区中实现了位带。其中一个是 SRAM 区的最低 1MB 范围，第二个则是片内外设区的最低 1MB范围。这两个区中的地址除了可以像普通的 RAM 一样使用外，它们还都有自己的“位带别名区”，位带别名区把每个比特膨胀成一个 32 位的字。当你通过位带别名区访问这些字时，就可以达到访问原始比特的目的。

位带操作的概念其实 30 年前就有了，那还是8051 单片机开创的先河，如今，CM3 将此能力进化，这里的位带操作是 8051 位寻址区的威力大幅加强版。

CM3 使用如下术语来表示位带存储的相关地址：

位带区：支持位带操作的地址区

位带别名：对别名地址的访问最终作用到位带区的访问上（这中途有一个地址映射过程）

在位带区中，每个比特都映射到别名地址区的一个字——这是只有 LSB 有效的字。当一个别名地址被访问时，会先把该地址变换成位带地址。对于读操作，读取位带地址中的一个字，再把需要的位右移到 LSB，并把 LSB 返回。对于写操作，把需要写的位左移至对应的位序号处，然后执行一个原子的“读－改－写”过程。

对 SRAM 位带区的某个比特，记它所在字节地址为 A,位序号为 n(0<=n<=7)，则该比特在别名区的地址为：

AliasAddr=0x22000000+((A-0x20000000)*8+n)*4=0x22000000+(A-0x20000000)*32+n*4

对于片上外设位带区的某个比特，记它所在字节的地址为 A,位序号为 n(0<=n<=7)，则该比特在别名区的地址为：

AliasAddr=0x42000000+((A-0x40000000)*8+n)*4=0x42000000+(A-0x40000000)*32+n*4

上式中，“*4”表示一个字为 4 个字节，“*8”表示一个字节中有 8 个比特。

这里再不嫌啰嗦地举一个例子：

1. 在地址 0x20000000 处写入 0x3355AACC
2. 读取地址0x22000008。本次读访问将读取 0x20000000，并提取比特 2，值为 1。
3. 往地址 0x22000008 处写 0。本次操作将被映射成对地址 0x20000000 的“读－改－写”操作（原子的），把比特2 清 0。
4. 现在再读取 0x20000000，将返回 0x3355AAC8（bit[2]已清零）。

位带别名区的字只有 LSB 有意义。另外，在访问位带别名区时，不管使用哪一种长度的数据传送指令（字/半字/字节），都把地址对齐到字的边界上，否则会产生不可预料的结果。

///////////////////////////////////////////////////////////////
//位带操作,实现51类似的GPIO控制功能
//具体实现思想,参考《CM3权威指南》第五章(87页~92页).
//IO口操作宏定义
#define BITBAND(addr, bitnum) ((addr & 0xF0000000)+0x2000000+((addr &0xFFFFF)<<5)+(bitnum<<2))
#define MEM_ADDR(addr) *((volatile unsigned long *)(addr))
#define BIT_ADDR(addr, bitnum) MEM_ADDR(BITBAND(addr, bitnum))
//IO口地址映射
#define GPIOA_ODR_Addr (GPIOA_BASE+12) //0x4001080C
#define GPIOB_ODR_Addr (GPIOB_BASE+12) //0x40010C0C
#define GPIOC_ODR_Addr (GPIOC_BASE+12) //0x4001100C
#define GPIOD_ODR_Addr (GPIOD_BASE+12) //0x4001140C
#define GPIOE_ODR_Addr (GPIOE_BASE+12) //0x4001180C
#define GPIOF_ODR_Addr (GPIOF_BASE+12) //0x40011A0C
#define GPIOG_ODR_Addr (GPIOG_BASE+12) //0x40011E0C

#define GPIOA_IDR_Addr (GPIOA_BASE+8) //0x40010808
#define GPIOB_IDR_Addr (GPIOB_BASE+8) //0x40010C08
#define GPIOC_IDR_Addr (GPIOC_BASE+8) //0x40011008
#define GPIOD_IDR_Addr (GPIOD_BASE+8) //0x40011408
#define GPIOE_IDR_Addr (GPIOE_BASE+8) //0x40011808
#define GPIOF_IDR_Addr (GPIOF_BASE+8) //0x40011A08
#define GPIOG_IDR_Addr (GPIOG_BASE+8) //0x40011E08

//IO口操作,只对单一的IO口!
//确保n的值小于16!
#define PAout(n) BIT_ADDR(GPIOA_ODR_Addr,n) //输出
#define PAin(n) BIT_ADDR(GPIOA_IDR_Addr,n) //输入

#define PBout(n) BIT_ADDR(GPIOB_ODR_Addr,n) //输出
#define PBin(n) BIT_ADDR(GPIOB_IDR_Addr,n) //输入

#define PCout(n) BIT_ADDR(GPIOC_ODR_Addr,n) //输出
#define PCin(n) BIT_ADDR(GPIOC_IDR_Addr,n) //输入

#define PDout(n) BIT_ADDR(GPIOD_ODR_Addr,n) //输出
#define PDin(n) BIT_ADDR(GPIOD_IDR_Addr,n) //输入

#define PEout(n) BIT_ADDR(GPIOE_ODR_Addr,n) //输出
#define PEin(n) BIT_ADDR(GPIOE_IDR_Addr,n) //输入

#define PFout(n) BIT_ADDR(GPIOF_ODR_Addr,n) //输出
#define PFin(n) BIT_ADDR(GPIOF_IDR_Addr,n) //输入

#define PGout(n) BIT_ADDR(GPIOG_ODR_Addr,n) //输出
#define PGin(n) BIT_ADDR(GPIOG_IDR_Addr,n) //输入