PCB设计

一、资料输入阶段

1. 在流程上接收到的资料是否齐全(包括:原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明文件)。

2. 确认PCB模板是最新的。

3. 确认模板的定位器件位置无误。

4. PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确。

5. 确认外形图上的禁止布放器件和布线区已在PCB模板上体现。

6. 比较外形图,确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确。

7. 确认PCB模板准确无误后最好锁定该结构文件,以免误操作被移动位置。

二、布局后检查阶段

器件检查

1. 确认所有器件封装是否与公司统一库一致,是否已更新封装库(用viewlog检查运行结果)如果不一致,一定要Update Symbols。

2. 母板与子板,单板与背板,确认信号对应,位置对应,连接器方向及丝印标识正确,且子板有防误插措施,子板与母板上的器件不应产生干涉。

3. 元器件是否100% 放置。

4. 打开器件TOP和BOTTOM层的place-bound, 查看重叠引起的DRC是否允许。

5. Mark点是否足够且必要。

6. 较重的元器件,应该布放在靠近PCB支撑点或支撑边的地方,以减少PCB的翘曲。

7. 与结构相关的器件布好局后最好锁住,防止误操作移动位置。

8. 压接插座周围5mm范围内,正面不允许有高度超过压接插座高度的元件,背面不允许有元件或焊点。

9. 确认器件布局是否满足工艺性要求(重点关注BGA、PLCC、贴片插座)。

10. 金属壳体的元器件,特别注意不要与其它元器件相碰,要留有足够的空间位置。

11. 接口相关的器件尽量靠近接口放置,背板总线驱动器尽量靠近背板连接器放置。

12. 波峰焊面的CHIP器件是否已经转换成波峰焊封装。

13. 手工焊点是否超过50个。

14. 在PCB上轴向插装较高的元件,应该考虑卧式安装。留出卧放空间。并且考虑固定方式,如晶振的固定焊盘。

15. 需要使用散热片的器件,确认与其它器件有足够间距,并且注意散热片范围内主要器件的高度。

功能检查

1. 数模混合板的数字电路和模拟电路器件布局时是否已经分开,信号流是否合理。

2. A/D转换器跨模数分区放置。

3. 时钟器件布局是否合理。

4. 高速信号器件布局是否合理。

5. 端接器件是否已合理放置(源端匹配串阻应放在信号的驱动端;中间匹配的串阻放在中间位置;终端匹配串阻应放在信号的接收端)。

6. IC器件的去耦电容数量及位置是否合理。

7. 信号线以不同电平的平面作为参考平面,当跨越平面分割区域时,参考平面间的连接电容是否靠近信号的走线区域。

8. 保护电路的布局是否合理,是否利于分割。

9. 单板电源的保险丝是否放置在连接器附近,且前面没有任何电路元件。

10. 确认强信号与弱信号(功率相差30dB)电路分开布设。

11. 是否按照设计指南或参考成功经验放置可能影响EMC实验的器件。如:面板的复位电路要稍靠近复位按钮。

发热

1. 对热敏感的元件(含液态介质电容、晶振)尽量远离大功率的元器件、散热器等热源。

2. 布局是否满足热设计要求,散热通道(根据工艺设计文件来执行)。

电源

1. 是否IC电源距离IC过远。

2. LDO及周围电路布局是否合理。

3. 模块电源等周围电路布局是否合理。

4. 电源的整体布局是否合理。

规则设置

1. 是否所有仿真约束都已经正确加到Constraint Manager中。

2. 是否正确设置物理和电气规则(注意电源网络和地网络的约束设置)。

3. Test Via、Test Pin的间距设置是否足够。

4. 叠层的厚度和方案是否满足设计和加工要求。

5. 所有有特性阻抗要求的差分线阻抗是否已经经过计算,并用规则控制。

三、布线后检查阶段

数模

1. 数字电路和模拟电路的走线是否已分开,信号流是否合理。

2. A/D、D/A以及类似的电路如果分割了地,那么电路之间的信号线是否从两地之间的桥接点上走(差分线例外)。

3. 必须跨越分割电源之间间隙的信号线应参考完整的地平面。

4. 如果采用地层设计分区不分割方式,要确保数字信号和模拟信号分区布线。

时钟和高速部分

1. 高速信号线的阻抗各层是否保持一致。

2. 高速差分信号线和类似信号线,是否等长、对称、就近平行地走线。

3. 确认时钟线尽量走在内层。

4. 确认时钟线、高速线、复位线及其它强辐射或敏感线路是否已尽量按3W原则布线。

5. 时钟、中断、复位信号、百兆/千兆以太网、高速信号上是否没有分叉的测试点。

6. LVDS等低电平信号与TTL/CMOS信号之间是否尽量满足了10H(H为信号线距参考平面的高度)。

7. 时钟线以及高速信号线是否避免穿越密集通孔过孔区域或器件引脚间走线。

8. 时钟线是否已满足(SI约束)要求(时钟信号走线是否做到少打过孔、走线短、参考平面连续,主要参考平面尽量是GND;若换层时变换了GND主参考平面层,在离过孔200mil范围之内是GND过孔;若换层时变换不同电平的主参考平面,在离过孔200mil范围之内是否有去耦电容)。

9. 差分对、高速信号线、各类BUS是否已满足(SI约束)要求。

EMC与可靠性

1. 对于晶振,是否在其下布一层地;是否避免了信号线从器件管脚间穿越;对高速敏感器件,是否避免了信号线从器件管脚间穿越。

2. 单板信号走线上不能有锐角和直角(一般成 135 度角连续转弯,射频信号线最好采用圆弧形或经过计算以后的切角铜箔)。

3. 对于双面板,检查高速信号线是否与其回流地线紧挨在一起布线;对于多层板,检查高速信号线是否尽量紧靠地平面走线。

4. 对于相邻的两层信号走线,尽量垂直走线。

5. 避免信号线从电源模块、共模电感、变压器、滤波器下穿越。

6. 尽量避免高速信号在同一层上的长距离平行走线。

7. 板边缘还有数字地、模拟地、保护地的分割边缘是否有加屏蔽过孔;多个地平面是否用过孔相连;过孔距离是否小于最高频率信号波长的1/20。

8. 浪涌抑制器件对应的信号走线是否在表层短且粗。

9. 确认电源、地层无孤岛、无过大开槽、无由于通孔隔离盘过大或密集过孔所造成的较长的地平面裂缝、无细长条和通道狭窄现象。

10. 是否在信号线跨层比较多的地方,放置了地过孔(至少需要两个地平面)。

电源和地

1. 如果电源/地平面有分割,尽量避免分割开的参考平面上有高速信号的跨越。

2. 确认电源、地能承载足够的电流。过孔数量是否满足承载要求(估算方法:外层铜厚1oz时1A/mm线宽,内层0.5A/mm线宽,短线电流加倍)。

3. 对于有特殊要求的电源,是否满足了压降的要求。

4. 为降低平面的边缘辐射效应,在电源层与地层间要尽量满足20H原则(条件允许的话,电源层的缩进得越多越好)。

5. 如果存在地分割,分割的地是否不构成环路。

6. 相邻层不同的电源平面是否避免了交叠放置。

7. 保护地、-48V地及GND的隔离是否大于2mm。

8. -48V地是否只是-48V的信号回流,没有汇接到其他地;如果做不到请在备注栏说明原因。

9. 靠近带连接器面板处是否布10~20mm的保护地,并用双排交错孔将各层相连。

10. 电源线与其他信号线间距是否距离满足安规要求。

禁布区

1. 金属壳体器件和散热器件下,不应有可能引起短路的走线、铜皮和过孔。

2. 安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔。

3. 设计要求中预留位置是否有走线。

4. 非金属化孔内层离线路及铜箔间距应大于0.5mm(20mil),外层0.3mm(12mil),单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm(80mil)。

5. 铜皮和线到板边 推荐为大于2mm 最小为0.5mm。

6. 内层地层铜皮到板边 1 ~ 2 mm, 最小为0.5mm。

焊盘出线

1. 对于两个焊盘安装的CHIP元件(0805及其以下封装),如电阻、电容,与其焊盘连接的印制线最好从焊盘中心位置对称引出,且与焊盘连接的印制线必须具有一样的宽度,对于线宽小于0.3mm(12mil)的引出线可以不考虑此条规定。

2. 与较宽印制线连接的焊盘,中间最好通过一段窄的印制线过渡(0805及其以下封装)。

3. 线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出。

丝印

1. 器件位号是否遗漏,位置是否能正确标识器件。

2. 器件位号是否符合公司标准要求。

3. 确认器件的管脚排列顺序、第1脚标志、器件的极性标志、连接器的方向标识的正确性。

4. 母板与子板的插板方向标识是否对应。

5. 背板是否正确标识了槽位名、槽位号、端口名称、护套方向。

6. 确认设计要求的丝印添加是否正确。

7. 确认已经放置有防静电和射频板标识(射频板使用)。

编码/条码

1. 确认PCB编码正确且符合公司规范。

2. 确认单板的PCB编码位置和层面正确(应该在A面左上方,丝印层)。

3. 确认背板的PCB编码位置和层面正确(应该在B右上方,外层铜箔面)。

4. 确认有条码激光打印白色丝印标示区。

5. 确认条码框下面没有连线和大于0.5mm导通孔。

6. 确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件。

过孔

1. 在回流焊面,过孔不能设计在焊盘上(常开窗的过孔与焊盘的间距应大于0.5mm (20mil),绿油覆盖的过孔与焊盘的间距应大于0.1 mm (4mil),方法:将Same Net DRC打开,查DRC,然后关闭Same Net DRC)。

2. 过孔的排列不宜太密,避免引起电源、地平面大范围断裂。

3. 钻孔的过孔孔径最好不小于板厚的1/10。

工艺

1. 器件布放率是否100%,布通率是否100%(没有达到100%的需要在备注中说明)。

2. Dangling线是否已经调整到最少,对于保留的Dangling线已做到一一确认。

3. 工艺科反馈的工艺问题是否已仔细查对。

大面积铜箔

1. 对于Top、bottom上的大面积铜箔,如无特殊的需要,应用网格铜(单板用斜网,背板用正交网,线宽0.3mm (12 mil)、间距0.5mm (20mil))。

2. 大面积铜箔区的元件焊盘,应设计成花焊盘,以免虚焊;有电流要求时,则先考虑加宽花焊盘的筋,再考虑全连接。

3. 大面积布铜时,应该尽量避免出现没有网络连接的死铜(孤岛)。

4. 大面积铜箔还需注意是否有非法连线,未报告的DRC。

测试点

1. 各种电源、地的测试点是否足够(每2A电流至少有一个测试点)。

2. 确认没有加测试点的网络都是经确认可以进行精简的。

3. 确认没有在生产时不安装的插件上设置测试点。

4. Test Via、Test Pin是否已Fix(适用于测试针床不变的改板)。

DRC

1. Test via 和Test pin 的Spacing Rule应先设置成推荐的距离,检查DRC,若仍有DRC存在,再用最小距离设置检查DRC。

2. 打开约束设置为打开状态,更新DRC,查看DRC中是否有不允许的错误。

3. 确认DRC已经调整到最少,对于不能消除DRC要一一确认。

光学定位点

1. 确认有贴装元件的PCB面已有光学定位符号。

2. 确认光学定位符号未压线(丝印和铜箔走线)。

3. 光学定位点背景需相同,确认整板使用光学点其中心离边≥5mm。

4. 确认整板的光学定位基准符号已赋予坐标值(建议将光学定位基准符号以器件的形式放置),且是以毫米为单位的整数值。

5. 管脚中心距<0.5mm的IC,以及中心距小于0.8 mm(31 mil)的BGA器件,应在元件对角线附近位置设置光学定位点

阻焊检查

1. 确认是否有特殊需求类型的焊盘都正确开窗(尤其注意硬件的设计要求)。

2. BGA下的过孔是否处理成盖油塞孔。

3. 除测试过孔外的过孔是否已做开小窗或盖油塞孔。

4. 光学定位点的开窗是否避免了露铜和露线。

5. 电源芯片、晶振等需铜皮散热或接地屏蔽的器件,是否有铜皮并正确开窗。由焊锡固定的器件应有绿油阻断焊锡的大面积扩散。

出加工文件

钻孔图

1. Notes的PCB板厚、层数、丝印的颜色、翘曲度,以及其他技术说明是否正确。

2.叠板图的层名、叠板顺序、介质厚度、铜箔厚度是否正确;是否要求作阻抗控制,描述是否准确;叠板图的层名与其光绘文件名是否一致。

3. 将设置表中的Repeat code 关掉,钻孔精度应设置为2-5。

4. 孔表和钻孔文件是否最新(改动孔时,必须重新生成)。

5. 孔表中是否有异常的孔径,压接件的孔径是否正确;孔径公差是否标注正确。

6. 要塞孔的过孔是否单独列出,并标注“filled vias”。

光绘

1. 光绘文件输出尽量采用RS274X格式,且精度应设置为5:5。

2. art_aper.txt 是否已最新(274X可以不需要)。

3. 输出光绘文件的log文件中是否有异常报告。

4. 负片层的边缘及孤岛确认。

5. 使用光绘检查工具检查光绘文件是否与PCB 相符(改板要使用比对工具进行比对)。

文件齐套

1. PCB文件:产品型号_规格_单板代号_版本号.brd。

2. 背板的衬板设计文件:产品型号_规格_单板代号_版本号-CB[-T/B].brd。

3. PCB加工文件:PCB编码.zip(含各层的光绘文件、光圈表、钻孔文件及ncdrill.log;拼板还需要有工艺提供的拼板文件*.dxf),背板还要附加衬板文件:PCB编码-CB[-T/B].zip(含drill.art、*.drl、ncdrill.log)。

4. 工艺设计文件:产品型号_规格_单板代号_版本号-GY.doc。

5. SMT坐标文件:产品型号_规格_单板代号_版本号-SMT.txt(输出坐标文件时,确认选择 Body center,只有在确认所有SMD器件库的原点是器件中心时,才可选Symbol origin)。

6. PCB板结构文件:产品型号_规格_单板代号_版本号-MCAD.zip(包含结构工程师提供的.DXF与.EMN文件)。

7. 测试文件:产品型号_规格_单板代号_版本号-TEST.ZIP(包含testprep.log 和 untest.lst或者*.drl测试点的坐标文件)。

8. 归档图纸文件:产品型号规格-单板名称-版本号.pdf(包括:封面、首页、各层丝印、各层线路、钻孔图、背板含有衬板图)。

标准化

1. 确认封面、首页信息正确。

2. 确认图纸序号(对应PCB各层顺序分配)正确的。

3. 确认图纸框上PCB编码是正确的。

来源:玩转单片机

围观 15

电路板设计是一项关键而又耗时的任务,出现任何问题都需要工程师逐个网络逐个元件地检查整个设计。可以说电路板设计要求的细心程度不亚于芯片设计。

典型的电路板设计流程由以下步骤组成:


前面三个步骤花的时间最多,因为原理图检查是一个手工过程。想像一个具有1000条甚至更多连线的SoC电路板。人工检查每一根连线是冗长乏味的一项任务。事实上,检查每根连线几乎是不可能的,因而会导致最终电路板出问题,比如错误的连线、悬浮节点等。

原理图捕获阶段一般会面临以下几类问题:

● 下划线错误:比如APLLVDD和APLL_VDD

● 大小写问题:比如VDDE和vdde

● 拼写错误

● 信号短路问题

● ……还有许多

为了避免这些错误,应该有种方法能够在几秒的时间内检查完整个原理图。这个方法可以用原理图仿真来实现,而原理图仿真在目前的电路板设计流程中还很少见到。通过原理图仿真可以在要求的节点观察最终输出结果,因此它能自动检查所有连接问题。

下面通过一个项目实例进行解释。

考虑电路板的一个典型框图:


在复杂的电路板设计中,连线数量可能达到数千条,而极少量的更改很可能浪费许多时间去检查。

原理图仿真不仅能节省设计时间,而且能提高电路板质量,并且提高整个流程的效率。

一个典型的待测设备(DUT)具有以下一些信号:


待测设备在经过某些预调整后会有各种各样的信号,并且有各种模块,如稳压器、运放等,用于信号调整。考虑通过稳压器得到的一个供电信号例子:

图3:样例电路板的原理图。

为了验证连接关系并执行整体检查,使用了原理图仿真。原理图仿真由原理图创建、测试平台创建和仿真组成。

在测试平台创建过程中,将有激励信号给到必要的输入端,然后在感兴趣的信号点观察输出结果。

可以通过将探针连接到待观察节点实现上述过程。节点电压和波形可以指示原理图有没有错误。所有信号连接都会得到自动检查。

图4:原理图测试平台和各个节点的仿真值。

让我们看一下上面这张图的一个局部,其中探测的节点和电压清晰可见:

因此在仿真的帮助下,我们可以直接观察结果,确认电路板原理图是否正确。另外,通过仔细调节激励信号或元件值还可以实现设计更改的调查。因此原理图仿真可以节省电路板设计和检查人员的大量时间,并且增加设计正确性的机会。

来源:互联网

围观 122

关于PCB设计,是个工程师都有一万句话可以说,无论是经验还是吐槽,或者曾经发生过的PCB设计糗事。当然,我们也会看到各类经验分享的文档,不知大家怎么看PCB设计的规则和经验?

由ADI工业与仪器仪表部门高级系统应用工程师 Rob Reeder 总结的【使用高速转换器时,四个重要的PCB布局布线规则】。四个经典的问题,助你在PCB设计之路上少走点弯路!

AGND和DGND接地层应当分离吗?

简单回答是:视情况而定;详细回答则是:通常不分离。

因为在大多数情况下,分离接地层只会增加返回电流的电感,它所带来的坏处大于好处。从公式V = L(di/dt)可以看出,随着电感增加,电压噪声会提高。而随着开关电流增大(因为转换器采样速率提高),电压噪声同样会提高。因此,接地层应当连在一起。

一个例子是,在一些应用中,为了符合传统设计要求,必须将脏乱的总线电源或数字电路放在某些区域,同时还受尺寸限制的影响,使得电路板无法实现良好的布局分割,在这种情况下,分离接地层是实现良好性能的关键。然而,为使整体设计有效,必须在电路板的某个地方通过一个电桥或连接点将这些接地层连在一起。因此,应将连接点均匀地分布在分离的接地层上。最终,PCB上往往会有一个连接点成为返回电流通过而不会导致性能降低的最佳位置。此连接点通常位于转换器附近或下方。

设计电源层时,应使用这些层可以使用的所有铜线。如果可能,请勿让这些层共用走线,因为额外的走线和过孔会将电源层分割成较小的碎块,从而迅速损害电源层。由此产生的稀疏电源层可以将电流路径挤压到最需要这些路径的地方,即转换器的电源引脚。挤压过孔与走线之间的电流会提高电阻,导致转换器的电源引脚发生轻微的压降。

最后,电源层的放置至关重要,切勿将高噪声的数字电源层叠放在模拟电源层上,否则二者虽然位于不同的层,但仍有可能耦合。为将系统性能下降的风险降至最低,设计中应尽可能将这些类型的层隔开而不是叠加在一起。

PCB的输电系统(PDS)设计可以忽略吗?

这一任务常被忽视,但对于系统级模拟和数字设计人员却至关重要。

PDS的设计目标是将响应电源电流需求而产生的电压纹波降至最低。所有电路都需要电流,有些电路需求量较大,有些电路则需要以较快的速率提供电流。采用充分去耦的低阻抗电源层或接地层以及良好的PCB层叠,可以将因电路的电流需求而产生的电压纹波降至最低。例如,如果设计的开关电流为1A,PDS的阻抗为10mΩ,则最大电压纹波为10mV。

首先,应当设计一个支持较大层电容的PCB层叠结构。例如,六层堆叠可能包含顶部信号层、第一接地层、第一电源层、第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近,这两层间距为2到3密尔,形成一个固有层电容。此电容的最大优点是它是免费的,只需在PCB制造笔记中注明。如果必须分割电源层,同一层上有多个VDD电源轨,则应使用尽可能大的电源层。不要留下空洞,同时也应注意敏感电路。这将使该VDD层的电容最大。如果设计允许存在额外的层(本例中是从六层变为八层),则应将两个额外的接地层放在第一和第二电源层之间。在核心间距同样为2到3密尔的情况下,此时层叠结构的固有电容将加倍。

对于理想的PCB层叠,电源层起始入口点和DUT周围均应使用去耦电容,这将确保PDS阻抗在整个频率范围内均较低。使用若干0.001μF至100μF的电容有助于覆盖该范围。没有必要各处都配置电容;电容正对着DUT对接会破坏所有的制造规则。如果需要这种严厉的措施,则说明电路存在其它问题。

如何实现裸露焊盘的最佳电气和散热连接?

这是一个容易忽视的方面,但它对于实现PCB设计的最佳性能和散热至关重要。

裸露焊盘(引脚0)指的是大多数现代高速IC下方的一个焊盘,它是一个重要的连接,芯片的所有内部接地都是通过它连接到器件下方的中心点。裸露焊盘的存在使许多转换器和放大器可以省去接地引脚。关键是将该焊盘焊接到PCB时,要形成稳定可靠的电气连接和散热连接,否则系统可能会遭到严重破坏。

通过以下三个步骤,可以实现裸露焊盘的最佳电气和散热连接——

01

在可能的情况下,应在各PCB层上复制裸露焊盘,这将为所有接地提供较厚的散热连接,从而快速散热,对于高功耗器件尤其重要。在电气方面,这将为所有接地层提供良好的等电位连接。在底层上复制裸露焊盘时,它可以用作去耦接地点和安装散热器的地方。

02

将裸露焊盘分割成多个相同的部分。以棋盘状最佳,可以通过丝网交叉格栅或焊罩来实现。在回流焊组装过程中,无法决定焊膏如何流动以建立器件与PCB的连接,因此连接可能存在,但分布不均,更糟糕的情况是连接很小并且位于拐角处。将裸露焊盘分割为若干较小的部分可以使各个区域都有一个连接点,从而确保器件与PCB之间形成可靠、均匀的连接。

03

应当确保各部分都有过孔连接到地。各区域通常都很大,足以放置多个过孔。组装之前,务必用焊膏或环氧树脂填充每个过孔,这一步非常重要,这样才能确保裸露焊盘焊膏不会回流到过孔空洞中,否则会降低正确连接的机率。

PCB中各层面之间的交叉耦合真的无关紧要吗?

大多数设计人员认为这无关紧要,但,并非如此。

在PCB设计中,一些高速转换器的布局布线不可避免地会出现一个电路层与另一个交叠的情况。某些情况下,敏感的模拟层(电源、接地或信号)可能就在高噪声数字层的正上方。因为这些层面位于不同的层,所以无关紧要?我们来看一个简单的测试。

选择相邻层中的一层,并在该层面注入信号。然后,将交叉耦合层连接到一个频谱 分析仪。可以看到,耦合到相邻层的信号非常多。即使间距40密尔,某种意义上相邻 层仍会形成一个电容,因此在某些频率下,信号仍会从一个层耦合到另一个层。

假设某层上的高噪声数字部分具有高速开关的1V信号,层间隔离为60dB时,非受驱层将看到从受驱层耦合而来的1mV信号。对于2Vp-p满量程摆幅的12位模数转换器 (ADC)而言,这意味着2LSB(最低有效位)的耦合。对于特定的系统,这可能不成问题, 但应注意,当分辨率从12位提高到14位时,灵敏度会提高四倍,因而误差将增大到8LSB。

忽略交叉面/交叉层耦合可能不会导致系统设计失败,或者削弱设计,但必须保持警惕,因为两个层面之间的耦合可能比想象的要多。

在目标频谱内发现噪声杂散耦合时,应注意这一点。有时候,布局布线会导致非预期 信号或层交叉耦合至不同层。调试敏感系统时请记住这一点:问题可能出在下面一层。

本文转自: 励知科技,来源:ADI,转载此文目的在于传递更多信息,版权归原作者所有。

围观 512

PCB设计如何设置自动布线?

demi的头像

设置安全间距(Clearance Constraint)、设置拐角模式(Rules Corners)、设置PCB设计布线工作层面(Routing Layers)、设置PCB设计布线优先级(Routing Priority)、设置PCB设计布线拓扑结果(Routing Topology)、设置过孔形式(Routing Via Style)、设置PCB设计布线宽度(Width Constraint)

本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。

工程领域中的数字设计人员和数字电路板设计专家在不断增加,这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会 一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处,但要获得更好的结果时,由于其布线策略不同,简单电路布线设计 就不再是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及 差别。

模拟和数字布线策略的相似之处

旁路或去耦电容

在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一个电容,此电容值通常为0.1uF。系统供电电源侧需要另一类电容,通常此电容值大约为10uF。

这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚须较短,且要尽量靠近器件(对于0.1uF电容)或供电电源(对于10uF电容)。

在电路板上加旁路或去耦电容,以及这些电容在板上的位置,对于数字和模拟设计来说都属于常识。但有趣的是,其原因却有所不同。在模拟布线设计中,旁路电容通 常用于旁路电源上的高频信号,如果不加旁路电容,这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说,这些高频信号的频率超出模拟器件抑制高频信 号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径上引入噪声,更严重的情况甚至会引起振动。


图1 在模拟和数字PCB设计中,旁路或去耦电容(0.1uF)应尽量靠近器件放置。供电电源去耦电容(10uF)应放置在电路板的电源线入口处。所有情况下,这些电容的引脚都应较短


图2 在此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰的可能性比较大


图3 在此单面板中,到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍

对于控制器和处理器这样的数字器件,同样需要去耦电容,但原因不同。这些电容的一个功能是用作“微型”电荷库。在数字电路中,执行门状态的切换通常需要很大 的电流。由于开关时芯片上产生开关瞬态电流并流经电路板,有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变 化。电压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化,电路板走 线存在寄生电感,可采用如下公式计算电压的变化:V = LdI/dt

其中,V = 电压的变化;L = 电路板走线感抗;dI = 流经走线的电流变化;dt =电流变化的时间。

因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。

电源线和地线要布在一起

电源线和地线的位置良好配合,可以降低电磁干扰的可能性。如果电源线和地线配合不当,会设计出系统环路,并很可能会产生噪声。电源线和地线配合不当的PCB设计示例如图2所示。

此电路板上,设计出的环路面积为697cm2。采用图3所示的方法,电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。

模拟和数字领域布线策略的不同之处

地平面是个难题

电路板布线的基本知识既适用于模拟电路,也适用于数字电路。一个基本的经验准则是使用不间断的地平面,这一常识降低了数字电路中的dI/dt(电流随时间的 变化)效应,这一效应会改变地的电势并会使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同,但有一点除外。对于模拟电路,还有另外一点需要注意,就 是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的 最远端,也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。对于数字电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。


图4 (左)将数字开关动作和模拟电路隔离,将电路的数字和模拟部分分开。 (右) 要尽可能将高频和低频分开,高频元件要靠近电路板的接插件


图5 在PCB上布两条靠近的走线,很容易形成寄生电容。由于这种电容的存在,在一条走线上的快速电压变化,可在另一条走线上产生电流信号


图6 如果不注意走线的放置,PCB中的走线可能产生线路感抗和互感。这种寄生电感对于包含数字开关电路的电路运行是非常有害的

元件的位置

如上所述,在每个PCB设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说,数字电路“富含”噪声,而且对噪声不敏感(因为数字电路有 较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。两者之中,模拟电路对开关噪声最为敏感。在混合信号系统的布线中,这两种电路要分隔开,如 图4所示。

PCB设计产生的寄生元件

PCB设计中很容易形成可能产生问题的两种基本寄生元件:寄生电容和寄生电感。设计 电路板时,放置两条彼此靠近的走线就会产生寄生电容。可以这样做:在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一 条走线的旁边,如图5所示。在这两种走线配置中,一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的,电场 产生的电流将转化为电压。

快速电压瞬变最常发生在模拟信号设计的数字侧。如果发生快速电压瞬变的走线靠近高阻抗模拟走线,这种误差将严重影响模拟电路的精度。在这种环境中,模拟电路有两个不利的方面:其噪声容限比数字电路低得多;高阻抗走线比较常见。

采用下述两种技术之一可以减少这种现象。最常用的技术是根据电容的方程,改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意,变量d在 电容方程的分母中,d增加,容抗会降低。可改变的另一个变量是两条走线的长度。在这种情况下,长度L降低,两条走线之间的容抗也会降低。

另一种技术是在这两条走线之间布地线。地线是低阻抗的,而且添加这样的另外一条走线将削弱产生干扰的电场,如图5所示。

电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线,在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在 另一条的旁边,如图6所示。在这两种走线配置中,一条走线上电流随时间的变化(dI/dt),由于这条走线的感抗,会在同一条走线上产生电压;并由于互感 的存在,会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大,干扰可能会降低数字电路的电压容限而产生误差。并不只是在数字电路中才 会发生这种现象,但这种现象在数字电路中比较常见,因为数字电路中存在较大的瞬时开关电流。

为消除电磁干扰源的潜在噪声,最好将“安静”的模拟线路和噪声I/O端口分开。要设法实现低阻抗的电源和地网络,应尽量减小数字电路导线的感抗,尽量降低模拟电路的电容耦合。

结语

数字和模拟范围确定后,谨慎地布线对获得成功的PCB至关重要。布线策略通常作为经验准则向大家介绍,因为很难在实验室环境中测试出产品的最终成功与否。因此,尽管数字和模拟电路的布线策略存在相似之处,还是要认识到并认真对待其布线策略的差别。

来源:ittbank

围观 302

页面

订阅 RSS - PCB设计