PCB设计

电路板设计是一项关键而又耗时的任务,出现任何问题都需要工程师逐个网络逐个元件地检查整个设计。可以说电路板设计要求的细心程度不亚于芯片设计。

典型的电路板设计流程由以下步骤组成:


前面三个步骤花的时间最多,因为原理图检查是一个手工过程。想像一个具有1000条甚至更多连线的SoC电路板。人工检查每一根连线是冗长乏味的一项任务。事实上,检查每根连线几乎是不可能的,因而会导致最终电路板出问题,比如错误的连线、悬浮节点等。

原理图捕获阶段一般会面临以下几类问题:

● 下划线错误:比如APLLVDD和APLL_VDD

● 大小写问题:比如VDDE和vdde

● 拼写错误

● 信号短路问题

● ……还有许多

为了避免这些错误,应该有种方法能够在几秒的时间内检查完整个原理图。这个方法可以用原理图仿真来实现,而原理图仿真在目前的电路板设计流程中还很少见到。通过原理图仿真可以在要求的节点观察最终输出结果,因此它能自动检查所有连接问题。

下面通过一个项目实例进行解释。

考虑电路板的一个典型框图:


在复杂的电路板设计中,连线数量可能达到数千条,而极少量的更改很可能浪费许多时间去检查。

原理图仿真不仅能节省设计时间,而且能提高电路板质量,并且提高整个流程的效率。

一个典型的待测设备(DUT)具有以下一些信号:


待测设备在经过某些预调整后会有各种各样的信号,并且有各种模块,如稳压器、运放等,用于信号调整。考虑通过稳压器得到的一个供电信号例子:

图3:样例电路板的原理图。

为了验证连接关系并执行整体检查,使用了原理图仿真。原理图仿真由原理图创建、测试平台创建和仿真组成。

在测试平台创建过程中,将有激励信号给到必要的输入端,然后在感兴趣的信号点观察输出结果。

可以通过将探针连接到待观察节点实现上述过程。节点电压和波形可以指示原理图有没有错误。所有信号连接都会得到自动检查。

图4:原理图测试平台和各个节点的仿真值。

让我们看一下上面这张图的一个局部,其中探测的节点和电压清晰可见:

因此在仿真的帮助下,我们可以直接观察结果,确认电路板原理图是否正确。另外,通过仔细调节激励信号或元件值还可以实现设计更改的调查。因此原理图仿真可以节省电路板设计和检查人员的大量时间,并且增加设计正确性的机会。

来源:互联网

围观 34

关于PCB设计,是个工程师都有一万句话可以说,无论是经验还是吐槽,或者曾经发生过的PCB设计糗事。当然,我们也会看到各类经验分享的文档,不知大家怎么看PCB设计的规则和经验?

由ADI工业与仪器仪表部门高级系统应用工程师 Rob Reeder 总结的【使用高速转换器时,四个重要的PCB布局布线规则】。四个经典的问题,助你在PCB设计之路上少走点弯路!

AGND和DGND接地层应当分离吗?

简单回答是:视情况而定;详细回答则是:通常不分离。

因为在大多数情况下,分离接地层只会增加返回电流的电感,它所带来的坏处大于好处。从公式V = L(di/dt)可以看出,随着电感增加,电压噪声会提高。而随着开关电流增大(因为转换器采样速率提高),电压噪声同样会提高。因此,接地层应当连在一起。

一个例子是,在一些应用中,为了符合传统设计要求,必须将脏乱的总线电源或数字电路放在某些区域,同时还受尺寸限制的影响,使得电路板无法实现良好的布局分割,在这种情况下,分离接地层是实现良好性能的关键。然而,为使整体设计有效,必须在电路板的某个地方通过一个电桥或连接点将这些接地层连在一起。因此,应将连接点均匀地分布在分离的接地层上。最终,PCB上往往会有一个连接点成为返回电流通过而不会导致性能降低的最佳位置。此连接点通常位于转换器附近或下方。

设计电源层时,应使用这些层可以使用的所有铜线。如果可能,请勿让这些层共用走线,因为额外的走线和过孔会将电源层分割成较小的碎块,从而迅速损害电源层。由此产生的稀疏电源层可以将电流路径挤压到最需要这些路径的地方,即转换器的电源引脚。挤压过孔与走线之间的电流会提高电阻,导致转换器的电源引脚发生轻微的压降。

最后,电源层的放置至关重要,切勿将高噪声的数字电源层叠放在模拟电源层上,否则二者虽然位于不同的层,但仍有可能耦合。为将系统性能下降的风险降至最低,设计中应尽可能将这些类型的层隔开而不是叠加在一起。

PCB的输电系统(PDS)设计可以忽略吗?

这一任务常被忽视,但对于系统级模拟和数字设计人员却至关重要。

PDS的设计目标是将响应电源电流需求而产生的电压纹波降至最低。所有电路都需要电流,有些电路需求量较大,有些电路则需要以较快的速率提供电流。采用充分去耦的低阻抗电源层或接地层以及良好的PCB层叠,可以将因电路的电流需求而产生的电压纹波降至最低。例如,如果设计的开关电流为1A,PDS的阻抗为10mΩ,则最大电压纹波为10mV。

首先,应当设计一个支持较大层电容的PCB层叠结构。例如,六层堆叠可能包含顶部信号层、第一接地层、第一电源层、第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近,这两层间距为2到3密尔,形成一个固有层电容。此电容的最大优点是它是免费的,只需在PCB制造笔记中注明。如果必须分割电源层,同一层上有多个VDD电源轨,则应使用尽可能大的电源层。不要留下空洞,同时也应注意敏感电路。这将使该VDD层的电容最大。如果设计允许存在额外的层(本例中是从六层变为八层),则应将两个额外的接地层放在第一和第二电源层之间。在核心间距同样为2到3密尔的情况下,此时层叠结构的固有电容将加倍。

对于理想的PCB层叠,电源层起始入口点和DUT周围均应使用去耦电容,这将确保PDS阻抗在整个频率范围内均较低。使用若干0.001μF至100μF的电容有助于覆盖该范围。没有必要各处都配置电容;电容正对着DUT对接会破坏所有的制造规则。如果需要这种严厉的措施,则说明电路存在其它问题。

如何实现裸露焊盘的最佳电气和散热连接?

这是一个容易忽视的方面,但它对于实现PCB设计的最佳性能和散热至关重要。

裸露焊盘(引脚0)指的是大多数现代高速IC下方的一个焊盘,它是一个重要的连接,芯片的所有内部接地都是通过它连接到器件下方的中心点。裸露焊盘的存在使许多转换器和放大器可以省去接地引脚。关键是将该焊盘焊接到PCB时,要形成稳定可靠的电气连接和散热连接,否则系统可能会遭到严重破坏。

通过以下三个步骤,可以实现裸露焊盘的最佳电气和散热连接——

01

在可能的情况下,应在各PCB层上复制裸露焊盘,这将为所有接地提供较厚的散热连接,从而快速散热,对于高功耗器件尤其重要。在电气方面,这将为所有接地层提供良好的等电位连接。在底层上复制裸露焊盘时,它可以用作去耦接地点和安装散热器的地方。

02

将裸露焊盘分割成多个相同的部分。以棋盘状最佳,可以通过丝网交叉格栅或焊罩来实现。在回流焊组装过程中,无法决定焊膏如何流动以建立器件与PCB的连接,因此连接可能存在,但分布不均,更糟糕的情况是连接很小并且位于拐角处。将裸露焊盘分割为若干较小的部分可以使各个区域都有一个连接点,从而确保器件与PCB之间形成可靠、均匀的连接。

03

应当确保各部分都有过孔连接到地。各区域通常都很大,足以放置多个过孔。组装之前,务必用焊膏或环氧树脂填充每个过孔,这一步非常重要,这样才能确保裸露焊盘焊膏不会回流到过孔空洞中,否则会降低正确连接的机率。

PCB中各层面之间的交叉耦合真的无关紧要吗?

大多数设计人员认为这无关紧要,但,并非如此。

在PCB设计中,一些高速转换器的布局布线不可避免地会出现一个电路层与另一个交叠的情况。某些情况下,敏感的模拟层(电源、接地或信号)可能就在高噪声数字层的正上方。因为这些层面位于不同的层,所以无关紧要?我们来看一个简单的测试。

选择相邻层中的一层,并在该层面注入信号。然后,将交叉耦合层连接到一个频谱 分析仪。可以看到,耦合到相邻层的信号非常多。即使间距40密尔,某种意义上相邻 层仍会形成一个电容,因此在某些频率下,信号仍会从一个层耦合到另一个层。

假设某层上的高噪声数字部分具有高速开关的1V信号,层间隔离为60dB时,非受驱层将看到从受驱层耦合而来的1mV信号。对于2Vp-p满量程摆幅的12位模数转换器 (ADC)而言,这意味着2LSB(最低有效位)的耦合。对于特定的系统,这可能不成问题, 但应注意,当分辨率从12位提高到14位时,灵敏度会提高四倍,因而误差将增大到8LSB。

忽略交叉面/交叉层耦合可能不会导致系统设计失败,或者削弱设计,但必须保持警惕,因为两个层面之间的耦合可能比想象的要多。

在目标频谱内发现噪声杂散耦合时,应注意这一点。有时候,布局布线会导致非预期 信号或层交叉耦合至不同层。调试敏感系统时请记住这一点:问题可能出在下面一层。

本文转自: 励知科技,来源:ADI,转载此文目的在于传递更多信息,版权归原作者所有。

围观 195

PCB设计如何设置自动布线?

demi的头像

设置安全间距(Clearance Constraint)、设置拐角模式(Rules Corners)、设置PCB设计布线工作层面(Routing Layers)、设置PCB设计布线优先级(Routing Priority)、设置PCB设计布线拓扑结果(Routing Topology)、设置过孔形式(Routing Via Style)、设置PCB设计布线宽度(Width Constraint)

本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。

工程领域中的数字设计人员和数字电路板设计专家在不断增加,这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会 一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处,但要获得更好的结果时,由于其布线策略不同,简单电路布线设计 就不再是最优方案了。本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及 差别。

模拟和数字布线策略的相似之处

旁路或去耦电容

在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一个电容,此电容值通常为0.1uF。系统供电电源侧需要另一类电容,通常此电容值大约为10uF。

这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚须较短,且要尽量靠近器件(对于0.1uF电容)或供电电源(对于10uF电容)。

在电路板上加旁路或去耦电容,以及这些电容在板上的位置,对于数字和模拟设计来说都属于常识。但有趣的是,其原因却有所不同。在模拟布线设计中,旁路电容通 常用于旁路电源上的高频信号,如果不加旁路电容,这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说,这些高频信号的频率超出模拟器件抑制高频信 号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径上引入噪声,更严重的情况甚至会引起振动。


图1 在模拟和数字PCB设计中,旁路或去耦电容(0.1uF)应尽量靠近器件放置。供电电源去耦电容(10uF)应放置在电路板的电源线入口处。所有情况下,这些电容的引脚都应较短


图2 在此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰的可能性比较大


图3 在此单面板中,到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍

对于控制器和处理器这样的数字器件,同样需要去耦电容,但原因不同。这些电容的一个功能是用作“微型”电荷库。在数字电路中,执行门状态的切换通常需要很大 的电流。由于开关时芯片上产生开关瞬态电流并流经电路板,有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变 化。电压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机错误运行。流经电路板走线的开关电流将引起电压发生变化,电路板走 线存在寄生电感,可采用如下公式计算电压的变化:V = LdI/dt

其中,V = 电压的变化;L = 电路板走线感抗;dI = 流经走线的电流变化;dt =电流变化的时间。

因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。

电源线和地线要布在一起

电源线和地线的位置良好配合,可以降低电磁干扰的可能性。如果电源线和地线配合不当,会设计出系统环路,并很可能会产生噪声。电源线和地线配合不当的PCB设计示例如图2所示。

此电路板上,设计出的环路面积为697cm2。采用图3所示的方法,电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。

模拟和数字领域布线策略的不同之处

地平面是个难题

电路板布线的基本知识既适用于模拟电路,也适用于数字电路。一个基本的经验准则是使用不间断的地平面,这一常识降低了数字电路中的dI/dt(电流随时间的 变化)效应,这一效应会改变地的电势并会使噪声进入模拟电路。数字和模拟电路的布线技巧基本相同,但有一点除外。对于模拟电路,还有另外一点需要注意,就 是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的 最远端,也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。对于数字电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。


图4 (左)将数字开关动作和模拟电路隔离,将电路的数字和模拟部分分开。 (右) 要尽可能将高频和低频分开,高频元件要靠近电路板的接插件


图5 在PCB上布两条靠近的走线,很容易形成寄生电容。由于这种电容的存在,在一条走线上的快速电压变化,可在另一条走线上产生电流信号


图6 如果不注意走线的放置,PCB中的走线可能产生线路感抗和互感。这种寄生电感对于包含数字开关电路的电路运行是非常有害的

元件的位置

如上所述,在每个PCB设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说,数字电路“富含”噪声,而且对噪声不敏感(因为数字电路有 较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。两者之中,模拟电路对开关噪声最为敏感。在混合信号系统的布线中,这两种电路要分隔开,如 图4所示。

PCB设计产生的寄生元件

PCB设计中很容易形成可能产生问题的两种基本寄生元件:寄生电容和寄生电感。设计 电路板时,放置两条彼此靠近的走线就会产生寄生电容。可以这样做:在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一 条走线的旁边,如图5所示。在这两种走线配置中,一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的,电场 产生的电流将转化为电压。

快速电压瞬变最常发生在模拟信号设计的数字侧。如果发生快速电压瞬变的走线靠近高阻抗模拟走线,这种误差将严重影响模拟电路的精度。在这种环境中,模拟电路有两个不利的方面:其噪声容限比数字电路低得多;高阻抗走线比较常见。

采用下述两种技术之一可以减少这种现象。最常用的技术是根据电容的方程,改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意,变量d在 电容方程的分母中,d增加,容抗会降低。可改变的另一个变量是两条走线的长度。在这种情况下,长度L降低,两条走线之间的容抗也会降低。

另一种技术是在这两条走线之间布地线。地线是低阻抗的,而且添加这样的另外一条走线将削弱产生干扰的电场,如图5所示。

电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线,在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在 另一条的旁边,如图6所示。在这两种走线配置中,一条走线上电流随时间的变化(dI/dt),由于这条走线的感抗,会在同一条走线上产生电压;并由于互感 的存在,会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大,干扰可能会降低数字电路的电压容限而产生误差。并不只是在数字电路中才 会发生这种现象,但这种现象在数字电路中比较常见,因为数字电路中存在较大的瞬时开关电流。

为消除电磁干扰源的潜在噪声,最好将“安静”的模拟线路和噪声I/O端口分开。要设法实现低阻抗的电源和地网络,应尽量减小数字电路导线的感抗,尽量降低模拟电路的电容耦合。

结语

数字和模拟范围确定后,谨慎地布线对获得成功的PCB至关重要。布线策略通常作为经验准则向大家介绍,因为很难在实验室环境中测试出产品的最终成功与否。因此,尽管数字和模拟电路的布线策略存在相似之处,还是要认识到并认真对待其布线策略的差别。

来源:ittbank

围观 179

怎样才算是一名合格的PCB设计师?

demi的头像

我是一名PCB设计师,接触过的PCB设计产品主要有:射频功放产品、通信直放站产品、航天电子产品、医疗机械电子产品、视频DVD产品、音频MP3产品、安防监控产品等等。因此我从我所站的角度对此话题谈谈我的一些想法,说的不好,请大家多多包涵。


(1) 软件操作

来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元器件的栅极;CMOS器件中的触发器锁死;短路反偏的PN结;短路正向偏置的PN结;熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏,需要采取多种技术手段进行防范。

在PCB板设计时,可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线,能够很好地防范ESD。

以下一些常见的防范措施。

1、尽可能使用多层PCB,相对于双面PCB而言,地平面和电源平面,以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合,使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB,可以考虑使用内层线。

2、对于双面PCB来说,要采用紧密交织的电源和地栅格。电源线紧靠地线,在垂直和水平线或填充区之间,要尽可能多地连接。一面的栅格尺寸小于等于60mm,如果可能,栅格尺寸应小于13mm。

3、确保每一个电路尽可能紧凑。

4、尽可能将所有连接器都放在一边。

5、如果可能,将电源线从卡的中央引入,并远离容易直接遭受ESD影响的区域。

6、在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上,要放置宽的机箱地或者多边形填充地,并每隔大约13mm的距离用过孔将它们连接在一起。

7、在卡的边缘上放置安装孔,安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。

8、PCB装配时,不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。

9、在每一层的机箱地和电路地之间,要设置相同的“隔离区”;如果可能,保持间隔距离为0.64mm。

10、在卡的顶层和底层靠近安装孔的位置,每隔100mm沿机箱地线将机箱地和电路地用1.27mm宽的线连接在一起。与这些连接点的相邻处,在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开,以保持开路,或用磁珠/高频电容的跳接。

11、如果电路板不会放入金属机箱或者屏蔽装置中,在电路板的顶层和底层机箱地线上不能涂阻焊剂,这样它们可以作为ESD电弧的放电极。

12、要以下列方式在电路周围设置一个环形地:

(1)除边缘连接器以及机箱地以外,在整个外围四周放上环形地通路。

(2)确保所有层的环形地宽度大于2.5mm。

(3)每隔13mm用过孔将环形地连接起来。

(4)将环形地与多层电路的公共地连接到一起。

(5)对安装在金属机箱或者屏蔽装置里的双面板来说,应该将环形地与电路公共地连接起来。不屏蔽的双面电路则应该将环形地连接到机箱地,环形地上不能涂阻焊剂,以便该环形地可以充当ESD的放电棒,在环形地(所有层)上的某个位置处至少放置一个0.5mm宽的间隙,这样可以避免形成一个大的环路。信号布线离环形地的距离不能小于0.5mm。

13、在能被ESD直接击中的区域,每一个信号线附近都要布一条地线。

14、I/O电路要尽可能靠近对应的连接器。

15、对易受ESD影响的电路,应该放在靠近电路中心的区域,这样其他电路可以为它们提供一定的屏蔽作用。

16、通常在接收端放置串联的电阻和磁珠,而对那些易被ESD击中的电缆驱动器,也可以考虑在驱动端放置串联的电阻或磁珠。

17、通常在接收端放置瞬态保护器。用短而粗的线(长度小于5倍宽度,最好小于3倍宽度)连接到机箱地。从连接器出来的信号线和地线要直接接到瞬态保护器,然后才能接电路的其他部分。

18、在连接器处或者离接收电路25mm的范围内,要放置滤波电容。

(1)用短而粗的线连接到机箱地或者接收电路地(长度小于5倍宽度,最好小于3倍宽度)。

(2)信号线和地线先连接到电容再连接到接收电路。

19、要确保信号线尽可能短。

20、信号线的长度大于300mm时,一定要平行布一条地线。

21、确保信号线和相应回路之间的环路面积尽可能小。对于长信号线每隔几厘米便要调换信号线和地线的位置来减小环路面积。

22、从网络的中心位置驱动信号进入多个接收电路。

23、确保电源和地之间的环路面积尽可能小,在靠近集成电路芯片每一个电源管脚的地方放置一个高频电容。

24、在距离每一个连接器80mm范围以内放置一个高频旁路电容。

25、在可能的情况下,要用地填充未使用的区域,每隔60mm距离将所有层的填充地连接起来。

26、确保在任意大的地填充区(大约大于25mm*6mm)的两个相反端点位置处要与地连接。

27、电源或地平面上开口长度超过8mm时,要用窄的线将开口的两侧连接起来。

28、复位线、中断信号线或者边沿触发信号线不能布置在靠近PCB边沿的地方。

29、将安装孔同电路公地连接在一起,或者将它们隔离开来。

(1)金属支架必须和金属屏蔽装置或者机箱一起使用时,要采用一个零欧姆电阻实现连接。

(2)确定安装孔大小来实现金属或者塑料支架的可靠安装,在安装孔顶层和底层上要采用大焊盘,底层焊盘上不能采用阻焊剂,并确保底层焊盘不采用波峰焊工艺进行焊接。

30、不能将受保护的信号线和不受保护的信号线并行排列。

31、要特别注意复位、中断和控制信号线的布线。

(1)要采用高频滤波。

(2)远离输入和输出电路。

(3)远离电路板边缘。

32、PCB要插入机箱内,不要安装在开口位置或者内部接缝处。

33、要注意磁珠下、焊盘之间和可能接触到磁珠的信号线的布线。有些磁珠导电性能相当好,可能会产生意想不到的导电路径。

34、如果一个机箱或者主板要内装几个电路板,应该将对静电最敏感的电路板放在最中间。

来源:我爱方案网、网络

围观 329

PCB设计导出Gerber基本操作及注意事项(一)

demi的头像

很多工程师都习惯于将PCB文件设计好后直接扔给PCB板厂处理,特别是使用Protel、Altium Designer和PADS的工程师,这些文件格式板厂都能直接接受,当然,这些是PCB的设计源文件,最终还得由板厂的CAM工程师转换成对应的Gerber文件......

基于PROTEL的高速PCB设计

demi的头像

探讨使用PROTEL设计软件实现高速电路印制电路板设计的过程中,需要注意的一些布局与布线方面的相关原则问题,提供一些实用的、经过验证的高速电路布局、布线技术,提高了高速电路板设计的可靠性与有效性。结果表明,该设计缩短了产品研发周期,增强市场竞争能力。

1、问题的提出

随着电子系统设计复杂性和集成度的大规模提高,时钟速度和器件上升时间越来越快,高速电路设计成为设计过程的重要部分。在高速电路设计中,电路板线路上的电感与电容会使导线等效成为一条传输线。端接元件的布局不正确或高速信号的错误布线都会引起传输线效应问题,从而使系统输出不正确的数据、电路工作不正常甚至完全不工作。基于传输线模型,归纳起来,传输线会对电路设计带来信号反射、串扰、电磁干扰、电源与接地噪声等不良效应。

为了设计出能够可靠性工作的高速PCB电路板,必须对设计进行充分细致的考虑,解决布局布线时可能产生的一些不可靠的问题,缩短产品的研发周期,提高市场竞争力。

2、高频系统的布局设计

页面

订阅 RSS - PCB设计