ARM

Arm 的互联技术结合格芯的 12LP 工艺,带来高性能与低延迟表现,拓宽人工智能 (AI)、云计算和移动 SoC 高核心设计带宽。

2019 年 8 月 7 日 — 作为先进的专业代工厂,格芯今日宣布,已流片生产基于 Arm® 的 3D 高密度测试芯片,可提升人工智能/机器学习 (AI/ML) 和高端消费电子移动及无线解决方案等计算应用的系统性能与能效。新芯片采用格芯 12nm Leading-Performance (12LP) FinFET 工艺制造,运用 Arm 3D 网状互连技术,核心间数据通路更为直接,可降低延迟,提升数据传输率,满足数据中心、边缘计算和高端消费电子应用的需求。

该芯片的交付证明了Arm和格芯在研究和开发差异化解决方案方面取得的快速进展,差异化解决方案能够提升设备密度和性能,从而实现可伸缩高性能计算。此外,两家公司还验证了一种3D可测试性设计(DFT)方法,使用格芯的晶圆与晶圆之间的混合键合,每平方毫米可连接多达100万个3D连接,拓展了12nm设计在未来的应用。

Arm Research 副总裁 Eric Hennenhoefer 表示:“Arm 的 3D 互连技术使半导体行业能够强化摩尔定律,以便应对更多样化的计算应用。格芯在制造与先进封装能力方面的专业知识,结合 Arm 的技术,赋予我们共同的合作伙伴更多差异化功能,推动进军下一代高性能计算新模式。”

格芯平台首席技术专家 John Pellerin 表示:“在大数据与认知计算时代,先进封装的作用远甚以往。AI 的使用与高吞吐量节能互连的需求,正通过先进封装技术推动加速器的增长。我们很高兴能与 Arm 这样的创新型合作伙伴携手,提供先进的封装解决方案,进一步在小尺寸芯片上集成多种节点技术,优化逻辑拓展、内存带宽和射频性能。合作将使我们发现先进封装新视角,助力我们共同的客户高效创建完备的差异化解决方案。”

格芯已转变自身商业模式,帮助客户开发专注市场及应用的新型解决方案,满足当今市场的严苛需求。格芯的 3D 面对面 (F2F) 封装解决方案不仅为设计者提供异构逻辑和逻辑/内存集成途径,还可以优化生产节点制造,从而实现更低延迟、更高带宽和更小特征尺寸。格芯的这一策略,以及 Arm 等合作伙伴的早期参与,为客户提供了更多选择与灵活性,同时还可帮助客户降低成本,推动客户下一代产品更快量产。

围观 41

嵌入式软件开发流程

参照嵌入式软件的开发流程。第一步:工程建立和配置。第二步:编辑源文件。第三步:工程编译和链接。第四步:软件的调试。第五步:执行文件的固化。

在整个流程中,用户首先需要建立工程并对工程做初步的配置,包括配置处理器和配置调试设备。编辑工程文件,包括自己编写的汇编和C语言源程序,还有工程编译时需要编写的链接脚本文件,调试过程中需要编写存储区映像文件和命令脚本文件,以及上电复位时的程序运行入口的启动程序文件。

对后四种文件的理解很重要,其作用解释如下。

(1)链接脚本文件:在程序编译时起作用。该文件描述代码链接定位的有关信息,包括代码段,数据段,地址段等,链接器必须使用该文件对整个系统的代码做正确的定位。在SDRAM中调试程序、在FLASH中调试或固化后运行的链接脚本文件应加以区分。(在IDE开发环境中使用扩展名*.ld)

(2)命令脚本文件:在SDRAM中调试程序时起作用。在集成环境与目标连接时、软件调试过程中以及目标板复位后,有时需要集成环境自动完成一些特定的操作,比如复位目标板、清除看门狗、屏蔽中断寄存器、存储区映射等。这些操作可以通过执行一组命令序列来完成,保存一组命令序列的文本文件称为命令脚本文件(在 IDE开发环境中使用扩展名*.cs)。

(3)存储区映像文件:在SDRAM中调试程序时起作用。在软件调试过程中访问非法存储区在部分处理器和目标板上会产生异常,如果异常没有处理,则会导致软件调试过程无法继续,为了防止以上问题并调整仿真器访问速度以达到最合适的水平,提供这样一种用于描述各个存储区性质的文件叫存储区映像文件(在IDE开发环境中使用扩展名*.map)。

在程序的调试过程中可以选择使用存储区映像文件*.map和命令脚本文件*. cs配合程序的调试。

(4)启动文件:它主要是完成一些和硬件相关的初始化的工作,为应用程序做准备。一般,启动代码的第一步是设置中断和异常向量;第二步是完成系统启动所必须的寄存器配置;第三步设置看门狗及用户设计的部分外围电路;第四步是配置系统所使用的存储区分配地址空间; 第五步是变量初始化;第六步是为处理器的每个工作模式设置栈指针;最后一步是进入高级语言入口函数(Main函数)。

中断程序设计

中断调试方面可以采用类似矢量中断动态处理方式,让中断对应的确定地址代码调转到RAM的固定地址处,定义一个函数指针指向该固定地址,就可以随时通过替换RAM固定地址处的代码,实现动态改变中断处理函数。

具体方法是:

(1)将中断源函数指针定义在RAM中相对的固定地址,建立中断矢量表;

  void SetInterrupt (U32 vector, void (*handler)()){ InterruptHandlers[vector] = handler;}

(2)在程序中,调用具体某中断源的中断处理函数;

  如: SetInterrupt(IIC_INT,IICWriteIsr);

  /* 声明IIC中断处理函数,其中IIC_INT为 IIC中断源序号,IICWriteIsr为 IIC的写中断处理函数 */

(3)在0x18处的IRQ或0x1C处的FIQ中断入口函数中,获取中断源、清除中断挂起标志、通过已定义的中断源函数指针进入用户具体某中断处理程序。

void ISR_IrqHandler(void){ IntOffSet = (unsigned int)INTOFFSET; Clear_PendingBit(IntOffSet>>2) ;(*InterruptHandlers[IntOffSet>>2])();// 调用具体某中断处理程序}

采用动态的中断处理方法,在中断源较多的情况下,中断响应时间和程序性能得到优化。另外,在调试方面,此处理方法具有便于跟踪调试的优点,并且根据需要,可以方便变换中断处理函数。

中断调试

软件调试可以在SDRAM中或FLASH中进行。在SDRAM中,读写方便,访问速度快。一般软件调试应在RAM中完成,但当RAM空间小于FLASH程序空间,程序只能在FLASH运行和调试时,或者用户希望了解程序在FLASH中实际运行情况时,就可以在FLASH中进行程序调试。

进行中断调试时,应注意中断入口位于SDRAM中或FLASH中0x18或0x1c地址,链接脚本文件必须使整个系统的代码正确定位于0x0起始处,但SDRAM或FLASH对应的链接脚本文件及工程配置注意区别。

(1)程序在SDRAM中运行

在SDRAM中调试,使用SDRAM对应的链接脚本文件。调试过程需要以下几步:编译、链接工程;连接仿真器和电路板;下载程序(在IDE开发环境中使用扩展名*.elf);调试。

下载程序前必须启动命令脚本文件完成前述的一些特定的操作,命令脚本文件的启动在连接仿真器时自动进行,其中存储区映射应与程序在SDRAM中运行时相同,保证整个系统的代码正确定位于0x0起始处。下载程序的起始地址也为0x0,下载成功后便可进行调试工作。

(2)程序在FLASH中运行

在FLASH中调试,使用FLASH对应的链接脚本文件。调试过程需要以下几步:编译、链接工程;连接仿真器和电路板;程序格式转换(*.elf转换为*.bin);固化*.bin程序;调试。

连接仿真器后不需要下载程序,存储区映射由本身工程中启动文件运行完成,不需要命令脚本文件。在本环境调试过程中,可以设置两个硬件断点。

(3)程序从FLASH中调到SDRAM中运行

在某些应用场合,强调程序运行速度的情况下,希望程序在SDRAM中运行,这样就需要将FLASH中存储的程序,在系统上电后搬运到SDRAM某空间位置,然后自动运行。这种所谓的Bootloader技术,在DSP系统中常被采用。

调试过程分两步:

(a)首先将用户程序在SDRAM中调试通过,然后将*.bin文件固化到FLASH某一非0扇区地址空间;

(b)将自己编写的Bootloader搬运程序调试通过并将Bootloader.bin文件固化到FLASH的 0扇区地址空间,搬运程序在系统上电后,将(a)中FLASH某一非0扇区地址空间存储的程序,搬运到在SDRAM调试中同样的空间位置,实现程序在SDRAM中运行的目的。

另外注意,因为用户实际的程序中断入口必须位于FLASH的0x18或0x1c地址,所以Bootloader搬运程序还应具有中断入口的跳转功能,即把PC指针由此转向处于SDRAM空间的中断程序入口表,就是整个用户程序被搬运到SDRAM的那一位置。

如:LDR PC, =HandleIRQ

  // HandleIRQ位于SDRAM空间中断程序入口表

来源:网络、嵌入式ARM

围观 176

你知道单片机、ARM、DSP都是CPU吗?

demi的头像

学计算机和电子的人们都学过单片机和CPU,你知道单片机、ARM、DSP都是CPU吗,它们之间又有什么不同?本文进行了整理,一起来看看吧!

CPU:中央处理器

CPU 包括运算逻辑部件、寄存器部件和控制部件等,其本质就是一个集成电路,实现的功能就是从一个地方读出一个指令,从另一个地方读出数据,然后根据指令的不同对数据做不同的处理,然后把结果存回某个地方,而不同架构的CPU会有不同的指令、不同的存取方式、不同的速度、不同的效率等差异。从实现运算的角度,单片机、ARM、DSP都可以称之为CPU。

1、单片机:微控制器MCU

目前,单片机已广泛称作微控制器(MCU),单片机是一块类似PC的芯片,只是没PC强大,但它可以嵌入到其它设备中从而对其进行操控。单片机的多机应用系统可分为功能集散系统、并行多机处理及局部网络系统。

2、ARM:高效能RISC

ARM内核是一个嵌入式系统。RISC架构的指令,寄存器和流水线特征使它非常适合于并行计算。

3、DSP:通用数字信号处理器

  •   全新Arm Mali-C52和Mali-C32图像信号处理器(ISP)提供一流的图像质量、完整的软件包以及全套校准和调校工具。

  •   为各种日常设备提供更高图像质量,包括无人机、智能家庭助理和安全、以及网络(IP)摄像机。

  •   新的应用程序现已能利用Arm Iridix技术的独有功能优势;该技术已经在超过20亿台设备上得以证实。

今日Arm宣布推出全新Arm Mali-C52与Mali-C32图像信号处理器(ISP),通过完整的解决方案提供最高的图像质量,应对在智能物联网设备中实现实时的、更高图像质量的要求。

在人类五种感官中,视觉是进化程度最高、感受最丰富的感官,由200多万根神经纤维将视网膜的信息传送到大脑。过去数十年来,数字世界一直在努力试图超越我们的视觉处理能力。创建“数字眼”来处理实时的、更高质量的图像,让观众对环境有最真实的感受,这是Arm生态系统在致力于赋能一万亿台互联设备的过程中面临的众多挑战之一。

Arm预测,在所有互联设备中,对具有嵌入式视觉功能的物联网设备的需求是最高的:
  •   到2021年,安全(监控)和IP摄像机市场的年增长率将达到20 %,届时出货量有望超过5亿台;
  •   个人机器人年增长率达到75 %,预计2021年出货量将达到200万台;
  •   预计到2021年,智能家居市场将以每年14 %的速度增长,规模将达8800万台,而无人机、增强现实(AR)/混合现实(MR)设备和运动摄像机等其它设备,正在从新兴产品转变为大众化产品。

将感知转化为像素

上述设备所采用的图像技术中,嵌入于设备中的ISP技术是其中的一个关键环节。在这些受到诸多限制的设备中,ISP的关键功能是在从图像传感器提取数据并处理每个像素时,提供最准确、最高质量的图像,而这一关键功能在涉及机器学习相关应用时尤为重要。全新Arm Mali-C52和Mali-C32处理每个像素时会进行超过25个步骤,其中三个关键步骤对图像输出质量起到了决定性的影响,包括高动态范围(HDR)、降噪以及色彩管理。通过整合Arm市场领先的Iridix技术与行业领先的其他降噪及色彩管理算法,Mali-C52与Mali-C32所配备的ISP技术能够在高分辨率和实时处理(例如4k分辨率及60fps帧率)的条件下,实现上述三项关键处理步骤。

高动态范围技术绝不遗漏任何图像细节

最能凸显高动态范围(HDR)功能必要性的情景,就是自安装在明亮室外环境中的联网安防摄像机中获取图像输出。在这一场景中,图像输出往往面临着同时处理较明亮部分与较深阴影部分的情况。虽然人眼可以自然地感知这些环境中的对比度,但数字传感器通常需要多次曝光才能获取场景准确的图像信息。为真实呈现HDR场景,图像技术要求达到每像素20或24位精度,但是数字系统显示技术通常为8位或10位,从而限制了系统能够处理的数据量。这也意味着ISP之后所整合的任何计算机视觉引擎都将被限制在8到10位精度范围内。在这种情况下,ISP需要在更高的位深度处理HDR数据,然后对其进行压缩并进一步利用。如果动态范围管理不当,阴影中的细节则会丢失。

全新Mali ISP采用Arm的动态范围管理和色调映射技术, 能够帮助用户克服设备限制,并获取经过加强的阴影细节,而完全无需额外修编或调整图像的明亮度。

完整且灵活的解决方案,加快产品上市速度

Mali-C52可针对图像质量和芯片面积这两种不同优化方向进行配置。这种灵活性允许芯片合作伙伴在一系列产品和应用场景中使用相同的IP和软件。Mali-C32则专门针对低功耗、成本敏感的嵌入式视觉设备进行了芯片面积的优化,如入门级门禁或民用业余级无人机。

这两个ISP均为完整解决方案,其中Arm提供硬件IP以及ISP软件驱动程序,包括3A库(自动曝光、自动白平衡、自动对焦)以及校准与调校工具。其功能和优势包括:

  •   更高的ISP图像质量: Iridix技术能够提供适配人类视网膜级别对比度的精确模型,使摄像机能够像人眼一样识别高明暗对比的图像。

  •   ISP每秒可以处理6亿像素,实现更高性能,这项关键功能意味着可以以高端智能手机级别的帧频拍出专业级的摄影质量(如DSLR)。

  •   用于控制ISP、传感器、自动白平衡、自动对焦和自动曝光的完整软件包。另外还提供裸机和Linux (Video4Linux框架-v4L2)软件

  •   灵活的调校:使用一整套调校和校准工具进行客观和主观的调校。还提供专门的调校培训课程,以及针对特定应用场景和传感器的定制调校支持。

1万亿台设备需要敏锐的数字眼

Arm的愿景是赋能一万亿台需要视觉功能的设备。具体来说,要实现一万亿联网设备世界的愿景,需要为其中很多设备提供更敏锐的数字眼来观察和感知周围环境,以便为机器和人类提供可靠的信息来源。这一切都始于实现尽可能高的图像质量,Arm全新推出的Mali ISP正是为此而生。

围观 380

处理器的命名应该包含两类:指令集架构命名规则和处理器系列规则。

ARM 架构是构建每个 ARM 处理器的基础。ARM 架构随着时间的推移不断发展,其中包含的架构功能可满足不断增长的新功能、高性能需求以及新兴市场的需要。

可以先来看一张简图:
详解ARM架构和处理器系列命名规则

可见:架构的命名比较规则从ARMv1到ARMv8,数字越大越先进。x(variants) 分成四个组成部分:

ARMv -- 固定字符,即ARM Version

n -- 指令集版本号。迄今为之,ARM架构版本发布了8个系列,所以n=[1:8]。其中最新的版本是第8版,具体看ARM官方网站。

variants -- 变种。

x(variants)-- 排除x后指定的变种

但是处理器系列的命名就比较混乱了,因此接下来以架构的顺序来介绍ARM的历史:

(1) ARMv1、ARMv2 这两代没有做CPU,没有商业化;

(2)ARMv3 对应的 CPU 是 ARM6,它作为IP核、独立的处理器、具有片上高速缓存、MMU和写缓冲的集成CPU;

(3)ARMv4 首次增加 Thumb 指令集:

有符号和无符号的半字读取和写入指令。
带符号的字节读取和写入指令。

增加了处理器的系统模式(特权模式)。在该模式下,使用的是用户模式下的寄存器。

为结构定义的操作预留一些SWI(软中断指令)空间

ARMv4和ARMv4T结构的处理器得到了广泛的应用。SA-110、SA-1110等是基于ARMv4的;

对应的 CPU 有:ARM7TDMI、ARM720T、 ARM9TDMI、ARM940T、ARM920T、Intel的StrongARM等是基于ARMv4T版本。

(4) ARMv5 包括v5TE和v5TEJ ,v5TE在v5T的基础上增加了信号处理(DSP)指令集,v5TEJ除了具备v5T的功能外,还可以执行JAVA字节 代码,是在ARM上执行JAVA指令的效率提高了5-10倍,并且降低了功耗。

对应的 CPU 有:

ARMv5TE指令集:ARM9-E-S,ARM966-E-S,ARM1020-E,ARM1022-E,ARM940-T

ARMv5EJ指令集:ARM926-EJ-S,ARM7-EJ-S,ARM1026-EJ-S

(5) ARMv6 首次增加 SIMD,升级为 Thunmb-2,首次增加TrustZone;

ARMv6是2001年发布的。其目标是在有效的芯片面积上为嵌入式系统提供更高的性能。

对应 CPU 有:ARM1136-J(F)-S,ARM1156-J(F)-S,ARM1176-J(F)-S,ARM11 MPCore

ARMv6是ARM进化史上的一个重要里程碑:从那时候起,许多突破性的新技术被引进,存储器系统加入了很多的崭新的特性,单指令流多数据流(SIMD)指令也是从v6开始首次引入的。而最前卫的新技术,就是经过优化的Thumb‐2指令集,它专为低成本的单片机及汽车组件市场。

(6)ARMv7 首次增加 M(长乘法指令),NEON(DSP+SIMD),2004年发布了新的ARMv7体系结构。在这个版本中,内核架构首次从单一款式变成3种款式。

CPU 系列名字为“Cortex”,分为了3个款式:A、R、M & SC;

(6.1)A 系列,支持大型嵌入式系统,如手机;

节能:A5,A7

平衡:A8,A9

性能:A15,A17

(6.2)R 系列,Real-time 处理器,即执行一个指令段的耗时是固定时钟周期数,用于高端的嵌入式系统,尤其是那些带有实时要求的--又要快又要实时。

用于比如汽车控制,这种不允许随机执行时间的应用

功能安全:R4,R5

存储、调制解调:R7,R8

(6.3)M 系列,单片机市场,抢8051的生意;

超低的功耗、面积:M0,M0+

平衡:M3,M4,M7

(6.4)SC(SecurCore)系列,主打“安全”,面向支付、政府、SIM 卡

SC000,SC300;

(7)ARMv8 首次增加 指令集A64,可执行64位指令;可在 32位 和 64位 之间切换;是ARM公司为满足新需求而重新设计的一个架构,是近20年来,ARM架构变动最大的一次。它引入的Execution State、Exception Level、Security State等新特性,已经和我们对旧的ARM架构的认知,有很大差距了。

(7.1)A 系列,

节能:A32,A35

平衡:A53,

性能:A57,A72,A73

详解ARM架构和处理器系列命名规则

(7.2)R 系列

功能安全:R52
详解ARM架构和处理器系列命名规则

(7.3)M 系列,

超低的功耗、面积:M23

平衡:M33
详解ARM架构和处理器系列命名规则

本文简单介绍了ARM架构的一些命名规则,希望对大家有帮助。

转自:嵌入式ARM

围观 567

Arm宣布与美的达成战略合作关系,双方将以美的利用ArmMbed OS作为内核打造的自有物联网操作系统SmartOS为开发基础,通过一系列生态系统、标准化和安全性等方面的合作,减少重复开发工作,实现统一、安全、多样化的智能家电系统平台。

目前,物联网市场尚无统一的生态系统,碎片化较为严重。此次Arm与美的的合作将推动智能家电应用的标准化,通过统一应用Mbed技术,并以SmartOS为基础,整合相关芯片与设备,从而实现更为高效的应用与平台开发工作,构建一个统一化、标准化的智能家电系统平台。

Arm Pelion物联网平台还将为美的提供操作系统、云服务、工具和开发人员生态系统等方面的支持。Pelion平台由两套关键产品组成——基于云的安全设备管理服务和针对安全设计物联网端点和节点的设备软件。在安全至上的物联网领域中,Pelion物联网平台可提供从芯片到云的牢固的信赖基础,其搭载的Mbed OS是第一个支持兼容于平台安全架构(PSA ,Platform Security Architecture)、具有可信启动(trusted boot)、储存、以及加密技术的操作系统

PSA是Arm所提出的产业共同框架,为物联网生态系统提供强大、可扩充的安全机制,保护数以亿万计的联网装置。以此为基础,不仅推出首个威胁模型与安全分析(Threat Models and Security Analyses,TSMA)与开放源码参考固件Trusted Firmware-M,近日更推出全新API与API测试套件,持续扩充PSA方案。这都将为企业与消费者带来长远的信任。

此外,美的将从Arm取得众多安全性支持,包括采用PSA标准,并向Arm提供关于PSA的反馈,以提高连接设备抵抗攻击的能力。同时,美的还将支持Arm建立消费类设备的威胁配置文件,从而帮助Arm明确和推出针对高安全性消费类设备的配置文件。

Arm公司副总裁兼物联网设备服务业务总经理Chris Porthouse表示:“我们很荣幸能够与美的在物联网和智能家电领域达成战略合作,这将会是物联网以及智能家电领域里程碑之一。通过此次战略合作,我们能够在Mbed技术产品路线图中更全面地考虑美的等合作伙伴的实际需求,并定期开展技术与商业讨论,界定和执行有利于实现双方企业目标的合作计划。未来,我们还将在人工智能领域开展合作。”

美的物联网技术负责人毕志国表示,"全球有亿万用户正在使用美的家电,无数的智能设备连接在云端。为了进一步推进智能化的升级,希望通过与Arm的合作建立家电领域Smart OS平台,提升产品智能化支撑能力、降低智能应用的开发周期与成本。此外,我们还将在人工智能、市场营销等方面展开一系列合作,共同推动Smart OS在家电领域的应用。"

围观 381

我们做一些操作会有一点麻烦,比方进行一个if then的判断操作。比如要比较a>b,则去调用某个函数,这就要先去比较a,b的值,然后就会跳转,跳转又会比较大小,less than,就是BLLT,然后跳转到loop,我们通过这些来实现if then的操作。循环,先定义一个loop,然后有一些语句跳转到这个语句,然后进行条件判断跳出,然后又进行if then的方式来进行判断。其实这样是很麻烦的。为了方便,引入了相当于宏。c语言里有宏的概念,引入类似于宏的方式,把复杂的有好几天指令进行跳转的完成的小功能级进行新的标签设定,这就是伪指令。

伪指令作用:我们的指令已经可以做各类操作了,但我们操作起来太麻烦了。比如我现在要设置一个值给寄存器R0,但下次我修改了寄存器R0之后又需要读出来刚才的值,那我们就要先临时保存值到SPSR,CPSR,然后不断切换。再比如,我们要做一个循环,就要用label结合BL不断进行,但如果我们要循环很多次。我们就定义了一些类似于带参数的宏的操作一样,来定义我们的伪指令,方便我们更好的实现汇编程序逻辑。伪指令只是在汇编器之前作用,汇编以后翻译为标准的汇编令集。

伪指令的类别伪指令可分为ARM汇编伪指令和GNU汇编伪指令。伪指令又类似于学c语言的时候的预处理,在预处理的时候把它定义于一堆的宏转化为真正的c语言的代码。同样,伪指令是在定义好之后的汇编,汇编的时候会把它翻译成标准指令,也许一条简单的伪指令可以翻译成很多条标准的汇编指令集,所以这就是伪指令最重要的作用。

ARM汇编伪指令是ARM公司的,GNU汇编伪指令是GNU平台的。他们有自己的汇编器,不同的汇编器的解释语法可以设成不同。汇编语言分成两块:标准指令集和非标准指令集。伪指令,我们说了,是类似于宏的东西,是为了简化工作的,所以这种非标准指令集在不同的汇编器下,支持的语法是稍微有点差别的。今天讲解ARM汇编伪指令,在工作中也常常会遇到GNU的。其实都大同小异,无非是GNU的喜欢前面加个点来表示伪指令。操作:这些都是标准指令,这个开始标识,这是一块代码区域,这个不是标准指令,只是告诉我们一个含义,这就是伪指令。同样enter也是伪指令,只是为了标识用的,包括macro,还有这些大家以前没怎么看过的都是伪指令。

ARM汇编伪指令详解

现在再看一下GNU伪指令:这个是一个裸板程序,这个裸板程序是点灯的,是板子上控制灯的程序,而且是混合编程的,有c语言和汇编的。来看一下:这个地方.globl,

ARM汇编伪指令详解

就是一个伪指令,这个得意思其实是跟刚才入口出是蛮像的。.globl是全局访问的区域段。define也是一个伪指令,去定义一些变量。这个loopl跟之前的是一样的,这里是一个伪指令,后面有一个冒号,所以大家只需简单地做一个转换就行了。 这里start的意思就是start为入口函数,相当于代表了enter加start标签。这里globl的含义是export,对外导出。这两种伪指令是有一定的差别的,今天还是学ARM的标准的汇编伪指令,GNU伪指令都是大同小异的。

原文链接:http://www.maiziedu.com/wiki/arm/directive/

围观 382

  •   Arm以引领安全为己任,加速自动驾驶技术在大众市场部署
  •   Arm “安全就绪”(Safety Ready)计划:协助Arm芯片合作伙伴开发车用SoC
  •   分核-锁步(Split-Lock):在应用处理器中首次搭载具有颠覆性的安全创新
  •   针对7纳米制程进行优化,Cortex-A76AE是全球第一款具有集成安全、高性能、领先效率和防护等IP选项的自动驾驶级处理器

2018年9月28日 – Arm宣布推出 “安全就绪”(Arm Safety Ready)计划,及全球首款集成功能安全的自动驾驶级处理器——专为汽车行业设计的全新产品Arm Cortex-A76AE。该处理器搭载分核-锁步(Split-Lock)技术,这也是在应用处理器中首次集成具有颠覆性的安全创新技术。

对于那些明显的技术因素,无论是控制自动驾驶系统的各个方面还是在确保乘客信赖自动驾驶方面,安全都是其中汽车主机厂考量的重中之重。如果消费者无法信任其车辆的自动驾驶系统是安全的,那么这种技术在大众市场的普及将会很缓慢。

自动驾驶要消除的正是人为因素,即驾驶员所犯的错误。考虑到所有事故中有94%是由驾驶员的失误导致,因此预计全自动驾驶将显著减少事故数量和死亡人数。这也是为什么在开发自动驾驶级SoC和系统时,安全绝不可作为发生事故之后的措施,而将其置于次要于性能、能效和防护的位置。然而不幸的是,目前致力于实现L5级的自动驾驶原型车辆通常基于高能耗和代价不菲的数据中心CPU,其中甚至连最基本的功能安全都是缺失的。

多年来,Arm一直将安全放在首位,正因如此,Arm的 IP得以在ADAS(高级驾驶员辅助系统)应用芯片中占据高达65%的市场份额。Arm的汽车生态系统可通过最新的ISO认证获得业界最广泛的功能安全IP。为进一步确保Arm的芯片合作伙伴在安全性方面领先一步,Arm宣布推出Arm“ 安全就绪”计划,该计划集中了Arm在安全领域大量投入的成果,有助于加快Arm芯片合作伙伴和整个汽车供应链的开发进度,从而将更安全的产品以更快的速度推向市场。

Arm在安全领域的领先优势并不止于整合最新的认证和标准。Arm同时推出首款集成功能安全的自动驾驶级处理器——全新产品 Arm Cortex-A76AE,专为汽车行业设计。该芯片搭载 分核-锁步(Split-Lock)技术,是一款具有颠覆性的安全创新,并首次在应用处理器中得以实现。

为更高级别的自动驾驶实现“安全就绪”

“安全就绪”计划中包括Arm现有的安全产品以及全新产品或未来产品,这些产品的开发采用严格的功能安全流程,包括支持ISO 26262和IEC 61508标准的系统流程和开发。“安全就绪”计划提供一站式软件、工具、组件、认证和标准,可为Arm合作伙伴简化并降低整合功能安全的成本。凭借“安全就绪”计划,合作伙伴和汽车主机厂可以确保其SoC和系统具有自动驾驶应用所需的最高级别功能安全。

Cortex-A76AE:全球首款集成功能安全的自动驾驶级处理器

Cortex-A76AE专为汽车行业设计,针对7纳米工艺节点进行了优化,是一款颠覆性的全新处理器。其中AE代表“汽车增强型”,任何带有AE标志的Arm IP都将包含满足车载应用的特定功能。

自动驾驶需要更高层级的处理能力,其中内在的安全性将是标配。Cortex-A76AE作为业界首款具有分核-锁步功能的高性能应用处理器,结合了自动驾驶应用所需的处理性能和高汽车安全完整性。虽然分核-锁步功能对业界而言并不陌生,但Arm率先将其引入专为高性能汽车应用而设计的处理器,例如自动驾驶。

分核-锁步功能可实现以下性能:

  •   具备以往锁步CPU部署中无法实现的灵活性
  •   SoC中的CPU群集可配置成“分核模式”以实现高性能,其中群集中的两个(或四个)独立CPU可用于各种任务和应用程序
  •   若配置成“锁步模式”下,CPU将处于锁步状态,​​在群集中创建一对(或两对)锁步的CPU,以实现更高的汽车安全完整性应用
  •   CPU集群可在硅片生产后配置为在任一模式下混合运行

凭借Arm在高能效计算领域的领导地位,选用Cortex-A76AE的汽车主机厂还可在其原型车辆中设计仅需瓦级而非千瓦级能耗的自动驾驶系统。低能耗还可以实现更加节能地使用车辆电池电量,同时结合热效率提升计算能力的封装,进而延长车辆续航能力以降低行驶成本。

正如Arm一贯的开发思路,从整体系统的角度思考,对Cortex-A76AE进行完善。Arm正向业界推出全新的汽车增强型系统IP,用于设计全面的自动驾驶级SoC。全新CoreLink GIC-600AE、CoreLink MMU-600AE和CoreLink CMN-600AE可提供高性能的中断管理、扩展虚拟化和内存管理等关键功能,以及连接多个CPU集群扩展安全多核系统的功能。这些产品旨在实现高性能系统的同时,又将汽车安全完整性从ASIL-B级别提升至ASIL-D级别,并支持分核-锁步功能和嵌入到Cortex-A76AE设计之中的功能安全系统功能。

唯有Arm汽车生态系统方能提供的可扩展性

随着自动驾驶系统的软件复杂性和运算容量急剧增加,开发成本呈指数级增长态势。根据了解到的背景,预计L5级自动驾驶车辆将需要10亿行代码,相比波音787梦想飞机(Boeing 787 Dreamliner)需要的代码仅为1400万行。Arm与其强大的汽车开发人员生态系统正致力于通过通用架构简化汽车软件堆栈的各个层面及相关开发工具,从而实现成本最优。

Arm的汽车IP路线图

Cortex-A76AE是“汽车增强型”处理器路线图中的第一款产品,它将提供业界最全面的功能安全IP产品组合。全新路线图包括“Helios-AE”和“Hercules-AE”系列,都将针对7纳米制程进行优化。随着这些产品相继推出,更多细节将会随之公布。

自1996年以来,Arm一直为汽车应用设计芯片,目前也只有Arm能够解决整车所有元件的计算需求。正因如此,全球前15大汽车芯片制造商都是Arm的授权厂商,而基于Arm架构的芯片为当今65%的ADAS应用和85%的IVI应用提供驱动。通过为行业提供高安全性、自动驾驶级别的计算解决方案,Arm及其生态系统确保安全性不再是发生事故之后的措施,并帮助汽车主机厂赢得消费者信任,推动安全与全自动驾驶车辆的全面普及。

围观 320

  •  Arm以引领安全为己任,加速自动驾驶技术在大众市场部署
  •  Arm “安全就绪”(Safety Ready)计划:协助Arm芯片合作伙伴开发车用SoC
  •  分核-锁步(Split-Lock):在应用处理器中首次搭载具有颠覆性的安全创新
  •  针对7纳米制程进行优化,Cortex-A76AE是全球第一款具有集成安全、高性能、领先效率和防护等IP选项的自动驾驶级处理器

Arm宣布推出 “安全就绪”(Arm Safety Ready)计划,及全球首款集成功能安全的自动驾驶级处理器——专为汽车行业设计的全新产品Arm Cortex-A76AE。该处理器搭载分核-锁步(Split-Lock)技术,这也是在应用处理器中首次集成具有颠覆性的安全创新技术。

对于那些明显的技术因素,无论是控制自动驾驶系统的各个方面还是在确保乘客信赖自动驾驶方面,安全都是其中汽车主机厂考量的重中之重。如果消费者无法信任其车辆的自动驾驶系统是安全的,那么这种技术在大众市场的普及将会很缓慢。

自动驾驶要消除的正是人为因素,即驾驶员所犯的错误。考虑到所有事故中有94%是由驾驶员的失误导致,因此预计全自动驾驶将显著减少事故数量和死亡人数。这也是为什么在开发自动驾驶级SoC和系统时,安全绝不可作为发生事故之后的措施,而将其置于次要于性能、能效和防护的位置。然而不幸的是,目前致力于实现L5级的自动驾驶原型车辆通常基于高能耗和代价不菲的数据中心CPU,其中甚至连最基本的功能安全都是缺失的。

多年来,Arm一直将安全放在首位,正因如此,Arm的 IP得以在ADAS(高级驾驶员辅助系统)应用芯片中占据高达65%的市场份额。Arm的汽车生态系统可通过最新的ISO认证获得业界最广泛的功能安全IP。为进一步确保Arm的芯片合作伙伴在安全性方面领先一步,Arm宣布推出Arm“安全就绪”计划,该计划集中了Arm在安全领域大量投入的成果,有助于加快Arm芯片合作伙伴和整个汽车供应链的开发进度,从而将更安全的产品以更快的速度推向市场。

Arm在安全领域的领先优势并不止于整合最新的认证和标准。Arm同时推出首款集成功能安全的自动驾驶级处理器——全新产品Arm Cortex-A76AE,专为汽车行业设计。该芯片搭载分核-锁步(Split-Lock)技术,是一款具有颠覆性的安全创新,并首次在应用处理器中得以实现。

为更高级别的自动驾驶实现“安全就绪”

“安全就绪”计划中包括Arm现有的安全产品以及全新产品或未来产品,这些产品的开发采用严格的功能安全流程,包括支持ISO 26262和IEC 61508标准的系统流程和开发。“安全就绪”计划提供一站式软件、工具、组件、认证和标准,可为Arm合作伙伴简化并降低整合功能安全的成本。凭借“安全就绪”计划,合作伙伴和汽车主机厂可以确保其SoC和系统具有自动驾驶应用所需的最高级别功能安全。

Cortex-A76AE:全球首款集成功能安全的自动驾驶级处理器

Cortex-A76AE专为汽车行业设计,针对7纳米工艺节点进行了优化,是一款颠覆性的全新处理器。其中AE代表“汽车增强型”,任何带有AE标志的Arm IP都将包含满足车载应用的特定功能。

自动驾驶需要更高层级的处理能力,其中内在的安全性将是标配。Cortex-A76AE作为业界首款具有分核-锁步功能的高性能应用处理器,结合了自动驾驶应用所需的处理性能和高汽车安全完整性。虽然分核-锁步功能对业界而言并不陌生,但Arm率先将其引入专为高性能汽车应用而设计的处理器,例如自动驾驶。

分核-锁步功能可实现以下性能:

  •  具备以往锁步CPU部署中无法实现的灵活性

  •  SoC中的CPU群集可配置成“分核模式”以实现高性能,其中群集中的两个(或四个)独立CPU可用于各种任务和应用程序

  •  若配置成“锁步模式”下,CPU将处于锁步状态,​​在群集中创建一对(或两对)锁步的CPU,以实现更高的汽车安全完整性应用

  •  CPU集群可在硅片生产后配置为在任一模式下混合运行

凭借Arm在高能效计算领域的领导地位,选用Cortex-A76AE的汽车主机厂还可在其原型车辆中设计仅需瓦级而非千瓦级能耗的自动驾驶系统。低能耗还可以实现更加节能地使用车辆电池电量,同时结合热效率提升计算能力的封装,进而延长车辆续航能力以降低行驶成本。

正如Arm一贯的开发思路,从整体系统的角度思考,对Cortex-A76AE进行完善。Arm正向业界推出全新的汽车增强型系统IP,用于设计全面的自动驾驶级SoC。全新CoreLink GIC-600AE、CoreLink MMU-600AE和CoreLink CMN-600AE可提供高性能的中断管理、扩展虚拟化和内存管理等关键功能,以及连接多个CPU集群扩展安全多核系统的功能。这些产品旨在实现高性能系统的同时,又将汽车安全完整性从ASIL-B级别提升至ASIL-D级别,并支持分核-锁步功能和嵌入到Cortex-A76AE设计之中的功能安全系统功能。

唯有Arm汽车生态系统方能提供的可扩展性

随着自动驾驶系统的软件复杂性和运算容量急剧增加,开发成本呈指数级增长态势。根据了解到的背景,预计L5级自动驾驶车辆将需要10亿行代码,相比波音787梦想飞机(Boeing 787 Dreamliner)需要的代码仅为1400万行。Arm与其强大的汽车开发人员生态系统正致力于通过通用架构简化汽车软件堆栈的各个层面及相关开发工具,从而实现成本最优。

Arm的汽车IP路线图

Cortex-A76AE是“汽车增强型”处理器路线图中的第一款产品,它将提供业界最全面的功能安全IP产品组合。全新路线图包括“Helios-AE”和“Hercules-AE”系列,都将针对7纳米制程进行优化。随着这些产品相继推出,更多细节将会随之公布。

自1996年以来,Arm一直为汽车应用设计芯片,目前也只有Arm能够解决整车所有元件的计算需求。正因如此,全球前15大汽车芯片制造商都是Arm的授权厂商,而基于Arm架构的芯片为当今65%的ADAS应用和85%的IVI应用提供驱动。通过为行业提供高安全性、自动驾驶级别的计算解决方案,Arm及其生态系统确保安全性不再是发生事故之后的措施,并帮助汽车主机厂赢得消费者信任,推动安全与全自动驾驶车辆的全面普及。

围观 292

页面

订阅 RSS - ARM