文中介绍的干扰器能够产生3种干扰信号：随机干扰、点频干扰和扫频干扰，其中点频干扰和扫频干扰是基于单片机对DDS芯片AD9852的控制产生，整个系统的控制灵活、高效。测试结果表明，系统能够准确产生所需要的干扰信号，满足抗干扰性能测试的需要。虽然本设计产生的干扰信号位于406 MHz频段，但这样的电路结构也可用于其它频段(需修改VCO、PLL等电路)，例如手机通信频段，因此本电路结构对其它频段的应用同样具有借鉴意义。

随着电子设备的使用越来越普遍，电子设备之间的干扰问题也越来越突出，特别是通信设备的干扰问题，这使得电路工程师在电子产品的设计过程中不得不考虑设备的抗干扰问题，并且有必要对通信设备的抗干扰能力进行测试。文中介绍的射频信号干扰器可用于测试通信设备的抗干扰能力，能够产生如下3种干扰：

1)随机干扰。在目标频率范围内产生频率随机的干扰信号，湮没目标频率，也会降低信噪比，形成对正常通信的压制。

2)点频干扰。在已知目标频率的情况下，瞄准目标频率输出干扰信号，产生对目标通信的压制效果。

3)扫频干扰。在目标频率范围内进行频率扫描，当干扰信号频率与通信频率的碰撞概率达到一定数值时，就会影响通信的信噪比，导致误码率增加，产生有效干扰。
射频信号干扰器的设计基于DDS技术和锁相环(PLL)技术，通过单片机进行控制，能够产生分辨率极高的干扰频率，控制方便、灵活。

1硬件电路设计

射频信号干扰器原理框图如图1所示，当微波开关接通406.0~406.1 MHZVCO时，输出随机干扰噪声;当微波开关接通BPF时，输出点频干扰或扫频干扰噪声。

1.1随机干扰

基带噪声信号源的随机电压噪声施加到VCO的电压控制端，产生噪声调频信号。406.0~406.1 MHZVCO输出信号的频率表示为：
ωvco=ωo+Kvco(Vo+Anu(t)) (1)
式中：ωo为控制电压为零时VCO输出频率，Kvco为VCO电压控制增益，Vo为直流控制电压，An为噪声放大电路增益，u(t)为基带噪声信号。
当微波开关选通随机噪声输出时，输出信号为
Vo(t)=KSKAUvcoCOS(ωo+Kvco(Vo+Anu(t)) (2)
式中：KS为微波开关增益，KA为放大器增益，Uvco为VCO输出信号幅度。干扰机的输出为调频噪声，噪声幅度为KSKAUvco，噪声的中心频率为ωo+Kvco(Vo，噪声频谱的范围取决于Anu(t)的幅度。

1.2点频干扰与扫频干扰

点频干扰与扫频干扰通过单片机控制DDS专用芯片AD9852实现，AD9852具有功耗低，相位累加器位数高，可产生高频率的正弦波等优点。
DDS输出频率：
f0=KF×fc/2N (3)
其中，KF为频率控制字，fc为外部参考时钟的频率，Ⅳ为DDS相位累加器位数。AD9852的频率控制字为48bit，即N=48。
输出频率分辨率由下列公式决定：
Δf=fc/2N (4)
根据Nyquist定理，DDS外部参考时钟频率至少是输出频率的2倍(f0/2)，但工程应用中，一般将参考频率设为最高输出频率的5倍以上。本设计中参考频率为97.5MHz，将的值代入式(4)，得DDS输出信号的频率分辨率为3.5 × 10-7Hz。
AD9852内置12bit DAC，其输出模拟信号频谱中除f0外还带有fc、fc±f0等频率分量(fc一f0的频率最低)，需设计一个LPF将其滤除，此处采用了图2所示的七阶Butterworth低通滤波器,对该滤波器使用ADS仿真的结果如图3所示，81 MHz处的衰减达到- 80.683 dB。

2软件设计

AD9852的控制一般采用SPI口，普通的MCS51单片机不带SPI 13，需要用P1 13模拟SPI口，并提供IOUD CLK和FSK信号。

AD9852 提供了5种工作模式：Single tone、FSK、Ramped FSK、Chirp、BPSK。Single tone模式输出单一频率，Ramped FSK模式和Chip模式可以产生扫频信号，本设计采用Ramped FSK模式，输出频率的波形如图4所示。

单片机软件主程序流程图如图5所示。单片机通过微波开关来选择随机干扰模式或点频干扰，扫频干扰模式，通过向DDS写控制字来控制DDS的输出模式。对式(3)进行变换得到频率控制字：
KF=f0 × 2N/fc (5)

例如，输出频率为16.0 MHz时，KF = 46 190 765 408928=(2A02A02A02A0)16。

3测试结果

对干扰器的3种干扰模式分别进行测试，得到的结果如图6(a)~(c)所示，其中图6(b)是使用频谱仪的最大保持功能记录到的频率扫描轨迹。测试结果满足要求。

引言

传统测量频率的方法主要有直接测量法、分频测量法、测周法等，这些方法往往只适用于测量一段频率，当被测信号的频率发生变化时，测量的精度就会下降。本文提出一种基于等精度原理的测量频率的方法，在整个频率测量过程中都能达到相同的测量精度，而与被测信号的频率变化无关。本文利用(现场可编程门阵列)的高速数据处理能力，实现对被测信号的测量计数;利用单片机的运算和控制能力，实现对频率、周期、脉冲宽度的计算及显示。

等精度测量原理等精度测量的一个最大特点是测量的实际门控时间不是一个固定值，而是一个与被测信号有关的值，刚好是被测信号的整数倍。在计数允许时间内，同时对标准信号和被测信号进行计数，再通过数学公式推导得到被测信号的频率。由于门控信号是被测信号的整数倍，就消除了对被测信号产生的士1误差，但是会产生对标准信号士1的误差。如图1所示。

系统中，如果采用的标准信号源的精度很高，就叮以达到一个很高的测量精度，一般情况下都是采用晶体作为标准信号源，因此可以达到很高的精度，满足一般系统的要求。

2、模块设计

本系统在传统的等精度测量原理基础上进行了改进和优化。增加了测量占空比的功能，同时由内部产生清零信号，节省了资源。改进后的FPGA核心模块如图2所示。FPGA部分主要由门控信号产生模块、计数器控制模块、计数器模块、锁存器、中断输出、数据选择输出、顶层模块组成。

1)门控信号为了测量频率为1H:的信号，要求系统的开门时间不小于1s;同理，为了测量0.1H:频率的信号，要求开门时间最短为109。但是如果系统一直采用10s的门控信号，测量高频信号的等待时间太长，显然不合理，因为测量结果的显示必须要等到一个测量周期结束之后才能更新。本系统采用的方法是，由单片机给FPGA提供一个门控的选择信号，如果FPG人测得的频率小于1Hz,那么单片机自动给出一个启动10s门控的控制信号;反之，如果发现测量的频率大于1Hz，自动切换回1。门控，实现了一个闭环的自动控制，很好地解决了门控的时间问题。

2)计数器控制模块

该模块是本文的创新点所在，主要用来同步被测信号。由前面的分析可知，门控信号启动(上升沿)后，在被测信号的上升沿启动计数允许模块，允许计数器计数;门控信号关闭(下降沿)后，在被测信号的下一个上升沿关闭计数允许模块，停止计数，从而保证了门控信号是被测信号的整数倍，达到了等精度的目的。该模块有GATE,CLKx这2个输人端;ENh,ENx,Load,CLR这4个输出端。GATE为上一级给出的门控信号汉LKesx为被测信号;EN-h，高电平期间对标准信号进行计数，得到CNT_h;EN_x为给出的允许计数信号，在EN-x的高电平期间，对被测信号、标准信号同时计数，得到CNT-x,CNT-b;Load为锁存信号;CLR为计数器清零信号。

由CNTx和CNT_b可以计算出被测信号的频率和周期;由CNTex和CNTh可以计算出被测信号的脉冲宽度。佑直图加图3所式。

3)计数器模块

在设计计数器的过程中需要注意计数器的宽度设置，系统中采用的最大门控时间为10a，标准信号源的频率为50MHz，则在计数的允许时间内计数的最大值为:536870912,为了方便数据传输，系统中采用了32位位宽的计数器。

4)锁存器模块

在门控信号关闭的同时，停止计数，同时启动锁存模块，把测量的数据锁存起来，以便传输。

5)中断输出

锁存数据的同时，给单片机一个低电平的中断信号，通知单片机读取数据。

6)数据选择输出模块

系统中采用了3个32位的计数器，由于单片机采用的是51系列单片机，只有8位的数据总线，所以一次通信只能传输8位数据，3x32/8二12，所以设计了一个数据输出控制模块，由单片机提供4根地址线，译码后可以选择16组数据，单片机得到中断通知后，分12次读取测量的数据。

7)顶层模块

实例化所有的底层模块，同时为了调试方便，加入了一些测试点。FPGA部分的整体结构图如图4所示。

3、单片机模块控制

3.1理论分析

在计数允许EN-x时间内，对被测信号和标准信号同时进行进行计数，得到CNT_x和CNT_b，设被测信号的周期为T,,频率为Fx，标准信号周期为F6.频率为Fb。则有:

系统中采用式(6)一式(8)进行计算，得到最终的测量数据，单片机中采用浮点数进行运算，计算的精度可以满足系统的要求。

3.2硬件电路

系统硬件电路比较简单，就是单片机的最小系统加上液晶显示模块，设计时需要注意,51单片机端口电压是5V输出，而FPGA是3.3V输出，所以在数据传输时要串联一个电阻一般1000一300f2即可。电路原理图如图5所示。

3.3软件设计

单片机软件主要由系统初始化、数据传输、频率、周期、占空比计算、液晶显示等程序模块组成。

下面简单介绍主函数及计算子函数。软件流程如图6所示。

中断服务子程序如图7所示。

4、结束语

本系统设计采用FPGA和单片机结合的方式实现等精度测量频率，充分发挥了FPGA高速的数据处理能力以及单片机的计算、控制能力。采用硬件描述语言对系统进行仿真测试.最终下载到FPGA内部。单片机采用C语言编写程序，利用浮点数进行计算，精度高。同时设计了门控信号自动选择的闭环控制，大大地提高了系统的性能。等精度测量技术在生产、实验等环境中得到了广泛的应用。

1引言

与传统模拟示波器相比．数字存储示波器不仅具有可存储波形、体积小、功耗低，使用方便等优点，而且还具有强大的信号实时处理分析功能。在电子测量领域，数字存储示波器正在逐渐取代模拟示波器。但目前我国使用高性能数字存储示波器主要依靠国外产品，而且价格昂贵。因此研究数字存储示波器具有重要价值。借于此，提出了一种简易数字存储示波器的设计方案，经测试，性能优良。

2 数字存储示波器基本工作原理

数字存储示波器与模拟示波器不同在于信号进入示波器后立刻通过高速A／D转换器将模拟信号前端快速采样，存储其数字化信号。并利用数字信号处理技术对所存储的数据进行实时快速处理，得到信号的波形及其参数，并由示波器显示，从而实现模拟示波器功能，而且测量精度高。还可存储信号，因而，数字存储示波器可以存储和调用显示特定时刻信号。

3 系统分析论证

3．1 A／D实时采样

根据奈奎斯特采样定理，采样速率必须高于2倍的信号最高频率分量。对于正弦信号，一周期内应有2个采样点。为了不失真恢复被测信号，通常一周期内需要采样8个点以上。为了配合高速模数转换器，采用FPGA控制M/D转换器的采样速率，以实现高速实时采样。实时采样可以实现整个频段的全速采样，本系统设计选用ADI公司的12位高速A/D转换器AD9220，其最高采样速率可达10 MHz。

3．2 双踪显示

本系统设计的双踪显示模块是以高速切换模拟开关选通两路信号进入采样电路，两路波形存储在同一个存储器的奇、偶地址位。双踪显示时，先扫描奇地址数据位，再扫描偶地址数据位。采用模拟开关代替一个模数转换器，避免两片高速A／D转换器相互干扰，降低系统调试难度，并且实现系统功能。

3．3 触发方式

采用FPGA内部软件触发方式，通过软件设置触发电平，所设置的施密特触发器参数易于修改，从而抑制比较器产生的毛刺。当采样值大于触发电平，则产生一次触发。该方式充分利用了FPGA的资源，减少外围电路，消除硬件毛刺产生的干扰，易于调整触发电压。

3．4 波形显示位置的调节

3．4．1 行扫描调节

通过控制FPGA内部双口RAM(1 KB)的起始地址的偏移量确定来控制波形的移动。其具体方法是将滑动变阻器R上的电平通过模数转换器转换为数字信号传输给FPGA，再与初始电平数字信号(显示位置复位时，滑动变阻器R的电平采样值)相比较决定起始地址ADR0的偏移量。该方法可易于实现波形满屏和自动显示功能。

3．4．2 列扫描调节

MAXl97采样A、B通道的Position电位器值，所得采样值经FPGA送至16位串行D／A转换器，MAX542产生直流电平，该直流电平与列扫描波形相加送至模拟示波器显示，实现波形上下移动。为分离A、B通道，在读A通道波形数据时，FPGA必须将Position A电位器的值送至D／A转换器；而在读B通道波形数据时，也必须将Position B电位器的值送至D／A转换器，这样可在调节某一电位器时，实现相应通道波形上下移动。

3．5 波形数据存储

数字示波器存储波形数据可采用外接的双口RAM或通用静态RAM，同时FPGA可控制RAM的地址线，从而实现波形数据的存储。双口RAM可同时进行读写操作，由于本系统设计采用FPGA，因此可充分利用FPGA的逻辑阵列和嵌入式阵列，可将双口RAM写入FPGA内部，从而无需外接RAM，减少硬件电路，提高简易数字示波器的可靠性。

4 系统设计方案

本系统设计框图如图1所示。整个系统是以FPGA为核心，包括前端模拟信号处理模块、单片机模块、显示模块和键盘输入模块。而信号的前级处理模块又包括射级跟随器、程控放大电路、整形电路。A、B通道的信号经前级处理变为O～4 V，AD9220对其采样。波形存储控制模块将其采样数据写入FPGA内部RAM，再由波形显示控制模块进行显示。FPGA通过编程设置实现测频、键盘扫描、显示驱动、波形存储控制等功能。单片机AT89S52控制整个系统键盘和点阵液晶模块实现人机交互。通过面板按键可方便调整波形显示方式。

5 硬件电路设计

5．1 程控放大电路

采用模拟开关CD4051、宽带运算放大器AD844及精密电位器实现10 mV／div～2 V／div的多档垂直分辨率。FPGA含有通道选择寄存器模块，通过单片机写入通道号控制模拟开关以选通不同的反馈电阻，实现不同放大倍数，将信号调理在满足AD9220的0～4 V的范围内，具体电路如图2所示。

5．2 数据采集模块

本系统设计采用ADI公司的高速模数转换器AD9220实现波形信号的采集，AD9220最高采样速率可达10 MHz，采用外部晶体振荡器8 MHz，FPGA内部通过采样实现波形存储。AD9220有直流耦合和交流耦合两种输入方式。本系统设计采用直流耦合，0~5 V的输入方式。采用内部2．5 V参考电压。由于系统垂直分辨率只需255级，故采用AD9220的高8位。数据采集电路如图3所示。

5．3 FPGA设计

系统采用Verilog HDL语言，在QuartusII软件下对FPGA进行逻辑电路的描述编程，可灵活实现系统所需电路和控制模块。

5．3．1 触发模块

单片机先向FPGA模块写入设置的触发电压，FPGA内部相比较后，当采样值大于该触发电压时，则产生一次触发。图4为触发模块。

5．3．2 程控放大控制模块

单片机首先以100 mv／div的档位对信号采样，通过比较与该信号最近的模拟开关的通道号，然后写入控制字，产生相应通道号，实现垂直分辨率的调整。

5．3．3 波形存储控制模块

该模块为RAM模块的写地址累加器，可控制波形的存储。H_sering为单次和多次触发控制引脚，当为高电平时，单次触发，停止向RAM写入数据，所显示波形为存储波形；为低电平时，多次触发，当检测到一次触发时，即向RAM写一次数据，共l K个点，并在写操作时屏蔽触发。写地址先写奇地址，存入通道一采样后的波形数据，后写偶地址，存入通道二采样后的波形数据。如果连续多次检测不到触发时，向RAM中写入全0，显示一条直线，即实现自动捕捉功能。波形存储控制模块如图5所示。

5．3．4 波形显示控制模块

该模块为读地址累加器，从RAM中读取数据，并产生行扫描和列扫描数据。通过单片机写入累加器基地址，改变读取数据的起始位，实现波形的平移。该模块还可计算波形的峰峰值、平均值，单片机可直接读回数值。波形显示控制模块如图6所示。

6 系统软件设计

系统软件设计实现人机交互、信息提示、系统启动与复位等功能。首先系统初始化，显示默认通道波形，再等待按键按下。当按键按下后，完成相应功能，显示相应波形，然后循环等待。系统软件设计流程如图7所示。

7 测试结果

使用自制的数字存储示波器和tektronix TDSl002型数字示波器测量输入信号，其中部分测量数据如表1所列。

通过对比测试和结果分析，各种输入信号在自制数字存储示波器上可精确显示波形，并且实现波形的双踪显示及波形水平、垂直平移，频率、平均值、峰峰值的测量，误差小，达到一定的精度要求。
8 结语

本系统设计采用单片机作为核心控制器，充分利用FPGA的可编程逻辑功能，完成相关电路设计。软硬件有机结合实现简易数字存储示波器的设计，系统总体功能完善，稳定性高，使用方便。

1.引言

在电子仪器、仪表的制造及使用行业，有大量的印刷电路板需要调试、测量与维修，需要对电阻电容的数值进行测试。

本文介绍了一种基于AT89C51单片机和555定时器的数显式电阻和电容测量系统设计方案，然后制作出电路实物，实现系统的功能。系统利用555定时器和待测电阻(或电容)组成多谐振荡器，通过单片机定时器测量555输出信号的周期，根据周期和待测电阻(或电容)的数学关系再计算出电阻(或电容)值，再通过1602液晶显示器将其显示出来。经仿真结果表明该测量系统具有结构简单，方便实用等优点。

2.设计方案与原理

2.1 设计总方案

整个测量系统由单片机最小系统，按键，电阻、电容和555组成的多谐振荡器和液晶显示等几个电路模块组成。如图1所示。

555输出的周期性方波信号送给单片机进行计时，测量出信号的一个周期时间T,再利用上面的数学关系进行计算处理，得到待测的电容或者电阻值。单片机计时的原理是：利用单片机的外部中断0和定时器0.555的输出信号接到单片机的外部中断0引脚P3.2,将其设置成下降沿触发。当555的输出信号为下降沿时，触发外部中断，开启单片机的定时器0开始计时，直到下一次下降沿到达时，即一个周期到达了，停止计时，这时定时器记下的就是一个周期的时间长度。

3.硬件模块设计

3.1 单片机最小系统

系统核心的控制器采用的是AT89C51单片机，图3所示为单片机最小系统，包括单片机和单片机正常工作需要的晶振电路和复位电路。Proteus中默认单片机电源和地已接好，所以图中省去了。

按键电路用于确定是测量电容还是电阻，如图4所示，采用了一个单刀双掷按键。当按键打到上方接通单片机P3.6引脚时，用于测量电容;打到下方P3.7引脚时，用于测量电阻。

3.4 液晶显示电路

4.软件设计

系统软件流程图如7所示。接通电源，首先是初始化工作，包括定时器T0、外部中断0和LCD1602的初始化。然后启动555芯片，通过单片机判断是否有中断请求，若无的话，继续等待中断请求;若有的话，启动定时器开始计时直到有中断请求时停止计时。得到计时值，即555输出信号的一个周期后，判断是测量电阻还是测量电容。判断后将电阻或者电容值由LCD1602显示出来。

将上述各电路模块整合到一起，组成一个测量系统。采用Keil编写好程序无误后，在Proteus中进行电路仿真。分别测量一个50kΩ电阻和一个150μF电容的仿真结果如图8所示。从中可以看出，测量有一定的误差，这主要是因为采用前面公式计算时取了近似值。仿真通过后，按照仿真电路，购买需要的元器件，制作出实物电路。

本文介绍了一种基于555定时器和单片机的电阻和电容测量系统设计方案。在系统的设计和仿真中，是以Keil和Proteus两种软件为平台。在Keil中使用C语言编写了程序，再利用Proteus仿真了系统电路的功能。该测量电路简单可靠，较易实现，能够测量一定范围内的电阻和电容值从而证实了本设计方案的实用性。

MCS- 51系列单片机的指令系统是一种简明高效的指令系统，其基本指令共有111条，其中单字节指令49条，双字节指令4'5条，三字节指令17条。如果按功能可以讲这些指令分为五类:数据传送类(29条)、算术操作类(24条)、逻辑操作类(24条)、控制转移类(17条)以及位变量操作类(17条)。对于反向设计而言，我们关心的不是它的各种具体指令的多少而是指令的寻址方式。所谓的寻址方式就是寻找确定参与操作的数的真正地址。MCS-51系列单片机的111条指令一共只采用了5种寻址方式。5种寻址方式以及它们的寻址空间如表1所示。

1.寄存器寻址

寄存器寻址方式可用于访问选定寄存器区的8个工作寄存器RO-R7。由指令操作码的低三位指示所用的寄存器，寄存器A, B, DPTR, AB和Cy位(位处理机的累加器)也可作为寻址对象。在这种寻址方式中被寻址的寄存器的内容就是操作数。

在实现这类寻址方式时，确定被寻址寄存器的物理地址时关键。由于选定寄存器区由PSW的相关位来决定，指令的低三位又指示了具体的寄存器，所以可以用下面的VHDL语句来确定相关寄存器的物理地址:

rr_ adr<=unsigned((psw and“00011000”)or(rom_data_i and“00000111”));

其中rr_ adr表示的是寄存器的物理地址，rom_data_i表示的是指令代码。物理地址确定以后，对RAM的操作就很好进行。

2.直接寻址

直接寻址是访问特殊功能寄存器的唯一方法。它也可以用于访问内部RAM(128个字节)。采用直接寻址方式的指令是双字节指令，其中第一个字节是操作码，第二个字节是内部RAM或特殊功能寄存器的直接地址。地址已经给出，显然不需要像寄存器寻址那样先计算地址，直接针对由ROM给出地址就可以对RAM进行相关操作。

3.寄存器间接寻址

寄存器间接寻址可用于访问内部RAM或者外部数据存储器。访问访问内部RAM或者外部数据存储器的低256个字节时，可以采用RO或R1作为间址寄存器。这类指令为单字节指令，其最低为表示采用RO还是R1作为间址寄存器。访问内部RAM和外部数据存储器时采用不同的指令，所以不会引起混淆。

访问外部数据存储器，还可用数据指针DPTR作为间址寄存器，DPTR是16位寄存器，故它可对整个外部数据存储器空Il(64K)寻址。

在执行PUSH(压栈)POP(出栈)指令时，也采用寄存器间接寻址，这时堆栈指针SP用作间址寄存器。

实现这类寻址方式必须分为两步，首先确定4个通用工作寄存器区中可以作为间接寻址寄存器的8个单元的地址，然后读出所选定的寄存器中的值，这个值就是当前指令要寻址的空间的物理地址。确定间接寻址寄存器的地址可以由下面的VHDL语句来实现:

ri_adr<=((psw and“00011000”)or(s-command (7downto 0) and“110000000111”)),

其中ri_ adr表示的是用于间接寻址的寄存器的物理地址，s_command表示的是当前指令的操作码。然后通过另外一个读RAM的进程就可以确定间址寄存器中的值，从而得到指令需要的存储器单元的地址。至千其他特殊功能寄存器作为间址寄存器的情况，由于间址寄存器的地址事先已经能够确定，所以这种方式下寻找存储器单元的地址就仅需要上述两步中的后一个步骤就可以确定指令需要的存储器单元的地址。

4.立即寻址

采用立即寻址方式的指令是双字节的，第一个字节是操作码，第二个字节是立即操作数。因此，这种寻址方式实现起来比直接寻址还要容易，操作数就是放在程序存储器内的常数。

5.基址寄存器加变址寄存器间接寻址

这种寻址方式用于访问程序存储器的一个单元，该单元的地址是基址寄存器(DPTR或PC)与变址寄存器A的内容之和。虽然这类寻址方式也是间接寻址，对于使用DPTR作为基址寄存器的情况，它的实现方法和用数据指针DPTR作为间址寄存器时的间接寻址的情况很相似，因为其间址寄存器事实上还是确定的。与用数据指针DPTR作为间址寄存器时的间接寻址的情况有所不同的是，确认最终需要的地址还要进行一次加法运算，这在使用VHDL语言描述的时候是很容易实现的。用PC作为基址寄存器时，需要知道PC当前值，但是PC和DPTR是不同的，DPTR是特殊功能寄存器，利用它的地址就可以读出其值，PC并没有被分配地址，不能使用读RAM的方式取得其值，所以内部有必要设置编写这样一个进程，它用于读出那些位于CPU内部、没有分配地址的辅助寄存器的值。