本公司目前MCU系列，到目前为止, SWM34x 支持外接8M\16M SDRAM，SWD34S系列已经把SDRAM合封入芯片，合封的SDRAM大小根据芯片型号不同，具体见官方手册。

在SDRAM使用过程中，需要对SDRAMC控制的各个参数进行配置，具体参数如下表格，不同系列芯片参数稍微有点区别，但是配置原理一样。下面以SWM34x  SDRAM_CTRL控制器外接Winbond W9812G6KH-6为例进行参数配置说明。

表一 MCU端需要配置的参数 

以SWM34x 为例，分别说明表一中各项参数的计算方法

1、Bank:指的是SDRAM分了几个块，这个在SDRAM芯片手册里面有说明，如W9812G6KH-6文档中列明Bank等于4

如下图

2. RowAddr:SDRAM中每个bank单元每一页的地址，如W9812G6KH-6 一个Bank有4096个页，所以页地址占用12bit，故RowAddr=12。

3. ColAddr:SDRAM中每个Bank单元每一页中每一行的地址，如W9812G6KH-6 一个Bank有4096个页，每页有512行，所以行地址暂用9bit，故ColAddr=9，根据寄存器规范，PageSize需设置为0x001

图下图

4. RR: SDRAM的REFRESH_RATE，即刷新频率，根据W9812G6KH-6芯片手册，刷新周期为64mS,在150M时钟下,则一个clk=6.67nS, RR的计算公式为64000000(nS)/4096(页数量)/6.67nS(每一个clk的时间)=需要的clk数量。所以RR=0x926.

5. RFC（从刷新或加载模式到刷新或激活的最小CLK周期数）: SDRAM的手册有列明参数最小值，以W9812G6KH-6芯片手册为例，RFC最小值为60nS（图3）, 在MCU工作在150M时钟下，转换成寄存器值：RFC=60ns/6.67=8，即可得SDRAM需要的最小值8（图4）。

（图3）

（图4）

6. RP（从预充电到激活或刷新的最小CLK周期数）:SDRAM手册会有写明，如W9812G6KH-6芯片RP=15nS，MCU端计算RP方法为RP=15nS/6.67=2.

7. RCD（从激活到读取或写入的最小CLK周期数）：SDRAM手册会有写明，如W9812G6KH-6芯片RCD=15nS, MCU端计算RCD方法为RCD=15nS/6.67=2.

8. WR(从上次写入传输到预充电的最小CLK周期数): 固定为2.

9. RAS(从激活到预充电的最小CLK周期数): SDRAM手册会有写明，如W9812G6KH-6芯片RCD=42nS, MCU端计算RAS方法为RAS=42nS/6.67=6.

10. RC(从激活到激活的最小CLK周期数): SDRAM手册会有写明，如W9812G6KH-6芯片RC=60nS, MCU端计算RC方法为RC=60nS/6.67=8. 如下图

11. RRD(对于不同的bank,从激活到激活的最小CLK周期数): SDRAM手册会有写明，如W9812G6KH-6芯片RRD=12nS, MCU端计算RRD方法为RRD=12nS/6.67=1.

12. XS(从自刷新退出到发出任何命令的最小CLK周期数减1): SDRAM手册会有写明，如W9812G6KH-6芯片RRD=72nS, MCU端计算XS方法为XS=72nS/6.67=10.

13. CASLatency:等于3或者2.

14. RD_Delay: 等于CASLatency、或等于CASLatency+1.

实际应用

如果SWM34x 系统频率为150M，则SDRAM控制器读写W9812G6KH-6(16M SDRAM)，各项参数配置如下：

    SDRAM_InitStruct.ClkDiv = SDRAM_CLKDIV_1;

    SDRAM_InitStruct.NbrBank = 2;//SDRAM_BANK_4

    SDRAM_InitStruct.NbrRowAddr = 12;//SDRAM_ROW_12

    SDRAM_InitStruct.NbrColAddr = 1;//SDRAM_COLUMN_9

    SDRAM_InitStruct.CASLatency =3;// SDRAM_CASLATENCY_3

    SDRAM_InitStruct.TimeTRC  =8 ;

    SDRAM_InitStruct.TimeTRRD = 1;

    SDRAM_InitStruct.TimeTRCD = 2;

    SDRAM_InitStruct.TimeTRAS = 6;

    SDRAM_InitStruct.TimeTRP  = 2;

    SDRAM_InitStruct.TimeRFC  =8;

    SDRAM_InitStruct.TimeTXS=10;

    SDRAMC->T64 = 0x926;

    SDRAMC->RDDELAY = SDRAM_InitStruct.CASLatency+1;

（以上只介绍了配置方法，部分参数并没有完全配对，需要修改验证）

今天分享扩展SDRAM的内容。

1、概述

在使用MCU的嵌入式系统设计中，当程序或者数据内存占用太大而无法放入片上闪存或SRAM时，开发者通常考虑使用SDRAM。

别问我为什么你的MCU不支持SDRAM图片

SDRAM是同步动态随机存取存储器的缩写，在微控制器应用中，微控制器通过使用外部存储控制器(EMC)操作访问SDRAM ，SDRAM时钟频率通常为100MHz或133MHz。

外部存储控制器通常不支持DDR SDRAM, 数据只是单边沿采样，即并行数据总线可以接受一个命令并在每个时钟周期传输一个数据字。

在SDRAM中执行程序是使用SDRAM的一种典型用法, 这里就介绍一下SDRAM中执行程序的方法和SDRAM执行程序的性能基准。

2、SDRAM初始化

SDRAM必须在使用前进行配置，SDRAM初始化分为6个步骤。

1、配置EMC寄存器的SDRAM时钟频率、字节顺序和时序参数。
SDRAM的时序比较复杂，用户需要通过查阅相关SDRAM芯片的手册获得时序参数(如刷新周期、预、充电命令周期、自刷新退出时间、写恢复时间等等)。
2、发送NOP命令
3、发送预充电命令
4、发送两次自动刷新命令
5、设置SDRAM模式
6、发送正常运行命令

系统启动时，SDRAM尚未初始化，理论上，程序在系统启动后的任何时刻都可以进行SDRAM初始化。然而，由于SDRAM初始化过程比较复杂，使用的系统资源较多，SDRAM初始化必须在所需的系统资源初始化完成后再进行。

具体来讲，开发者在芯片刚刚启动时(如Reset_Handler中)初始化SDRAM需要留心以下细节：

1、由于SDRAM初始化函数使用系统堆栈或全局变量，开发者必须确保系统堆栈或全局变量所在的物理内存上电及时钟使能。

2、在程序跳转到主程序启动之前，全局变量未清零或初始化，如果在主函数之前执行SDRAM初始化，开发者必须手动初始化变量。

举个例子，在LPC5460x中，开发者需要在SystemInit函数中初始化SDRAM，该函数(SystemInit)由Reset_Handler调用。在调用系统初始化之前，要通过设置AHBCLKCTRLSET0寄存器将SRAM时钟使能。

Reset_Handler   PROC
EXPORT  Reset_Handler               [WEAK]
IMPORT  SystemInit
IMPORT  __main
; clock control SRAM1/SRAM2/SRAM3 for stack
LDR     r0, = 0x40000220 ; AHBCLKCTRLSET0
MOV     r1, #0x38
STR     r1, [r0]
LDR     r0, =SystemInit
BLX     r0
LDR     r0, =__main
BX      r0
ENDP

3、SDRAM存储器布局

当使用SDRAM时，外部存储控制器(EMC)分配SDRAM一定的地址空间。开发者可以使用链接描述文件将代码或数据分配到SDRAM中。值得注意的是，链接器脚本编程在不同IDE之间是不同的。

以LPC5460x系列微控制器为例，SDRAM支持4个片选区，每个片选区最大支持256MB空间。

当SDRAM的硬件连接使用SDRAM片选0的情况下，在KEIL平台下，将加载在SPI FLASH的Coremark基准测试程序拷贝到SDRAM中执行需要以下几步。(coremark基准测试程序包括core_list_join.c，core_matrix.c，core_state.c及core_util.c)。

1、定义SDRAM区域，从0xA0000000开始，大小为0x80000。定义SPI FLASH区域，大小为0x80000（SPI FLASH存储器的起始地址为0x10000000）。

2、在C源码中使用“SDRAM_Data” 和 “SDRAM_Function”属性，标记放在SDRAM区域中的数据或程序。(SDRAM_Data和SDRAM_Function只是文本名字)。

3、也可以将整个目标文件的数据和程序段配置到SDRAM

#define m_spifi_start     0x10000000
#define m_spifi_size       0x800000
#define m_sdram_start     0xA0000000
#define m_sdram_size       0x80000
LR_m_text2 m_spifi_start m_spifi_size { ; load to SPIFI
LR_m_sdram_text   m_sdram_start    m_sdram_size {
    *(SDRAM_Data)    *(SDRAM_Function)    core_list_join.o    core_matrix.o    core_state.o
    core_util.o
}

4、配置MPU

在SDRAM中运行程序，开发者可能需要配置ARM内核内存保护单元(MPU)。

内存保护单元(MPU)是一个可编程单元，用于定义内存访问权限。当MPU没有使能时，内存地址空间具有默认的访问权限。

如ARM Cortex™-M4器件通用用户指南中所述，当程序执行SDRAM中的代码且SDRAM内存影射地址的默认属性为禁止执行时, 内核就会产生HARDFAULT异常，且指令访问冲突标志SCB->CFSR为 1，该异常表示处理器尝试从不允许执行的位置获取指令。

因此，当SDRAM被影射到默认不可执行的地址空间时（如在LPC5460x中，SDRAM影射到0xA0000000起始的地址），开发者必须配置并使能MPU才能在SDRAM中执行代码。

如下例中，代码配置并使能MPU，允许从0xA0000000到0xA0100000的内存区域是可执行的。

MPU->RNR = 0;                    //Region number 0
MPU->RBAR = 0xA0000000; //Region base address
/* Full Access | TEX: 000 | S: 0 | C: 0 | B:0 (No cacheable, no shareable)| 1M SIZE | ENABLE */
MPU->RASR = (0 << 28) | (0x3 << 24) | (0x0 << 19) | (0 << 18) | (0 << 17) | (0 << 16) | (0xFF < 8) | (0x13 << 1) | (1 << 0); //Region size and enable
MPU->CTRL = MPU_CTRL_ENABLE_Msk | MPU_CTRL_PRIVDEFENA_Msk;

5、SDRAM性能基准

最后，作者在LPC5460x经过程序运行CoreMark性能基准测试，总结了一点点经验，分享给大家

1、SDRAM(16位带宽)中的代码执行效率仅为在内部SRAM中执行效率性能40％，大约是内部FLASH中运行代码性能的50％；

2、代码在SDRAM中运行时，较高的CPU频率（CPU没有Cache）不能改善执行效率，这时SDRAM带宽成为系统性能的瓶颈。

基于这样的测试结果，建议大家在要求较高性能时，把程序代码放在内部SRAM执行，而用片外大容量的SDRAM存放海量的数据。

本文主要介绍的是ARM里的RAM和SDRAM有什么区别，首先介绍了RAM的类别及特点，其次对SDRAM做了详细阐述，最后介绍了RAM和SDRAM的区别是什么。

RAM介绍

Random-Access Memory(随机存取存储器)，在计算机的组成结构中，有一个很重要的部分，就是存储器。存储器是用来存储程序和数据的部件，对于计算机来说，有了存储器，才有记忆功能，才能保证正常工作。存储器的种类很多，按其用途可分为主存储器和辅助存储器[或者内存储器和外存储器]，主存储器简称内存，内存在电脑中起着举足轻重的作用，一般采用半导体存储单元。因为RAM是内存其中最重要的存储器，所以通常我们直接称之为内存。内存就是存储程序以及数据的地方，比如当我们在使用WPS处理文稿时，当你在键盘上敲入字符时，它就被存入内存中，当你选择存盘时，内存中的数据才会被存入硬(磁)盘。

RAM就是既可以从中读取数据，也可以写入数据。当机器电源关闭时，存于其中的数据就会丢失。我们通常购买或升级的内存条就是用作电脑的内存，内存条(SIMM)就是将RAM集成块集中在一起的一小块电路板，它插在计算机中的内存插槽上，以减少RAM集成块占用的空间。目前市场上常见的内存条有 128M/条、256M/条、512M/条等。

RAM的类别

根据存储单元的工作原理不同， RAM分为静态RAM和动态RAM。
　　
静态随机存储器(SRAM)

静态存储单元是在静态触发器的基础上附加门控管而构成的。因此，它是靠触发器的自保功能存储数据的。

动态随机存储器(DRAM)

动态RAM的存储矩阵由动态MOS存储单元组成。动态MOS存储单元利用MOS管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”，因此DRAM内部要有刷新控制电路，其操作也比静态RAM复杂。尽管如此，由于DRAM存储单元的结构能做得非常简单，所用元件少，功耗低，已成为大容量RAM的主流产品。

RAM的特点

1、随机存取

所谓“随机存取”，指的是当存储器中的数据被读取或写入时，所需要的时间与这段信息所在的位置或所写入的位置无关。相对的，读取或写入顺序访问(SequenTIal Access)存储设备中的信息时，其所需要的时间与位置就会有关系。它主要用来存放操作系统、各种应用程序、数据等。

2、易失性

当电源关闭时RAM不能保留数据。如果需要保存数据，就必须把它们写入一个长期的存储设备中(例如硬盘)。RAM和ROM相比，两者的最大区别是RAM在断电以后保存在上面的数据会自动消失，而ROM不会自动消失，可以长时间断电保存。

3、对静电敏感

正如其他精细的集成电路，随机存取存储器对环境的静电荷非常敏感。静电会干扰存储器内电容器的电荷，引致数据流失，甚至烧坏电路。故此触碰随机存取存储器前，应先用手触摸金属接地。

4、访问速度

现代的随机存取存储器几乎是所有访问设备中写入和读取速度最快的，存取延迟和其他涉及机械运作的存储设备相比，也显得微不足道。

5、需要刷新(再生)

现代的随机存取存储器依赖电容器存储数据。电容器充满电后代表1(二进制)，未充电的代表0。由于电容器或多或少有漏电的情形，若不作特别处理，数据会渐渐随时间流失。刷新是指定期读取电容器的状态，然后按照原来的状态重新为电容器充电，弥补流失了的电荷。需要刷新正好解释了随机存取存储器的易失性。

SDRAM介绍

SDRAM(Synchronous Dynamic Random Access Memory)同步动态随机存取存储器，同步是指Memory工作需要步时钟，内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储，而是由指定地址进行数据读写。目前的168线64bit带宽内存基本上都采用SDRAM芯片，工作电压3.3V电压，存取速度高达7.5ns，而EDO内存最快为15ns。并将RAM与CPU以相同时钟频率控制，使RAM与CPU外频同步，取消等待时间，所以其传输速率比EDO DRAM更快。

SDRAM从发展到现在已经经历了四代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM.

第一代与第二代SDRAM均采用单端(Single-Ended)时钟信号，第三代与第四代由于工作频率比较快，所以采用可降低干扰的差分时钟信号作为同步时钟。

SDR SDRAM的时钟频率就是数据存储的频率，第一代内存用时钟频率命名，如pc100，pc133则表明时钟信号为100或133MHz，数据读写速率也为100或133MHz。

之后的第二，三，四代DDR(Double Data Rate)内存则采用数据读写速率作为命名标准，并且在前面加上表示其DDR代数的符号，PC-即DDR，PC2=DDR2，PC3=DDR3。如PC2700是DDR333，其工作频率是333/2=166MHz，2700表示带宽为2.7G。

DDR的读写频率从DDR200到DDR400，DDR2从DDR2-400到DDR2-800，DDR3从DDR3-800到DDR3-1666。

很多人将SDRAM错误的理解为第一代也就是 SDR SDRAM，并且作为名词解释，皆属误导，SDR不等于SDRAM。

　　Pin：模组或芯片与外部电路电路连接用的金属引脚，而模组的pin就是常说的“金手指”。
　　SIMM：Sigle In-line Memory Module，单列内存模组。内存模组就是我们常说的内存条，所谓单列是指模组电路板与主板插槽的接口只有一列引脚(虽然两侧都有金手指)。
　　DIMM：Double In-line Memory Module，双列内存模组。是我们常见的模组类型，所谓双列是指模组电路板与主板插槽的接口有两列引脚，模组电路板两侧的金手指对应一列引脚。
　　RDIMM：registered DIMM，带寄存器的双线内存模块
　　SO-DIMM：笔记本常用的内存模组。
　　工作电压：
　　SDR：3.3V
　　DDR：2.5V
　　DDR2：1.8V
　　DDR3：1.5V

ARM里的RAM和SDRAM有什么区别

RAM包括SRAM和DRAM，前者是静态随机存储器，主要是依靠触发器存储数据，无需刷新，而后者是动态随机存储器，依靠MOSFET中栅电容存储数据，需不断刷新以补充释放的电荷。由于单管就可以实现数据存储，集成度可以做到更高，功耗也更低，更为主流。需要注意的是由于刷新牵涉电容的充放电过程，DRAM的存取速度不及SRAM。

至于SDRAM，为同步动态随机存储器，属于DRAM的一种，其工作过程需要同步时钟的配合，因此可以不考虑路线延时不同的影响，避免不定态。普通的DRAM属于异步传输，存取数据时，必须等待若干个时钟以后才进行操作(考虑不定态)，因为会花费较多的时间，影响了数据的传输速率。随着时钟频率的不断增高，这个瓶颈的限制就会越来越明显，SDRAM的优势也就更能体现出来。

DDR 同步动态随机存取存储器 （Synchronous Dynamic Random Access Memory， SDRAM）控制器使用双倍数据速率（Dual Data Rate，DDR）版本 2 协议，并遵从 JEDEC 标准 JESD79-2F（2009 年 11 月）的电气接口来实现对外部存储器总线接口的控制。

组件包括带可配置选项的 DDR SDRAM 控制器内核及 DDR 物理接口。