PCB板

随着现代无线通信系统的发展，移动通信、雷达、卫星通信等通信系统对收发切换开关的开关速度、功率容量、集成性等方面有了更高的要求, 因此研究总线技术，开发满足军方特殊要求的总线模块，具有十分重要的意义，我们将利用虚拟仪器思想，将硬件电路以软件的方式实现，以下设计的射频开关可以由计算机直接控制，可以很方便地与总线测试系统集成，最大限度的发挥计算机和微电子技术在当今测试领域中的应用，具有广阔的发展前景。

1、VXI总线接口电路的设计与实现

VXIbus 是VMEbus在仪器领域的扩展，是计算机操纵的模块化自动仪器系统。它依靠有效的标准化，采用模块化的方式，实现了系列化、通用化以及VXIbus仪器的互换性和互操作性，其开放的体系结构和PlugPlay方式完全符合信息产品的要求。它具有高速数据传输、结构紧凑、配置灵活、电磁兼容性好等优点，，因此系统组建和使用非常方便，应用也越来越广泛，已逐渐成为高性能测试系统集成的首选总线。

VXI 总线是一种完全开放的、适用于各仪器生产厂家的模块化仪器背板总线规范。VXI总线器件主要分为：寄存器基器件、消息基器件和存储器基器件。目前寄存器基器件在应用中所占比例最大(约70%)。VXIbus寄存器基接口电路主要包括：总线缓冲驱动、寻址和译码电路、数据传输应答状态机、配置及操作寄存器组四个部分。四个部分中除总线缓冲驱动采用74ALS245芯片来实现外，其余部分都用FPGA来实现。采用一片FLEX10K 芯片EPF10K10QC208-3和一片EPROM芯片EPC1441P8，利用相应软件MAX+PLUSⅡ来进行设计与实现。

1.1 总线缓冲驱动

该部分完成对VXI背板总线中的数据线、地址线和控制线的缓冲接收或驱动，以满足VXI规范信号的要求。对于A16/D16器件，只要实现背板数据总线 D00～D15的缓冲驱动。根据VXI总线规范的要求，此部分采用两片74LS245实现，用DBEN*(由数据传输应答状态机产生)来选通。

1.2 寻址和译码电路

寻址线包括地址线A01～A31、数据选通线DS0*和DS1*、长字线LWORD*。控制线包括地址选通线AS*和读/写信号线WRITE*。

本电路的设计采用MAX+PLUSⅡ的原理图设计方式。利用元件库里的现有元件进行设计,采用了两片74688和一片74138。

该功能模块对地址线A15～A01及地址修改线AM5～AM0进行译码。当器件被寻址时，接收地址线及地址修改线上的地址信息，并将其与本模块上硬件地址开关设置的逻辑地址LA7～LA0相比较，如果AM5～AM0上逻辑值为29H或2DH(由于是A16/D16器件)，地址线A15、A14均为1，并且 A13～A06上的逻辑值与模块的逻辑地址相等时，该器件被寻址选通(CADDR*为真)。接着其结果被送往下一级译码控制，通过对地址A01～A05进行译码选中模块在16位地址空间的寄存器。

1.3 数据传输应答状态机

数据传输总线是一组高速异步并行数据传输总线，是VMEbus系统信息交换的主要组成部分。数据传输总线的信号线可分为寻址线、数据线、控制线三组。

该部分的设计采用MAX+PLUSⅡ的文本输入设计方式。由于DTACK*的时序比较复杂，所以采用AHDL语言来进行设计，通过状态机实现。

该功能模块对VXI背板总线中的控制信号进行组态，为标准数据传输周期提供时序及控制信号(产生数据传输使能信号DBEN*，总线完成数据传输所需的应答信号DTACK*等)。在进行数据传输时，系统控制者首先对模块进行寻址，并将相应的地址选通线AS*，数据选通线DS0*、DS1*以及控制数据传输方向的WRITE*信号线等设置为有效电平。当模块检测到地址匹配及各控制线有效后，驱动DTACK*为低电平，以此向总线控制者确认已经将数据放置在数据总线上(读周期)或已经成功地接收到数据(写周期)。

1.4 配置寄存器

每个VXI总线器件都有一组“配置寄存器”，系统主控制器通过读取这些寄存器的内容来获取VXI总线器件的一些基本配置信息，如器件类型、型号、生产厂家、地址空间(A16、A24、A32)以及所要求的存储空间等。

VXI总线器件的基本配置寄存器有：识别寄存器、器件类型寄存器、状态寄存器、控制寄存器。

该部分电路的设计采用MAX+PLUSⅡ的原理图设计方式，利用74541芯片，其创建的功能模块。

ID、 DT、ST寄存器都是只读寄存器，控制寄存器为只写寄存器。本设计中，VXI总线主要用于控制这批开关的通断，所以，只要向通道寄存器中写入数据就可以控制继电器开关的吸和或断开状态，查询继电器状态也是从通道寄存器中读取数据即可。根据模块设计需要，在其相应各数据位写入适当的内容，从而能够对功能模块的射频开关进行有效控制。

2、模块功能电路板的设计

每个VXI总线器件都有一组“配置寄存器”，系统主控制器通过读取这些寄存器的内容来获取VXI总线器件的一些基本配置信息，如器件类型、型号、生产厂家、地址空间(A16、A24、A32)以及所要求的存储空间等。

射频电路的频率范围约为10kHz到300GHz。随着频率的增加，射频电路表现出不同于低频电路和直流电路的一些特性。因此，在设计射频电路的板时就需要特别注意射频信号给板所带来的影响。本射频开关电路是由VXI总线控制的，在设计中为减少干扰，在总线接口电路部分与射频开关功能电路间采用排线连接，以下主要介绍射频开关功能电路部分PCB板的设计。

2.1元器件的布局

电磁兼容性(EMC)是指电子系统在规定的电磁环境中按照设计要求能正常工作的能力。对于射频电路PCB设计而言，电磁兼容性要求每个电路模块尽量不产生电磁辐射，并且具有一定的抗电磁干扰能力。而元器件的布局直接影响到电路本身的干扰及抗干扰能力。也直接影响到所设计电路的性能。布局总的原则：元器件应尽可能同一方向排列，通过选择PCB进入熔锡系统的方向来减少甚至避免焊接不良的现象;元器件间最少要有0.5mm的间距才能满足元器件的熔锡要求，若PCB板的空间允许，元器件的间距应尽可能宽。元器件的合理布局也是合理布线的一个前提，因此应该综合考虑。在本设计中，继电器是用于转换射频信号的通道，故应将继电器尽量贴近信号输入端与输出端，以此来尽量减短射频信号线的走线长度，为下一步的合理布线做出考虑。此外，本射频开关电路是由VXI总线控制，射频信号对VXI总线控制信号的影响也是布局时必须考虑的问题。

2.2 布线

在基本完成元器件的布局后，就要开始布线，布线的基本原则为：在组装密度许可情况下，尽量选用低密度布线设计，并且信号走线尽量粗细一致，有利于阻抗匹配。

对于射频电路，信号线的走向、宽度、线间距的不合理设计，可能造成信号传输线之间的交叉干扰;另外，系统电源自身还存在噪声干扰，所以在设计射频电路PCB时一定要综合考虑，合理布线。

布线时，所有走线应远离PCB板的边框(2mm左右)，以免PCB板制作时造成断线或有断线的隐患。电源线要尽可能宽，以减少环路电阻，同时，使电源线、地线的走向和数据传递的方向一致，以提高抗干扰能力。所布信号线应尽可能短，并尽量减少过孔数目;各元器件间的连线越短越好，以减少分布参数和相互间的电磁干扰;对于不相容的信号线应尽量相互远离，而且尽量避免平行走线，而在正反两面的信号线应相互垂直：布线时在需要拐角的地方应以135度角为宜，避免拐直角。

以上设计中，PCB板采用四层板，为减小射频信号对VXI总线控制信号的影响，故将两种信号走线分别放在中间两层，且射频信号线用接地过孔带屏蔽。

2.3 电源线和地线

在射频电路PCB设计中的布线需要特别强调的是电源线与地线的正确布线。电源和地线方式的合理选择是仪器可靠工作的重要保证。射频电路的PCB板上相当多的干扰源是通过电源和地线产生的，其中地线引起的噪声干扰最大。根据PCB板电流的大小，电源线、地线线条设计的要尽量粗而短，减少环路电阻。同时使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。在条件允许的情况下尽量采用多层板，四层板比双面板噪声低20dB，六层板又比四层板噪声低10dB。

在本文设计的四层PCB板中，顶层和底层两层均设计为地线层。这样无论中间层哪一层为电源层，电源层和地线层这两个层彼此靠近的物理关系，形成了一个很大的去耦电容，减少了地线所带来的干扰。

地线层采用大面积铺铜。大面积铺铜主要有以下几个作用：

(1)EMC.对于大面积的地或电源铺铜，会起到屏蔽作用。

(2)PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。

(3)信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。

(4)散热，特殊器件安装要求铺铜等等。

3、结论

VXI 总线系统是一种在世界范围内完全开放的、适用于多厂商的模块化仪器总线系统，是目前世界上最新的仪器总线系统。以上主要介绍了基于VXI总线的射频开关模块的研制。介绍了总线接口的设计以及射频开关模块功能电路部分PCB板的设计。射频开关由VXI总线控制，增加了开关操作的灵活性，使用方便。

来源： EEChina

围观 543
评论 0

一、元件布局基本规则

1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；
2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件；
3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；
4. 元器件的外侧距板边的距离为5mm；
5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；
6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；
7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；
8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔；
9. 其它元器件的布置：
所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；
10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；
11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过；
12、贴片单边对齐，字符方向一致，封装方向一致；
13、有极性的器件在以同一板上的极性标示方向尽量保持一致。

二、元件布线规则

1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线；
2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil（或8mil）；线间距不低于10mil；
3、正常过孔不低于30mil；
4、 双列直插：焊盘60mil，孔径40mil；
1/4W电阻： 51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil；
无极电容： 51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil；
5、 注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。

在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？

1、下面的一些系统要特别注意抗电磁干扰：

(1) 微控制器时钟频率特别高，总线周期特别快的系统。
(2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
(3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。

2、为增加系统的抗电磁干扰能力采取如下措施：

(1) 选用频率低的微控制器：

选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。

(2) 减小信号传输中的畸变

微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。

信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。

在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。

当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。

用以下结论归纳印刷线路板设计的一个规则：
信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。

(3) 减小信号线间的交*干扰：

A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交*干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。

CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。

(4) 减小来自电源的噪声

电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。

(5) 注意印刷线板与元器件的高频特性

在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。
印刷线路板的过孔大约引起0.6pf的电容。

一个集成电路本身的封装材料引入2~6pf电容。
一个线路板上的接插件，有520nH的分布电感。
一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。
这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。

(6) 元件布置要合理分区

元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。

处理好接地线
印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。
对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。

(7) 用好去耦电容。

好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。

1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。

每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。

去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。

3、降低噪声与电磁干扰的一些经验。

(1)、能用低速芯片就不用高速的，高速芯片用在关键地方。
(2)、可用串一个电阻的办法，降低控制电路上下沿跳变速率。
(3)、尽量为继电器等提供某种形式的阻尼。
(4)、使用满足系统要求的最低频率时钟。
(5)、时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6)、用地线将时钟区圈起来，时钟线尽量短。
(7)、I/O驱动电路尽量*近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
(8)、MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
(9)、闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。 (10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11)、印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
(12)、单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
(13)、时钟、总线、片选信号要远离I/O线和接插件。
(14)、模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15)、对A/D类器件，数字部分与模拟部分宁可统一下也不要交*。
(16)、时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
(17)、元件引脚尽量短，去耦电容引脚尽量短。
(18)、关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
(19)、对噪声敏感的线不要与大电流，高速开关线平行。
(20)、石英晶体下面以及对噪声敏感的器件下面不要走线。
(21)、弱信号电路，低频电路周围不要形成电流环路。
(22)、任何信号都不要形成环路，如不可避免，让环路区尽量小。
(23)、每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24)、用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。

来源： 玩转单片机

围观 326
评论 0

对于一个新设计的电路板，调试起来往往会遇到一些困难，特别是当板比较大、元件比较多时，往往无从下手。但如果掌握好一套合理的调试方法，调试起来将会事半功倍。对于刚拿回来的新PCB板，我们首先要大概观察一下，板上是否存在问题，例如是否有明显的裂痕，有无短路、开路等现象。如果有必要的话，可以检查一下电源跟地线之间的电阻是否足够大。

然后就是安装元件了。相互独立的模块，如果您没有把握保证它们工作正常时，最好不要全部都装上，而是一部分一部分的装上(对于比较小的电路，可以一次全部装上)，这样容易确定故障范围，免得到时遇到问题时，无从下手。一般来说，可以把电源部分先装好，然后就上电检测电源输出电压是否正常。如果在上电时您没有太大的把握(即使有很大的把握，也建议您加上一个保险丝，以防万一)，可考虑使用带限流功能的可调稳压电源。先预设好过流保护电流，然后将稳压电电源的电压值慢慢往上调，并监测输入电流、输入电压以及输出电压。如果往上调的过程中，没有出现过流保护等问题，且输出电压也达到了正常，则说明电源部分OK。反之，则要断开电源，寻找故障点，并重复上述步骤，直到电源正常为止。
　　
接下来逐渐安装其它模块，每安装好一个模块，就上电测试一下，上电时也是按照上面的步骤，以避免因为设计错误或/和安装错误而导致过流而烧坏元件。
　　
寻找故障的办法一般有下面几种：

①、测量电压法
首先要确认的是各芯片电源引脚的电压是否正常，其次检查各种参考电压是否正常，另外还有各点的工作电压是否正常等。例如，一般的硅三极管导通时，BE结电压在0.7V左右，而CE结电压则在0.3V左右或者更小。如果一个三极管的BE结电压大于0.7V(特殊三极管除外，例如达林顿管等)，可能就是BE结就开路。

②、信号注入法
将信号源加至输入端，然后依次往后测量各点的波形，看是否正常，以找到故障点。有时我们也会用更简单的办法，例如用手握一个镊子，去碰触各级的输入端，看输出端是否有反应，这在音频、视频等放大电路中常使用(但要注意，热底板的电路或者电压高的电路，不能使用此法，否则可能会导致触电)。如果碰前一级没有反应，而碰后一级有反应，则说明问题出在前一级，应重点检查。
　　
③、其它寻找故障点的方法
当然，还有很多其它的寻找故障点的方法，例如看、听、闻、摸等。“看”就是看元件有无明显的机械损坏，例如破裂、烧黑、变形等;“听”就是听工作声音是否正常，例如一些不该响的东西在响，该响的地方不响或者声音不正常等;“闻”就是检查是否有异味，例如烧焦的味道、电容电解液的味道等，对于一个有经验的电子维修人员来说，对这些气味是很敏感的;“摸”就是用手去试探器件的温度是否正常，例如太热，或者太凉。一些功率器件，工作起来时会发热，如果摸上去是凉的，则基本上可以判断它没有工作起来。但如果不该热的地方热了或者该热的地方太热了，那也是不行的。一般的功率三极管、稳压芯片等，工作在70度以下是完全没问题的。70度大概是怎样的一个概念呢?如果你将手压上去，可以坚持三秒钟以上，就说明温度大概在70度以下(注意要先试探性的去摸，千万别把手烫伤了)。　

好了，关于调试的问题，我们今天就暂时讲这么多，如果想要了解更多的调试方法和经验，可以去找一些家用电器维修的书来看看，一个好的设计人员，首先应该是一个好的维修人员。

来源：电子DIY

围观 271
评论 0

一、元件布局基本规则

1.按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；
2.定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件；
3.卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；
4.元器件的外侧距板边的距离为5mm；
5.贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；
6.金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；
7.发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；
8.电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔；
9.其它元器件的布置：
所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；
10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；
11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过；
12、贴片单边对齐，字符方向一致，封装方向一致；
13、有极性的器件在以同一板上的极性标示方向尽量保持一致。

二、元件布线规则
1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线；
2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil（或8mil）；线间距不低于10mil；
3、正常过孔不低于30mil；
4、双列直插：焊盘60mil，孔径40mil；
1/4W电阻：51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil；
无极电容：51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil；
5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。

如何提高抗干扰能力和电磁兼容性？

在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？

1、下面的一些系统要特别注意抗电磁干扰：
(1)微控制器时钟频率特别高，总线周期特别快的系统。
(2)系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
(3)含微弱模拟信号电路以及高精度A/D变换电路的系统。

2、为增加系统的抗电磁干扰能力采取如下措施：
(1)、选用频率低的微控制器：
选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。

(2)、减小信号传输中的畸变
微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。

信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。

在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。
当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。
用以下结论归纳印刷线路板设计的一个规则：
信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。

(3)、减小信号线间的交*干扰：
A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交*干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。

CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。

(4)、减小来自电源的噪声
电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。

(5)、注意印刷线板与元器件的高频特性
在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。

印刷线路板的过孔大约引起0.6pf的电容。
一个集成电路本身的封装材料引入2~6pf电容。
一个线路板上的接插件，有520nH的分布电感。一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。
这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。

(6)、元件布置要合理分区
元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。

G处理好接地线
印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。
对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。

(7)、用好去耦电容。
好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。

1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。
每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。

去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。

3、降低噪声与电磁干扰的一些经验。
(1)能用低速芯片就不用高速的，高速芯片用在关键地方。
(2)可用串一个电阻的办法，降低控制电路上下沿跳变速率。
(3)尽量为继电器等提供某种形式的阻尼。
(4)使用满足系统要求的最低频率时钟。
(5)时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6)用地线将时钟区圈起来，时钟线尽量短。
(7)I/O驱动电路尽量*近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
(8)MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
(9)闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。(10)印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11)印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
(12)单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
(13)时钟、总线、片选信号要远离I/O线和接插件。
(14)模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15)对A/D类器件，数字部分与模拟部分宁可统一下也不要交*。
(16)时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
(17)元件引脚尽量短，去耦电容引脚尽量短。
(18)关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
(19)对噪声敏感的线不要与大电流，高速开关线平行。
(20)石英晶体下面以及对噪声敏感的器件下面不要走线。
(21)弱信号电路，低频电路周围不要形成电流环路。
(22)任何信号都不要形成环路，如不可避免，让环路区尽量小。
(23)每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24)用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。

PROTEL常用快捷键

PageUp以鼠标为中心放大
PageDown以鼠标为中心缩小。
Home将鼠标所指的位置居中
End刷新（重画）
*顶层与底层之间层的切换
+（-）逐层切换：“+”与“-”的方向相反
Qmm（毫米）与mil（密尔）的单位切换
IM测量两点间的距离
Ex编辑X，X为编辑目标，代号如下：(A)=圆弧；(C)=元件；(F)=填充；(P)=焊盘；(N)=网络；(S)=字符；(T)=导线；(V)=过孔；(I)=连接线；(G)=填充多边形。例如要编辑元件时按EC，鼠标指针出现“十”字，单击要编辑的元件即可进行编辑。
Px放置X，X为放置目标，代号同上。
Mx移动X，X为移动目标，(A)、(C)、(F)、(P)、(S)、(T)、(V)、(G)同上，另外(I)=翻转选择部份；(O)旋转选择部份；(M)=移动选择部份；(R)=重新布线。
Sx选择X，X为选择的内容，代号如下：(I)=内部区域；(O)=外部区域；(A)=全部；(L)=层上全部；(K)=锁定部分；(N)=物理网络；(C)=物理连接线；(H)=指定孔径的焊盘；(G)=网格外的焊盘。例如要选择全部时按SA，所有图形发亮表示已被选中，可对选中的文件进行复制、清除、移动等操作。

转载于：玩转单片机

围观 360
评论 0

大家都知道做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板，请别小看这一过程，有很多原理上行得通的东西在工程中却难以实现，或是别人能实现的东西另一些人却实现不了，因此说做一块PCB板不难，但要做好一块PCB板却不是一件容易的事情。

微电子领域的两大难点在于高频信号和微弱信号的处理，在这方面PCB制作水平就显得尤其重要，同样的原理设计，同样的元器件，不同的人制作出来的PCB就具有不同的结果，那么如何才能做出一块好的PCB板呢？根据我们以往的经验，想就以下几方面谈谈自己的看法：

1、要明确设计目标

接受到一个设计任务，首先要明确其设计目标,是普通的PCB板、高频PCB板、小信号处理PCB板还是既有高频率又有小信号处理的PCB板，如果是普通的PCB板，只要做到布局布线合理整齐，机械尺寸准确无误即可，如有中负载线和长线，就要采用一定的手段进行处理,减轻负载，长线要加强驱动，重点是防止长线反射。

当板上有超过40MHz的信号线时，就要对这些信号线进行特殊的考虑，比如线间串扰等问题。如果频率更高一些，对布线的长度就有更严格的限制，根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素，在系统设计时不能忽略。随着门传输速度的提高，在信号线上的反对将会相应增加，相邻信号线间的串扰将成正比地增加，通常高速电路的功耗和热耗散也都很大，在做高速PCB时应引起足够的重视。

当板上有毫伏级甚至微伏级的微弱信号时，对这些信号线就需要特别的关照，小信号由于太微弱，非常容易受到其它强信号的干扰，屏蔽措施常常是必要的，否则将大大降低信噪比。以致于有用信号被噪声淹没，不能有效地提取出来。

对板子的调测也要在设计阶段加以考虑，测试点的物理位置，测试点的隔离等因素不可忽略，因为有些小信号和高频信号是不能直接把探头加上去进行测量的。

此外还要考虑其他一些相关因素，如板子层数，采用元器件的封装外形，板子的机械强度等。在做PCB板子前，要做出对该设计的设计目标心中有数。

2、了解所用元器件的功能对布局布线的要求

我们知道，有些特殊元器件在布局布线时有特殊的要求，比如LOTI和APH所用的模拟信号放大器，模拟信号放大器对电源要求要平稳、纹波小。模拟小信号部分要尽量远离功率器件。在OTI板上，小信号放大部分还专门加有屏蔽罩，把杂散的电磁干扰给屏蔽掉。NTOI板上用的GLINK芯片采用的是ECL工艺，功耗大发热厉害，对散热问题必须在布局时就必须进行特殊考虑，若采用自然散热，就要把GLINK芯片放在空气流通比较顺畅的地方，而且散出来的热量还不能对其它芯片构成大的影响。如果板子上装有喇叭或其他大功率的器件，有可能对电源造成严重的污染这一点也应引起足够的重视。

3、元器件布局的考虑

元器件的布局首先要考虑的一个因素就是电性能，把连线关系密切的元器件尽量放在一起，尤其对一些高速线，布局时就要使它尽可能地短，功率信号和小信号器件要分开。在满足电路性能的前提下，还要考虑元器件摆放整齐、美观，便于测试，板子的机械尺寸，插座的位置等也需认真考虑。

高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大，特别是对高速的ECL电路，虽然集成电路块本身速度很高，但由于在底板上用普通的互连线(每30cm线长约有2ns的延迟量)带来延迟时间的增加，可使系统速度大为降低.象移位寄存器，同步计数器这种同步工作部件最好放在同一块插件板上，因为到不同插件板上的时钟信号的传输延迟时间不相等，可能使移位寄存器产主错误，若不能放在一块板上，则在同步是关键的地方，从公共时钟源连到各插件板的时钟线的长度必须相等。

4、对布线的考虑

随着OTNI和星形光纤网的设计完成，以后会有更多的100MHz以上的具有高速信号线的板子需要设计，这里将介绍高速线的一些基本概念。

传输线：

印制电路板上的任何一条“长”的信号通路都可以视为一种传输线。如果该线的传输延迟时间比信号上升时间短得多，那么信号上升期间所产主的反射都将被淹没。不再呈现过冲、反冲和振铃，对现时大多数的MOS电路来说，由于上升时间对线传输延迟时间之比大得多，所以走线可长以米计而无信号失真。而对于速度较快的逻辑电路，特别是超高速ECL。

集成电路来说，由于边沿速度的增快，若无其它措施，走线的长度必须大大缩短，以保持信号的完整性。

有两种方法能使高速电路在相对长的线上工作而无严重的波形失真，TTL对快速下降边沿采用肖特基二极管箝位方法，使过冲量被箝制在比地电位低一个二极管压降的电平上，这就减少了后面的反冲幅度，较慢的上升边缘允许有过冲，但它被在电平“H”状态下电路的相对高的输出阻抗(50～80Ω)所衰减。此外，由于电平“H”状态的抗扰度较大，使反冲问题并不十分突出，对HCT系列的器件，若采用肖特基二极管箝位和串联电阻端接方法相结合，其改善的效果将会更加明显。

当沿信号线有扇出时，在较高的位速率和较快的边沿速率下，上述介绍的TTL整形方法显得有些不足。因为线中存在着反射波，它们在高位速率下将趋于合成，从而引起信号严重失真和抗干扰能力降低。因此，为了解决反射问题，在ECL系统中通常使用另外一种方法：线阻抗匹配法。用这种方法能使反射受到控制，信号的完整性得到保证。

严格他说，对于有较慢边沿速度的常规TTL和CMOS器件来说，传输线并不是十分需要的.对有较快边沿速度的高速ECL器件，传输线也不总是需要的。但是当使用传输线时，它们具有能预测连线时延和通过阻抗匹配来控制反射和振荡的优点。

01、决定是否采用传输线的基本因素：

(1)系统信号的沿速率

(2)连线距离

(3)容性负载(扇出的多少)

(4)电阻性负载(线的端接方式)

(5)允许的反冲和过冲百分比(交流抗扰度的降低程度)。

02、传输线的几种类型

(1)同轴电缆和双绞线：它们经常用在系统与系统之间的连接。同轴电缆的特性阻抗通常有50Ω和75Ω，双绞线通常为110Ω。

(2)印制板上的微带线

微带线是一根带状导(信号线)，与地平面之间用一种电介质隔离开。如果线的厚度、宽度以及与地平面之间的距离是可控制的，则它的特性阻抗也是可以控制的。微带线的特性阻抗Z0为：
　　

(3)印制板中的带状线

带状线是一条置于两层导电平面之间的电介质中间的铜带线。如果线的厚度和宽度、介质的介电常数以及两层导电平面间的距离是可控的，那么线的特性阻抗也是可控的，带状线的特性阻抗为：
　　

03、端接传输线

在一条线的接收端用一个与线特性阻抗相等的电阻端接，则称该传输线为并联端接线。它主要是为了获得最好的电性能，包括驱动分布负载而采用的。

有时为了节省电源消耗，对端接的电阻上再串接一个104电容形成交流端接电路，它能有效地降低直流损耗。在驱动器和传输线之间串接一个电阻，而线的终端不再接端接电阻，这种端接方法称之为串联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技术来控制.串联阻尼是利用一个与驱动门输出端串联的小电阻(一般为10～75Ω)来实现的.这种阻尼方法适合与特性阻抗来受控制的线相联用(如底板布线，无地平面的电路板和大多数绕接线等。

串联端接时串联电阻的值与电路(驱动门)输出阻抗之和等于传输线的特性阻抗.串联联端接线存在着只能在终端使用集总负载和传输延迟时间较长的缺点.但是，这可以通过使用多余串联端接传输线的方法加以克服。

04、非端接传输线

如果线延迟时间比信号上升时间短得多，可以在不用串联端接或并联端接的情况下使用传输线，如果一根非端接线的双程延迟(信号在传输线上往返一次的时间)比脉冲信号的上升时间短，那么由于非端接所引起的反冲大约是逻辑摆幅的15%。

05、几种端接方式的比较

并联端接线和串联端接线都各有优点，究竟用哪一种，还是两种都用，这要看设计者的爱好和系统的要求而定。

并联端接线的主要优点是系统速度快和信号在线上传输完整无失真。长线上的负载既不会影响驱动长线的驱动门的传输延迟时间，又不会影响它的信号边沿速度，但将使信号沿该长线的传输延迟时间增大。在驱动大扇出时，负载可经分支短线沿线分布，而不象串联端接中那样必须把负载集总在线的终端。

串联端接方法使电路有驱动几条平行负载线的能力，串联端接线由于容性负载所引起的延迟时间增量约比相应并联端接线的大一倍，而短线则因容性负载使边沿速度放慢和驱动门延迟时间增大，但是，串联端接线的串扰比并联端接线的要小，其主要原因是沿串联端接线传送的信号幅度仅仅是二分之一的逻辑摆幅，因而开关电流也只有并联端接的开关电流的一半，信号能量小串扰也就小。

做PCB时是选用双面板还是多层板，要看最高工作频率和电路系统的复杂程度以及对组装密度的要求来决定。在时钟频率超过200MHZ时最好选用多层板。如果工作频率超过350MHz，最好选用以聚四氟乙烯作为介质层的印制电路板，因为它的高频衰耗要小些，寄生电容要小些，传输速度要快些，还由于Z0较大而省功耗，对印制电路板的走线有如下原则要求：

(1)所有平行信号线之间要尽量留有较大的间隔，以减少串扰。如果有两条相距较近的信号线，最好在两线之间走一条接地线，这样可以起到屏蔽作用。

(2)设计信号传输线时要避免急拐弯，以防传输线特性阻抗的突变而产生反射，要尽量设计成具有一定尺寸的均匀的圆弧线。

(3)印制线的宽度可根据上述微带线和带状线的特性阻抗计算公式计算，印制电路板上的微带线的特性阻抗一般在50～120Ω之间。要想得到大的特性阻抗，线宽必须做得很窄。但很细的线条又不容易制作。综合各种因素考虑，一般选择68Ω左右的阻抗值比较合适，因为选择68Ω的特性阻抗，可以在延迟时间和功耗之间达到最佳平衡。一条50Ω的传输线将消耗更多的功率;较大的阻抗固然可以使消耗功率减少，但会使传输延迟时间憎大。由于负线电容会造成传输延迟时间的增大和特性阻抗的降低。但特性阻抗很低的线段单位长度的本征电容比较大，所以传输延迟时间及特性阻抗受负载电容的影响较小。具有适当端接的传输线的一个重要特征是，分枝短线对线延迟时间应没有什么影响。当Z0为50Ω时。分枝短线的长度必须限制在2.5cm以内.以免出现很大的振铃。

(4)对于双面板(或六层板中走四层线).电路板两面的线要互相垂直，以防止互相感应产主串扰。

(5)印制板上若装有大电流器件，如继电器、指示灯、喇叭等，它们的地线最好要分开单独走，以减少地线上的噪声，这些大电流器件的地线应连到插件板和背板上的一个独立的地总线上去，而且这些独立的地线还应该与整个系统的接地点相连接。

(6)如果板上有小信号放大器，则放大前的弱信号线要远离强信号线，而且走线要尽可能地短，如有可能还要用地线对其进行屏蔽。

（直接点击图片可进入调查页面）

开发板测评图片
围观 509
评论 0

我的工作主要是主导新产品试产，在实际的工作中，经常出现因为RD人员的设计“疏忽”导致试产失败。这个疏忽要加上引号，是因为这并不是真正的粗心造成的，而是对生产工艺的不熟悉而导致的。为了避免各位做RD的朋友出现同样的错误，或为了更好的完成试产我对一些常见的问题点做一些总结，希望能对大家有所帮助。

1、IC封装的选择。现在电子产品都在向环保的无铅发展，欧洲2006年7月1日就要实现全部无铅化，，现在正处于有铅向无铅的过渡期。因此，元器件厂商提供的元器件也出现无铅与有铅两种规格，有的厂商甚至已经停止了有铅元器件的生产。

问题点就在于这有铅和无铅两种元器件的选择上，当一个产品设计完成后，RD人员需要对具体元器件进行确认，请在确认前要做出该产品采用无铅工艺还是有铅工艺的选择。如果没有一个具体的确定，在选料时不注意这个问题，原料中出现有铅元件与无铅元件同时使用，就会导致SMT工艺的困难。

无铅元件的回流峰值温度在255度，有铅元件的回流峰值温度最高不超过235度，如果混用两种材料，那么必然会导致1、有铅元件被高温损坏。

2、无铅元件，特别是BGA封装的元件，所附锡球未达到熔点，易导致虚焊或抗疲劳度下降。所以在确定元器件的时候一定要首先确认元器件是有铅的还是无铅的，同时如果元器件选择无铅，那么PCB板也要做相应选择，一个方面配合无铅工艺，让无铅锡膏的焊接性得到加强，另一方面应用于有铅制程的PCB板也无法承受过高的温度，易造成板翘等不良现象。

3、元件焊盘与PCB上焊盘大小不符。因为种种原因，如元器件供应商提供的样品与实际有差异(批次不同，可能样品比较旧)，或者在layout的时候载入的元件库被他人修改过等等，最后出现元件焊盘与PCB上焊盘大小不符。所以在每次最终投产前需要再仔细确认一遍。

4、元件误差过大导致性能不达标。这些问题主要出现在电容、电阻和电感这些小器件上。我曾经遇到过一个产品，有百分之二十的不良率。开始都判定是IC来料不良导致，但是将判定为不良的IC换装到其他同样需要这个IC的产品上，结果测试正常，再找原因最后发现是因为一颗电容的误差标准较大，没有达到设计需要的小误差的要求，从而导致测试值在临界点上，最终生产测试时过时不过，浪费了大量时间和人力。

5、layout设计没有考虑SMT机器贴片精度。这个问题出要表现在元器件之间间距过小，，但是SMT贴片机有一个最小精度，如果小于这个最小精度，将会导致元器件碰飞。

6、没有考虑邮票孔位置。通常做PCB板会将3～4块单独的PCB板做成一个连板来提高SMT的工作效率，这样在SMT加工完成后需要割板。但是layout人员做完设计交付PCB板厂商后就没有考虑连板上单板与单板之间的连接位置，经常会出现连接位置就在元器件边上，而元器件设计的又紧靠 PCB板的边缘，这样将会有割板时导致将元器件碰坏的隐患。所以layout设计时还必须考虑邮票孔位置。

7、layout时对BGA封装元件周围未加丝印框，不方便SMT目检。

来源：网络

围观 248
评论 0

页面

订阅 RSS - PCB板