本篇先简单介绍MDK的安装流程，然后重点说明如何把敏矽微电的Cortex-M0的PACK包添加到mdk中，这样才能顺利的在MDK环境下开发敏矽微电子Cortex-M0新片。最后用了很大篇幅介绍如何建立工程，工程中各种文件的添加等等。

1、敏矽微电子Cortex-M0的开发环境

敏矽微电子Cortex-M0是基于ARM内核的，所以基于ARM的开发环境都可以用来开发敏矽微电子Cortex-M0的芯片。最常见的两种ARM开发平台是MDK和IAR。我们今天着重介绍MDK环境下如何建立基于敏矽微电子Cortex-M0芯片的项目，以及如何在MDK环境下调试敏矽微电子Cortex-M0芯片。
需要说明的是：MDK软件是需要注册的，强烈建议大家使用正版软件。不过在刚开始学习以及资金有限的情况下，可以使用MDK的评估版本，评估版本的程序容量是32K版本。这个程序容量对于初学来说，是足够用的。

闲话少说，马上开始我们今天的学习之旅。

2、MDK安装

1、首先打开Keil安装包（资料链接中附有MDK 5.28版本安装包），打开后如图1.1所示。

2、随后点击“Next”，进入后续的安装流程，勾选红圈选项后，点击“Next”下一步。随后会提示MDK的安装路径，强烈建议采用默认路径。如果要自定义安装路径，请保证自定义的安装路径中不要出现任何中文名字！点击“Next”下一步后，输入下姓名、公司、邮箱等信息，随意填写下即可，继续点击“Next”便开始正式安装。期间软件会自动安装仿真器驱动，耐心等待即可。

3、等到最后出现下面的界面，软件便已安装成功。

3、MDK注册

1、启动Keil 5，在File选项中选择License Management子选项。

2、按照提示进行注册即可，请按照官方正版途径注册。

3、如果点击Add LIC提示以下的错误信息，看红色下划线的信息，得知是因为没有在管理员模式下操作，权限不足导致的。这个是Windows管理员模式产生的问题。如果你的注册过程没有此错误提示，可以跳过第7步。解决的办法也很简单，按照步骤4操作即可。

4、以管理员模式运行Keil 5，鼠标右键Keil 图标，点击“以管理员身份运行”即可。随后重新按照步骤5操作即可。管理员运行方法如图所示：

5、软件注册完成后，出现“LIC Added Sucessfully”的提示，说明注册成功。

4、安装ME32F030　PACK包

1、KEIL安装完成后，就需要安装芯片支持的PACK包，来让KEIL支持我们的芯片，这里建议安装资料提供的Keil 5版本，因为其对应的PACK包是傻瓜式一键安装，操作十分的方便，找到我们的PACK包双击安装即可。

２、PACK包安装完成后，我们可以先确认下，看下KEIL是否已经识别并支持我们的芯片，方法如下，首先创建个新工程，选择project->New uVision Project来建立工程。

3、新建工程时会提示选择芯片类型，从图中看出KEIL已经支持我们的Mesilicon系列芯片。

5、新建工程

1、选择project->New uVision Project来建立工程。

2、选择芯片类型，选择开发板的芯片为Mesilicon->ME32F030 Series->ME32F030C8x6，选择好后，点击“OK”。

3、出现下面的界面，这个是根据需求自己添加开发组件，不多介绍，直接点取消跳过。

4、接下来将资料中的Lib2.3 for keil5x例程解压缩出来，其中公用的.c和.h等文件都在common文件夹内，随后开始向工程中添加.c和.h文件。点击如图所示的快捷按钮。

5、弹出如下界面，在Groups右边有4个按钮，依次为“新建”、“删除”、“上移”、“下移”功能，先选择新建comm、app两个组，你也可以尝试下删除组，把初始自带的Source Group通过红叉按钮删除掉。

向每个Group中添加.程序c文件。那就先举个简单的例子作为开始，首先我们选中需要添加程序的组，比如我们向app组里添加需要的main.c文件，选中app组后，点击右侧的Files框体下的Add Files，选中要添加的main.c文件。点击Add便完成添加。

添加成功后的效果如下图所示，右侧的Files中已包含main.c文件，那么想要删除的话，可以在选中文件后，通过点击上方的红叉进行删除。

依次类推，我们接下来要向comm中添加.c文件。

①、添加core_cm0.c，这个就是我们的单片机的M0内核文件，它在Lib2.3 for keil 5->common->CoreSupport文件夹中。

②、添加system_CMSDK.c，它在Lib2.3 for keil 5->common->DeviceSupport->arm->cmsdk文件夹中。

③、添加startup_CMSDK_CM0.s文件，这个是启动程序文件，它是由汇编语言写成的。是以.s为结尾的文件，所以在添加它的时候需要注意将文件类型选择为All Files才能看见它。

Lib2.3 for keil 5->common->DeviceSupport->arm->cmsdk->Startup->arm文件夹中。

④、前面添加都属于单片机的系统文件，接下来就要开始添加我们自己的.c文件了，这个都在Lib2.3 for keil 5->common->Drivers->Source文件夹内。

⑤、第一次新建工程时可以参照现有的例程，比如以Demo-Touch Me按键触摸试验为模板，尝试建立一下工程。添加自己所需要的文件，如图所示：

6、添加完成后，关闭Manage Project Items功能栏。返回KEIL主界面后，在左侧的Project工程栏里，可以看到之前添加的所有程序文件。

7、接下来我们是不是可以编译程序了呢？那不妨先试一下。编译后发现提示很多此类的报错，提示 cannot open source input file "gpio.h": No such file or directory，这是因为我们只添加了.c文件，而需要的头文件路径还没有指定位置。那么接下来就指定头文件路径。

点击红圈标注的Options快捷按钮，也可以通过快捷键ALT + F7来打开。

打开后选中C/C++选项卡，在下面可以看到Include Paths栏，这个就是需要指定的头文件路径，点击右边的 。。。按钮来进行添加。

点击。。。按钮后，通过弹出的对话框来添加头文件路径。同上文讲到的一样，红圈的四个按钮依次为“新建”、“删除”、“上移”、“下移”功能。

那就新建路径吧，点击新建后会生成一个新的路径框，点击红圈标识的。。。来添加。

以core_cm0.c文件对应的头文件core_cm0.h为例子，一路进到上文中添加core_cm0.c的文件夹中，进入如图所示的路径后，点击选择文件夹。

添加完成后，刚才新添加的路径便显示出来了。

依次类推，再添加以下3个路径。

Lib2.3 for keil 5->common->DeviceSupport->arm->cmsdk
Lib2.3 for keil 5->common->Drivers->Include
Lib2.3 for keil 5->Demo-Touch Me->myapp->include

这里添加的时候要注意，是要选择.h文件所在的那个文件夹，错选成它的上级或下级文件夹，是无法找到需要的头文件的！添加完成后的效果如下。

这时候我们再去编译一下试试。没有报错也没有警告，说明项目工程顺利建立。

6、下载与调试

1、程序编译没问题后，接下来就可以下载程序并仿真测试了。在开始前先插上仿真器并连接开发板，打开Options for Target选项卡，选中Debug。这个时候选择仿真器类型（根据实际进行选择，建议买一个U-LINK2仿真器），勾选上Run to main，这样程序下载后直接运行到main函数，否则会先运行startup_CMSDK_M0.s中Reset_Handler程序。虽然这段程序最后也会跳转到我们的main函数，但我们没有必要每次去仿真它。点击Settings查看我们的仿真器配置情况。

点击Settings后，在Debug子选项中看到下面的信息。则说明仿真器识别正常。

再点击查看下Flash Download的选项。这时候看到ME20F030单片机的FLash的下载地址和RAM空间地址都已经明确了，这就是为什么前面强烈推荐安装KEIL 5版本，随后打上PACK包，很多设置项都是PACK包整合配置好的，我们直接用就可以了。

2、仿真选项设置好之后，开始下载程序。点击工具栏上的

图标来下载并仿真程序。

图标所示的功能也可以下载程序，但是它是不带仿真功能的，这点需要注意！下载成功后会多出下面的工具条。

下面我们分别来介绍一下这些仿真调试按钮的功能：

1：复位，点击后程序会从头开始重新运行。

2：全速运行，点击后程序便开始全速运行，运行到断点处会停止，或者使用停着功能。

3：停止，当程序在运行状态下，使用此功能，程序便会停止运行。

4：执行进去，本质是单步运行，如果下一步是要执行的是个函数，那么就行进入到函数 里面，进行单步仿真。

5：段执行，也是单步运行，但不同的是，如果下一步是要执行的是个函数，那么会直接运行整个函数，并不会进入函数内部运行，它是直接以一整段代码为单位进行执行的。

6：执行跳去，当不需要再继续在某个函数里继续单步仿真时，执行此功能，就会直接执行完函数内剩余的代码，随后跳出该函数后会暂停，等待下一步操作。

7：执行到光标处，使用此功能前，先确定想运行到地方，鼠标单击运行的那一行，此时光标便会在这一行显示，这时候再点击此按钮，程序会全速运行，直到在光标处停止。

8：全速运行，此功能是让程序全速运行，除非认为暂停或者遇到断点，否则程序会一直运行。

Arm处理器是基于精简指令集计算机（RISC）原理设计的，指令集和相关译码机制较为简单，具有32位Arm指令集和16位Thumb指令集，Arm指令集效率高，但是代码密度低，而Thumb指令集具有更好的代码密度，却仍然保持Arm的大多数性能上的优势，它是Arm指令集的子集。所有Arm指令都是可以有条件执行的，而Thumb指令仅有一条指令具备条件执行功能。Arm程序和Thumb程序可相互调用，相互之间的状态切换开销几乎为零。

Cortex-M0处理器基于ARMv6-M架构，是一款功耗和性能较为均衡的处理器。Cortex-M0只支持56条指令的小指令集，其中大部分指令是16位指令。

Arm Cortex-M 指令集对比：

01、指令集

1.1 在处理器内移动数据

MOV  <Rd>, <Rm> ;Rm and Rn can be high or low registers.

MOVS <Rd>, <Rm>

MOVS <Rd>, #immed8 ;8位立即数值

MRS  <Rd>, <SpecialReg>

MSR  <SpecialReg>, <Rd>

1.2 存储器访问

确保访问的内存地址是对齐的，这一点很重要。在ARMv6-M架构(包括Cortex-M0和Cortex-M0处理器)上不支持非对齐传输。任何未对齐内存访问的尝试都会导致HardFault异常。

LDR  <Rt>,[<Rn>, <Rm>]    ; Rt = memory[Rn + Rm]

STR  <Rt>,[<Rn>, <Rm>]    ; memory[Rn + Rm] = Rt

LDRH <Rt>,[<Rn>, <Rm>]    ; Rt = memory[Rn + Rm]

STRH <Rt>,[<Rn>, <Rm>]    ; memory[Rn + Rm] = Rt

LDRB <Rt>,[<Rn>, <Rm>]    ; Rt = memory[Rn + Rm]

STRB <Rt>,[<Rn>, <Rm>]    ; memory[Rn + Rm] = Rt

LDRSH <Rt>,[<Rn>, <Rm>]   ; Rt = SignExtend(memory[Rn + Rm])

LDRSB <Rt>,[<Rn>, <Rm>]   ; Rt = SignExtend(memory[Rn + Rm])

LDR  <Rt>,[<Rn>, #immed5] ; Rt = memory[Rn + ZeroExtend (#immed5<<2)]

STR  <Rt>,[<Rn>, #immed5] ; memory[Rn + ZeroExtend(#immed5<<2)] = Rt

LDRH <Rt>,[<Rn>, #immed5] ; Rt = memory[Rn + ZeroExtend (#immed5<<1)]

STRH <Rt>,[<Rn>, #immed5] ; memory[Rn + ZeroExtend(#immed5<<1)] = Rt

LDRB <Rt>,[<Rn>, #immed5] ; Rt = memory[Rn + ZeroExtend (#immed5)]

STRB <Rt>,[<Rn>, #immed5] ; memory[Rn + ZeroExtend(#immed5)] = Rt

LDR  <Rt>,[SP, #immed8]   ; Rt = memory[SP + ZeroExtend(#immed8<<2)]

STR  <Rt>,[SP, #immed8]   ; memory[SP + ZeroExtend(#immed8<<2)] = Rt

LDR  <Rt>,[PC, #immed8]   ; Rt =memory[WordAligned(PC+4)+ZeroExtend(#immed8<<2)]

LDR  <Rd>, =immed32       ; pseudo instruction translated to LDR <Rt>,[PC, #immed8]

LDR  <Rd>, label          ; pseudo instruction translated to LDR <Rt>,[PC, #immed8]

LDM <Rn>,{<Ra>, <Rb>,..} ; Load Multiple

// Ra = memory[Rn]

// Rb = memory[Rn + 4],

// ...

LDMIA <Rn>!, {<Ra>, <Rb>,..} ; Load Multiple Increment After

LDMFD <Rn>!, {<Ra>, <Rb>,..}

// Ra = memory[Rn],

// Rb = memory[Rn + 4],

// ...

// and then update Rn to last read address plus 4.

STMIA <Rn>!, {<Ra>, <Rb>,..} ; Store Multiple Increment After

STMEA <Rn>!, {<Ra>, <Rb>,..}

// memory[Rn] = Ra,

// memory[Rn + 4] = Rb,

// ...

// and then update Rn to last store address plus 4.

1.3 栈空间访问

PUSH {<Ra>, <Rb>, ..}

PUSH {<Ra>, <Rb>, .., LR}

POP  {<Ra>, <Rb>, ..}

POP  {<Ra>, <Rb>, .., PC}

1.4 算数运算

ADD  <Rd>, <Rm>          ; Rd = Rd + Rm. Rd, Rm can be high or low registers.

ADDS <Rd>, <Rn>, <Rm>    ; Rd = Rn + Rm

SUBS <Rd>, <Rn>, <Rm>    ; Rd = Rn – Rm

ADDS <Rd>, <Rn>, #immed3 ; Rd = Rn + ZeroExtend(#immed3)

SUBS <Rd>, <Rn>, #immed3 ; Rd = Rn – ZeroExtend(#immed3)

ADDS <Rd>, #immed8       ; Rd = Rd + ZeroExtend(#immed8)

SUBS <Rd>, #immed8       ; Rd = Rd – ZeroExtend(#immed8)

ADCS <Rd>, <Rd>, <Rm>    ; Rd = Rd + Rm + Carry

SBCS <Rd>, <Rd>, <Rm>    ; Rd = Rd – Rm – Borrow

ADD  SP, SP, #immed7     ; SP = SP + ZeroExtend(#immed7<<2)

SUB  SP, SP, #immed7     ; SP = SP – ZeroExtend(#immed7<<2)

ADD  SP, <Rm>            ; SP = SP + Rm. Rm can be high or low register.

ADD  <Rd>, SP, <Rd>      ; Rd = Rd + SP. Rd can be high or low register.

ADD  <Rd>, SP, #immed8   ; Rd = SP + ZeroExtend(#immed8<<2)

ADD  <Rd>, PC, #immed8   ; Rd = (PC[31:2]<<2) + ZeroExtend(#immed8<<2)

ADR  <Rd>, <label>       ; pseudo instruction translated to ADD <Rd>, PC, #immed8

RSBS <Rd>, <Rn>,#0       ; Rd = 0 – Rm, Reverse Subtract (negative)

MULS <Rd>, <Rm>, <Rd>    ; Rd = Rd * Rm

CMP <Rn>, #immed8        ; Rd – ZeroExtended(#immed8)

CMP <Rn>, <Rm>           ; Rn – Rm

CMN <Rn>, <Rm>           ; Rn – NEG(Rm)

1.5 逻辑运算

ANDS , ,  ; Rd = AND(Rd, Rm)ANDS <Rd>, <Rd>, <Rm> ; Rd = AND(Rd, Rm)

ORRS <Rd>, <Rd>, <Rm> ; Rd = OR(Rd, Rm)

EORS <Rd>, <Rd>, <Rm> ; Rd = XOR(Rd, Rm)

BICS <Rd>, <Rd>, <Rm> ; Rd = AND(Rd, NOT(Rm))

MVNS <Rd>, <Rm>       ; Rd = NOT(Rm)

TST  <Rn>, <Rm>       ; AND(Rn, Rm)

1.6 移位和循环操作

ASRS <Rd>, <Rm>, #immed5 ; Rd = Rm>>immed5

LSLS <Rd>, <Rm>, #immed5 ; Rd = Rm<<#immed5

LSRS <Rd>, <Rm>, #immed5 ; Rd = Rm>>#immed5

ASRS <Rd>, <Rd>, <Rm>    ; Rd = Rd>>Rm

LSLS <Rd>, <Rd>, <Rm>    ; Rd = Rd<<Rm

LSRS <Rd>, <Rd>, <Rm>    ; Rd = Rd>>Rm

RORS <Rd>, <Rd>, <Rm>    ; Rd = Rd rotate right by Rm bits

// Rotate_Left(Data, offset) = Rotate_Right(Data, (32-offset))

1.7 展开和顺序反转操作

这些反向指令通常用于在小端和之间转换数据大整数。

REV <Rd>, <Rm> ; Byte-Reverse Word

// Rd = {Rm[7:0], Rm[15:8], Rm[23:16], Rm[31:24]}

REV16 <Rd>, <Rm> ; Byte-Reverse Packed Half Word

// Rd = {Rm[23:16], Rm[31:24], Rm[7:0] , Rm[15:8]}

REVSH <Rd>, <Rm> ; Byte-Reverse Signed Half Word

// Rd = SignExtend({Rm[7:0] , Rm[15:8]})

1.8 扩展操作

它们通常用于数据类型转换。

SXTB <Rd>, <Rm> ; Signed Extended Byte

// Rd = SignExtend(Rm[7:0])

SXTH <Rd>, <Rm> ; Signed Extended Half Word

// Rd = SignExtend(Rm[15:0])

UXTB <Rd>, <Rm> ; Unsigned Extended Byte

// Rd = ZeroExtend(Rm[7:0])

UXTH <Rd>, <Rm> ; Unsigned Extended Half Word

// Rd = ZeroExtend(Rm[15:0])

1.9 程序流控制

B <label>       ; Branch, Branch range is ±2046 bytes of current PC

B<cond> <label> ; Conditional Branch, Branch range is ±254 bytes of current PC

BL <label>      ; Branch and Link, Branch range is ±16 MB of current PC

BX <Rm>         ; Branch and Exchange

BLX <Rm>        ; Branch and Link with Exchange

条件转移指令B

1.10 内存屏障指令

在Cortex-M0和Cortex-M0处理器上支持内存屏障指令，从而在Cortex-M处理器和其他ARM处理器家族中提供更好的兼容性。

//数据内存屏障，确保所有内存访问都完成

//在新的内存访问被提交之前。

DMB

//数据同步屏障，确保所有的内存访问都完成

//在执行下一条指令之前。

DSB

//指令同步障碍，刷新管道和

//确保之前所有的指令都已完成

//在执行新指令之前。

ISB

1.11 异常相关指令

SVC <immed8> ; Supervisor call

CPSIE I      ; Enable Interrupt (Clearing PRIMASK)

CPSID I      ; Disable Interrupt (Setting PRIMASK)

1.12 睡眠模式功能相关说明

//等待中断，停止程序执行，直到一个中断到达，

//如果处理器进入调试状态。

WFI

//等待事件，如果设置了内部事件寄存器，则清除

//内部事件注册和继续执行。

//停止程序执行，直到事件(如中断)到达

//如果处理器进入调试状态。

WFE

//发送事件，设置本地事件寄存器并发送一个事件脉冲

//多处理器系统中的其他微处理器。

SEV

1.13 其他说明

NOP           ; No Operation

BKPT <immed8> ; Break point

YIELD         ; Execute as NOP on the Cortex-M0 processor

02、指令说明

2.1 可访问high registers的指令

绝大部分指令只能访问low registers，也就是只能访问R0~R7寄存器。可以访问high registers的指令只有两条，这两条指令都不更新APSR，指令没有S后缀。

MOV  <Rd>, <Rm> ; Rm and Rn can be high or low registers.

ADD  <Rd>, <Rm> ; Rd = Rd + Rm. Rd, Rm can be high or low registers.

其它两条和SP加法有关的可以访问high registers的指令其本质是ADD指令。

ADD  SP, <Rm>        

ADD  <Rd>, SP, <Rd>  

2.2 分配临时变量的指令

函数内的临时变量分配到堆栈，进入函数给临时变量分配空间时使用SUB指令。

SUB  SP, SP, #immed7     ; SP = SP – ZeroExtend(#immed7<<2)

退出函数释放临时变量空间时使用ADD指令。

ADD  SP, SP, #immed7     ; SP = SP + ZeroExtend(#immed7<<2)

上面两条指令的立即数只有7位，最多可以增减SP指针127个字空间，如果超过127个字，使用这条指令：

ADD  SP, <Rm>            ; SP = SP + Rm. Rm can be high or low register.

只有ADD指令，没有SUB指令，如果需要SUB，那么给Rm赋值负数即可。

2.3 取临时变量地址的指令

在堆栈分配了临时变量空间后，总要取得临时变量的地址才能做进一步的操作。

ADD  <Rd>, SP, #immed8   ; Rd = SP + ZeroExtend(#immed8<<2)

立即数不够，可以用寄存器。

ADD  <Rd>, SP, <Rd>      ; Rd = Rd + SP. Rd can be high or low register.

2.4 RSBS指令

RSBS <Rd>, <Rn>, #0       ; Rd = 0 – Rm, Reverse Subtract (negative)

这是倒过来的减法，常量减去寄存器值，而且常量只能是0。所以这条指令实质上就是一条取负数指令。

Rd = 0 - Rm

等价于：Rd = -Rm

Rd 寄存器值等于负的 Rm 寄存器值。

Cortex-M0系统控制块(SCB)是内核外设的主要模块之一，提供系统控制以及系统执行信息，包括配置，控制，上报系统异常等。

为了提高软件效率，CMSIS简化了SCB寄存器表示，在CMSIS中系统控制寄存器结构体：

typedef struct 
{
    __IM  uint32_t CPUID; /*!< Offset: 0x000 (R/ )  CPUID Base Register */
    __IOM uint32_t ICSR;  /*!< Offset: 0x004 (R/W)  Interrupt Control and State Register */
    uint32_t RESERVED0;
    __IOM uint32_t AIRCR; /*!< Offset: 0x00C (R/W)  Application Interrupt and Reset Control Register */
    __IOM uint32_t SCR; /*!< Offset: 0x010 (R/W)  System Control Register */
    __IOM uint32_t CCR; /*!< Offset:0x014 (R/W) Configuration Control Register */
    uint32_t RESERVED1;
    __IOM uint32_t SHP[2U];/*!< Offset: 0x01C (R/W)  System Handlers Priority Registers. [0] is RESERVED */
    __IOM uint32_t SHCSR;  /*!< Offset: 0x024 (R/W)  System Handler Control and State Register */
} SCB_Type;

01、CPUID

CPUID基地址寄存器包含处理器型号、版本等相关信息，是只读的，可以通过应用软件、调试器和烧录器等获取处理器的类型和版本信息。

Address: 0xE000ED00

Reset value: 0x410CC200

这个地方CPUID与我们经常提到的MCU的96位UID不同，CPUID是处理器的ID号，由Arm提供并实现，通过CPUID可以知道内核型号及版本等信息。而96位UID是MCU产品ID，属于MM32，由上海灵动微电子股份有限公司提供并按照一定的规则实现，96位的产品唯一身份标识所提供的参考号码对任意一个系列微控制器，在任何情况下都是唯一的。用户在何种情况下，都不能修改这个身份标识。

MCU还有一个DEV_ID编码，这个ID定义了MCU的器件号和硅片版本号，它是DBG_MCU的一个组成部分，并且映射到外部APB总线上。SW 调试口(2个引脚) 或通过用户代码都可以访问此编码。

DEV_ID地址：0x40013400 只支持32位访问，只读。

在CMSIS驱动库中，可以直接使用“ SCB->CPUID ” 获取处理器ID。读取MM32F0130的CPUID、UID和DEV_ID如下所示：

CPUID (0x410CC200)解析处理器信息：

02、ICSR(Interrupt Control and State Register)

提供：

• NMI异常的设置挂起位
• 为PendSV和SysTick异常设置挂起和清除挂起位

表示：

• 正在处理的异常的异常编号
• 是否有被抢占的活动异常
• 最高优先级未决异常的异常编号
• 是否有任何中断待处理

Address: 0xE000ED04

Reset value: 0x0000 0000

ICSR中的某些控制位仅供调试使用，大多数情况下，应用程序只会用ICSR来控制或者检查系统异常挂起状态。

PendSV(可挂起的系统调用)异常对 OS 操作非常重要，其优先级可以通过编程设置。可以通过将中断控制和壮态寄存器 ICSR 的 bit28挂起位置1来触发PendSV中断。与SVC异常不同，它是不精确的，因此它的挂起状态可在更高优先级异常处理内设置，且会在高优先级处理完成后执行。利用该特性，若将PendSV设置为最低的异常优先级，可以让PendSV异常处理在所有其他中断处理完成后执行，这对于上下文切换非常有用，也是各种OS设计中的关键。在具有嵌入式OS的典型系统中，处理时间被划分为了多个时间片。

通过向中断控制和状态寄存器 ICSR 的 bit28 写入1挂起PendSV来启动PendSV中断，如果中断启用且有编写 PendSV 异常服务函数的话，则内核会响应 PendSV 异常，去执行PendSV 异常服务函数，这样就可以在PendSV中断服务函数中进行任务切换了。

03、AIRCR(Application Interrupt and Reset Control Register)

AIRCR为数据访问和系统的复位控制提供字节序状态。

要写入该寄存器，您必须写入0x05FA VECTKEY 字段，否则处理器将忽略写入。

Address: 0xE000ED0C

Reset value: 0xFA05 0000

任何对该寄存器的写操作，都必须将0x05FA写入到AIRCR[30:16]，否则写操作将无效，若需要半字读取，需要写入0xFA05。

应用程序中系统执行软复位函数：

__STATIC_INLINE void NVIC_SystemReset(void)
{
    __DSB();  //确保所有未完成的内存访问包括缓冲写入在重置之前完成
    SCB->AIRCR  = ((0x5FAUL << SCB_AIRCR_VECTKEY_Pos) |
                   SCB_AIRCR_SYSRESETREQ_Msk);
    __DSB();    //确保完成内存访问

    for(;;) /* wait until reset */
    {   
        __NOP();
    }
}

04、SCR(System Control Register)

SCR 控制进入和退出低功耗状态的特性。

Address: 0xE000ED10

Reset value: 0x0000 0000

SCR(系统控制)寄存器可以选择使用立即休眠还是退出时休眠，当SCR寄存器的SLEEPONEXIT位为0的时候使用立即休眠，当为 1 的时候使用退出时休眠。

MM32F0130执行进入stop模式实现函数：

void PWR_EnterSTOPMode(u32 regulator, u8 stop_entry)
{
    PWR->CR |= regulator;

    SCB->SCR |= SCB_SCR_SLEEPDEEP_Msk;

    (stop_entry == PWR_STOPEntry_WFI) ? __WFI() : __WFE();
}

05、CCR(Configuration and Control Register)

CCR 是只读寄存器，指示 Cortex-M0 处理器行为的某些方面。

Address: 0xE000ED14

Reset value: 0x0000 0204

SCB->CCR寄存器控制除数为零和未对齐内存访问是否触发用法HardFault。

06、SHPR(System Handler Priority Registers)

因为在ARMv7-M架构上才有SHPR1，所以 Cortex – M0使用系统优先级寄存器只有SHPR2和SHPR3，而没有SHPR1。

SHPR2-SHPR3 寄存器设置具有可配置优先级的异常处理程序的优先级级别，从0到192。

SHPR2-SHPR3 是可字访问的。

要使用 CMSIS 访问系统异常优先级，可以使用CMSIS函数：

uint32_t NVIC_GetPriority(IRQn_Type IRQn)
void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority)

系统故障处理程序，以及每个处理程序的优先级字段和寄存器是：

6.1、SHPR2 (System Handler Priority Register 2)

Address: 0xE000ED1C

Reset value: 0x0000 0000

6.2、SHPR3 (System Handler Priority Register 3)

如果您的设备未实现 SysTick 计时器，则此字段为保留字段

Address: 0xE000 ED20

Reset value: 0x0000 0000

SVCall、PendSV和SysTick可编程的中断多用于在操作系统之上的软件开发中。SVC用于产生系统函数的调用请求，例如，操作系统不让用户程序直接访问硬件，而是通过提供一些系统服务函数，用户程序使用SVC发出对系统服务函数的呼叫请求，以这种方法调用它们来间接访问硬件。因此，当用户程序想要控制特定的硬件时，它就会产生一个SVC异常，然后操作系统提供的SVC异常服务例程得到执行，它再调用相关的操作系统函数，后者完成用户程序请求的服务。

另一个相关的异常是 PendSV，它和 SVC 协同使用。一方面， SVC异常是必须立即得到响应的（若因优先级不比当前正处理的高， 或是其它原因使之无法立即响应， 将上访成Hardfault），应用程序执行 SVC 时都是希望所需的请求立即得到响应。另一方面，PendSV则不同，它是可以像普通的中断一样被挂起的（不像SVC那样会上访）。OS可以利用它“延期执行”一个异常——直到其它重要的任务完成后才执行动作。挂起 PendSV 的方法是：程序中往NVIC的PendSV挂起寄存器中写 1。挂起后， 如果优先级不够高，则将延期等待执行。PendSV 的典型使用场合是在上下文切换时（在不同任务之间切换）。有两个就绪的任务，上下文切换被触发的场合可以是：

• 执行一个系统调用
• 系统滴答定时器（SysTick）中断，（轮转调度中需要）

ARMv7-M和ARMv6-M都有的SCB寄存器名称相同，但是ARMv7-M寄存器数量和有效控制bit位比ARMv6-M丰富了不少。一般来说，ARMv6-M向上兼容ARMv7-M，这意味着应用层和系统为ARMv6-M开发的级别软件无需修改即可在 ARMv7-M 上执行，这也是Arm从一个平台切换到另一个平台可以很快速的完成切换的原因，有兴趣深入研究可以参考《ARMv6-M Architecture Reference Manual》白皮书。

在前几天有客户问了一个问题：如果外部中断来的频率足够快，上一个中断没有处理完成，新来的中断该如何处理？

在研究了arm的官方手册后，了解中断有使能、清除或挂起等实现方式，今天分享给大家。

中断一般是由硬件（例如外设、外部引脚）产生，当某种内部或外部事件发生时，MCU 的中断系统将迫使 CPU 暂停正在执行的程序，转而去进行中断事件的处理，中断处理完毕后，又返回被中断的程序处，继续执行下去，所有的Cortex-M 内核系统都有一个用于中断处理的组件NVIC，主要负责处理中断，还处理其他需要服务的事件。嵌套向量式中断控制器(NVIC: Nested Vectored Interrupt Controller)集成在Cortex-M0处理器里，它与处理器内核紧密相连，并且提供了中断控制功能以及对系统异常的支持。

处理器中的NVIC能够处理多个可屏蔽中断通道和可编程优先级，中断输入请求可以是电平触发，也可以是最小的一个时钟周期的脉冲信号。每一个外部中断线都可以独立的使能、清除或挂起，并且挂起状态也可以手动地设置和清除。

主程序正在执行，当遇到中断请求（Interrupt Request）时，暂停主程序的执行转而去执行中断服务例程（Interrupt Service Routine，ISR），称为响应，中断服务例程执行完毕后返回到主程序断点处并继续执行主程序。多个中断是可以进行嵌套的。正在执行的较低优先级中断可以被较高优先级的中断所打断，在执行完高级中断后返回到低级中断里继续执行，采用“咬尾中断”机制。

内核中断(异常管理和休眠模式等)，其中断优先级则由SCB寄存器来管理，IRQ的中断优先级是由NVIC来管理。

NVIC的寄存器经过了存储器映射，其寄存器的起始地址为0xE000E100，对其访问必须是每次32bit。

SCB寄存器的起始地址：0xE000ED00，也是每次32bit访问，SCB寄存器主要包含SysTick操作、异常管理和休眠模式控制。

NVIC具有以下特性：

• 灵活的中断管理：使能\清除、优先级配置
• 硬件嵌套中断支持
• 向量化的异常入口
• 中断屏蔽

01、中断使能和清除使能

arm将处理器的中断使能设置和清除设置寄存器分在两个不同的地址，这种设计主要有如下优势：一方面这种方式减少了使能中断所需要的步骤，使能一个中断NVIC只需要访问一次，同时也减少了程序代码并且降低了执行时间，另一方面当多个应用程序进程同时访问寄存器或者在读写操作寄存器时有操作其他的中断使能位，这样就有可能导致寄存器丢失，设置和清除分成两个寄存器能够有效防止控制信号丢失。

因此我可以独立的操作每一个中断的使能和清除设置。

1.1、C代码

*(volatile unsigned long) (0xE000E100) = 0x4 ; //使能#2中断
*(volatile unsigned long) (0xE000E180) = 0x4 ; //清除#2中断

1.2、汇编代码

__asm void Interrupt_Enable()
{
    LDR R0, =0xE000E100  ;  //ISER寄存器的地址
    MOVS R1, #04         ;  //设置#2中断
    STR R1, [R0]         ;  //使能中断#2
}

__asm void Interrupt_Disable()
{
    LDR R0, =0xE000E180  ;  //ICER寄存器的地址
    MOVS R1, #04         ;  //设置#2中断
    STR R1, [R0]         ;  //使能中断#2
}

1.3、CMSIS标准设备驱动函数

//使能中断#IRQn
__STATIC_INLINE void __NVIC_EnableIRQ(IRQn_Type IRQn) 
{
    if ((int32_t)(IRQn) >= 0) {
        NVIC->ISER[0U] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
    }
}
//清除中断#IRQn
__STATIC_INLINE void __NVIC_DisableIRQ(IRQn_Type IRQn) 
{
    if ((int32_t)(IRQn) >= 0) {
        NVIC->ICER[0U] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
        __DSB();
        __ISB();
    }
}
//读取使能中断#IRQn
__STATIC_INLINE uint32_t __NVIC_GetEnableIRQ(IRQn_Type IRQn)
{
    if ((int32_t)(IRQn) >= 0) {
        return((uint32_t)(((NVIC->ISER[0U] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));
    }
    else {
        return(0U);
    }
}

02、中断挂起和清除挂起

如果一个中断发生了，却无法立即处理，这个中断请求将会被挂起。挂起状态保存在一个寄存器中，如果处理器的当前优先级还没有降低到可以处理挂起的请求，并且没有手动清除挂起状态，该状态将会一直保持。

可以通过操作中断设置挂起和中断清除挂起两个独立的寄存器来访问或者修改中断挂起状态，中断挂起寄存器也是通过两个地址来实现设置和清除相关位。这使得每一个位都可以独立修改，并且无需担心在两个应用程序进程竞争访问时出现的数据丢失。

中断挂起状态寄存器允许使用软件来触发中断。如果中断已经使能并且没有被屏蔽掉，当前还没有更高优先级的中断在运行，这时中断的服务程序就会立即得以执行。

2.1、C代码

*(volatile unsigned long)(0xE000E100) = 0x4 ; //使能中断#2
*(volatile unsigned long)(0xE000E200) = 0x4 ; //挂起中断#2
*(volatile unsigned long)(0xE000E280) = 0x4 ; //清除中断#2的挂起状态

2.2、汇编代码

__asm void Interrupt_Set_Pending()
{
    LDR R0, =0xE000E100   ;  //设置使能中断寄存器地址
    MOVS R1, #0x4         ;  //中断#2
    STR R1, [R0]          ;  //使能#2中断
    LDR R0, =0xE000E200   ; //设置挂起中断寄存器地址
    MOVS R1, #0x4         ;  //中断#2
    STR R1, [R0]          ;  //挂起#2中断
}

__asm void Interrupt_Clear_Pending()
{
    LDR R0, =0xE000E100   ;  //设置使能中断寄存器地址
    MOVS R1, #0x4         ;  //中断#2
    STR R1, [R0]          ;  //使能#2中断
    LDR R0, =0xE000E280   ; //设置清除中断挂起寄存器地址
    MOVS R1, #0x4         ;  //中断#2
    STR R1, [R0]          ;  //清除#2的挂起状态
}

2.3、CMSIS标准设备驱动函数

//设置一个中断挂起
__STATIC_INLINE void __NVIC_SetPendingIRQ(IRQn_Type IRQn) 
{
    if ((int32_t)(IRQn) >= 0) {
        NVIC->ISPR[0U] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
    }
}

//清除中断挂起
__STATIC_INLINE void __NVIC_ClearPendingIRQ(IRQn_Type IRQn) 
{
    if ((int32_t)(IRQn) >= 0) {
        NVIC->ICPR[0U] = (uint32_t)(1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL));
    }
}

//读取中断挂起状态
__STATIC_INLINE uint32_t __NVIC_GetPendingIRQ(IRQn_Type IRQn) 
{
    if ((int32_t)(IRQn) >= 0) {
        return((uint32_t)(((NVIC->ISPR[0U] & (1UL << (((uint32_t)(int32_t)IRQn) & 0x1FUL))) != 0UL) ? 1UL : 0UL));
    }
    else {
        return(0U);
    }
}

NVIC属于处理器内核部分，因此在MM32 MCU芯片的用户手册中只有简单的提及，没有重点讲述，需要深入了解相关寄存器和功能需要参考《Cortex-M0技术参考手册》。

在下一章节中，我们将和大家一起学习中断优先级的实现方式。