ACC简介

HICK时钟校准器（ACC）利用OTGFS作为设备时产生的SOF信号作为参考信号达到校准HICK的目的，SOF信号为主机发给设备其周期为1ms的脉冲信号。ACC控制器采用“跨越回归”算法，可以将HICK频率尽可能校准到靠近目标频率。

图1. ACC控制器架构

ACC功能解析

主要特性

ACC控制器具备如下特性：

• 校准HICK，已达到对OTGFS设备提供48MHz±0.25%精度的时钟
• SOF标志可选择来源：OTGFS1或者OTGFS2
• 可配置的触发校准功能的边界频率
• 两种校验方式：粗校验和精校验
• 状态标志：校准就绪标志和SOF参考信号丢失标志
• 带标志的中断源：校准就绪标志中断源和SOF参考信号丢失标志中断源

中断请求

拥有两个中断请求源：校准就绪中断源和SOF参考信号丢失中断源

表1. ACC中断源

当设置了对应的使能位，当产生了对应的中断，就会进入对应的中断处理函数。

图2. ACC中断示意图

校准原理

首先需要了解到，如果系统使用的是HICK作为系统时钟源，而本身ACC模块又是对HICK进行校准，那么此时整个系统是不具备校准条件的，因为没有一个准确的参考信号作为校准的基准，所以就引入了OTGFS的SOF信号。SOF信号是外部主机提供的，主机将准确的SOF信号（1ms周期）给到设备（待校准系统），然后ACC模块采样SOF信号，并进行一系列的计算达到判定HICK是否准确，如若发现HICK不准确那么就会进行校准动作。

SOF周期信号：1毫秒的周期性必须是准确的，是自动校准模块能够正常工作的前提条件；

SOF信号通过PA8输出，如下图：

图3. SOF信号示意图

cross-return策略（跨越回归算法）：计算出离理论值最近的校准值；从理论上来说，可以将校准后的实际频率调校到离目标频率（8MHz）约0.5个step的精度范围以内。

图4. 跨越回归算法示意图

如上图所示，一旦触发自动校准的条件满足，自动校准就会按照step所规定的步长调整HICKCAL或者HICKTRIM。

跨越（cross）：

在满足自动校验的条件后的第一个1毫秒采样周期内的实际采样值要么小于C2，要么大于C2。当这个值小于C2，自动校准按照step的定义，增加HICKCAL或者HICKTRIM，直到实际采样值比C2大，实现实际采样值由小到大对C2的跨越。

当这个值大于C2，自动校准按照step的定义，减少HICKCAL或者HICKTRIM，直到实际采样值比C1小，实现实际采样值由大到小对C2的跨越。

回归（return）：

在跨越完成后，比较在跨越前后的实际采样值和C2之间的差值（按绝对值计算），得到离C2最近的实际采样值，从而得到最佳的校验值HICKCAL或者HICKTRIM。

若跨越后的实际采样值和C2之间的差值小于跨越前的实际采样值和C2之间的差值，则以跨越后的校验值为准，并结束校验流程，直到满足下一个满足自动校验的条件。

若跨越后的实际采样值和C2之间的差值大于跨越前的实际采样值和C2之间的差值，则以跨越前的校验值为准，那么校验值会退回一个step，并返回到跨越前的那个校验值，并结束校验流程，直到满足下一个满足自动校验的条件。

按照cross-return策略，在理论上，可以得到离中心频率约0.5个step所对应的频率精度。

如下四种情形会启动自动校准：

• CALON的上升沿（从0到1）；

• 当CALON=1时，参考信号丢失之后又恢复；

• 当采样计数器的值小于C1；

• 当采样计数器的值大于C3。

在CALON的上升沿，即便采样计数器的值大于C1并小于C3,也会启动自动校准，其目的在于，在CALON之后，能够尽快将HICK的频率调整到中心频率的0.5个step以内。

以上四种情形的自动校准的结果均能将HICK的频率调整到中心频率的0.5个step以内。所以为了获得最佳的校准精度，建议将step保持为默认值1。若将step设为0，则HICKCAL或者HICKTRIM将无法改变，也即，无法校准。

ACC配置解析

以下对ACC的配置接口及流程进行说明。

函数接口

表2. 配置函数列表

配置流程

• 系统以HICK作为系统时钟源，并打开ACC时钟；

• OTG_FS以HICK为时钟源并初始化OTGFS；

• 使能ACC相关中断；

• 配置C1/C2/C3值；

• 选择SOF源；

• 使能ACC并选择粗校验或者精校验。
  

案例 ACC校准HICK

功能简介

实现了使用ACC模块将HCIK校准在要求的精度内。

资源准备

1) 硬件环境:

对应产品型号的AT-START BOARD

2) 软件环境

project\at_start_f4xx\examples\acc\calibration

软件设计

1) 配置流程

• 开启ACC/OTGFS外设时钟

• 配置OTGFS设备和ACC模块

• 开启ACC

2) 代码介绍

• main函数代码描述

• 中断处理函数
  

实验效果

• 如若HICK时钟偏离正常值，ACC将自动启动校准（前提是OTGFS设备与主机成功连接），校准完成后在中断函数内会翻转LED2；产生SOF信号丢失后也会进入对应中断函数内翻转LED3。

OTGFS介绍

AT32F435/437包含2个独立的OTGFS，编号OTGFS1和OTGFS2，本章将描述OTGFS支持的一些基本功能。OTGFS1和OTGFS2特性完全相同。

图1 OTGFS框图

OTGFS特性

OTGFS通用特性：

• 支持USB2.0协议

• 内置独立1280字节SRAM

• 内置全速PHY

• 内置上下拉电阻

• SOF信号输出

• 低功耗模式

• 支持忽略VBUS状态

• 支持ID检测以切换主机设备模式

• 不支持HNP/SRP协议（PHY不支持，不能动态切换模式，只能根据ID状态切换模式）

• AHB时钟大于30MHz

OTGFS设备模式特性：

• 仅支持全速设备

• 支持内部1.5KΩ上拉

• 支持软件断开连接

• 支持1个双向控制端点0

• 支持7个IN端点,端点号1-7

• 支持7个OUT端点，端点号1-7

• 支持控制传输，大容量传输，中断传输，同步传输

• 端点接收FIFO共享

• 端点发送FIFO专用

• 支持无晶振（crystal-less）

OTGFS主机模式特性：

• 支持全速和低速

• 支持内部15KΩ下拉

• 支持16个主机通道

• 支持控制传输，大容量传输，中断传输，同步传输

• 通道接收FIFO共享

• 通道发送FIFO专用
  

OTGFS全速PHY

OTGFS内置支持全速/低速的PHY，为主机和设备模式提供通信支持。

1、DP和DM内置上下拉电阻，由OTGFS根据模式自动使能上下拉电阻

当OTGFS处于设备模式时，DP 1.5KΩ上拉自动使能

当OTGFS处于主机模式时，DP和DM 15KΩ下拉自动使能

2、ID线内置上拉

ID线为高电平，默认为设备模式

ID线为低电平，为主机模式

3、设备模式下的VBUS检测（可忽略VBUS检测）

设备模式下，仅支持VBUS高低电平检测，当VBUS为高电平，OTGFS认为是有效电平，将使能DP的上拉电阻，让主机识别到设备插入。当VBUS为低电平，OTGFS认为是无效电平，此时不使能DP上拉，处于断开模式。

在设备模式下，如果想不检测VBUS，可通过设置寄存器OTGFS_GCCFG.VBUSIG=1来实现，此时可将检测VBUS的引脚释放出来给其它外设使用。

4、PHY的低功耗模式

OTGFS全速PHY支持低功耗模式，可以通过设置寄存器OTGFS_GCCFG.LP_MODE=1让PHY处于低功耗模式。

OTGFS GPIO引脚

435/437 OTGFS1/2使用GPIO引脚如下表所示：

表1 OTGFS1 GPIO引脚

表2 OTGFS2 GPIO引脚

注：USB_OE信号当USB在传输数据时，会翻转此信号

OTGFS 48MHz时钟

需要给OTGFS提供48MHz±0.25%的时钟来用于USB总线采样。48MHz时钟可以直接来源HICK，也可以通过PLLCLK分频得到。

图2 USB 48MHz时钟来源

注意：当OTGFS作为HOST时，必须使用外部晶振通过PLL分频作为USB 48MHz时钟。

USB时钟选择HICK

通过设置如下寄存器选择HICK：

1、CRM_MISC1. HICKDIV=1；

HICK是否分频，1表示不分频，0表示6分频

2、CRM_MISC1. HICK_TO_USB=1;

1 表示USB 48MHz时钟来源是HICK，0表示来源为PLL分频。

如果USB 48MHz时钟来源选择HICK时，在设备模式下需要开启ACC（HICK自动校准）功能，ACC功能利用USB产生的SOF信号来作为参考信号，实现对HICK时钟的采样和校准。详细功能可参考RM HICK自动时钟校准（ACC）章节。

注意：当OTGFS作为HOST时，必须使用外部晶振通过PLL分频作为USB 48MHz时钟，因为在HOST模式下不能通过ACC校准HICK。

使用HICK作为USB 48MHz时钟代码示例：

USB时钟选择PLLCK分频

USB 48MHz时钟默认是由PLL通过分频得到，435/437系统时钟最高可达到288Mhz，通过配置USB分频因子，达到为USB提供48MHz时钟。

通过配置已下寄存器进行PLL分频：

• CRM_MISC2.USBDIV=USB分频因子

USB分频因子支持：1.5分频，不分频，2.5分频，2分频，3.5分频，3分频，4.5分频，4分频，5.5分频，5分频，6.5分频，6分频，7分频。

使用PLL分频作为USB 48MHz时钟代码示例：

OTGFS数据FIFO管理

OTGFS分配专用的1280 Byte SRAM作为数据FIFO，在主机或设备模式下，可通过软件配置寄存器给端点/通道分配FIFO。

注意：分配的FIFO总大小不要超过1280 Byte

设备模式下的FIFO分配

设备模式下所有端点的接收共享一个接收FIFO，每个端点的发送对应一个专有的发送FIFO。

图3 设备模式FIFO分配

1、RX_FIFO

所有端点的接收共享这一块FIFO，配置寄存器OTGFS_GRXFSIZ.RXFDEP，此寄存器值表示接收FIFO大小，注意单位为word（4Byte）。

2、TX_FIFO0

端点0的发送FIFO，配置寄存器OTGFS_DIEPTXF0，需要配置起始地址和FIFO大小。OTGFS_DIEPTXF0. INEPT0TXSTADDR=OTGFS_GRXFSIZ.RXFDEP

OTGFS_DIEPTXF0. INEPT0TXDEP=端点0发送FIFO大小

3、TX_FIFO1

端点1的发送FIFO，配置寄存器OTGFS_DIEPTXF1，需要配置起始地址和FIFO大小。

OTGFS_DIEPTXF1.INEPTXFSTADDR=OTGFS_GRXFSIZ.RXFDEP+端点0发送FIFO大小OTGFS_DIEPTXF1.INEPTXFDEP=端点1发送FIFO大小

...

注意：对应端点FIFO配置寄存器中FIFO大小值的单位都是word（4Byte）。

注意：发送端点的起始地址一般配置为前面所有端点已占用的FIFO大小，例程如端点2的发送FIFO起始地址为RX_FIFO大小+TX_FIFO0大小+TX_FIFO1大小。

主机模式下的FIFO分配

主机模式下，所有通道共享一个接收FIFO，通道发送FIFO分为非周期性发送FIFO和周期性发送FIFO。

非周期性和周期性通过传输类型来区分，每个主机通道寄存器都有配置传输类型，包含4种传输类型：控制传输（Control），同步传输（ISO），批量传输（Bulk），中断传输（Interrupt）

非周期性：控制传输（Control），批量传输（Bulk）

周期性传输：同步传输（ISO），中断传输（Interrupt）

图4 主机模式下FIFO分配

1、RX_FIFO

所有主机通道的接收共享这一块FIFO，配置寄存器OTGFS_GRXFSIZ.RXFDEP，此寄存器值表示接收FIFO大小，注意单位为word（4Byte）。

2、Non-periodic TxFIFO

非周期性的主机通道发送FIFO，配置寄存器OTGFS_GNPTXFSIZ，需要配置起始地址和FIFO大小。

OTGFS_GNPTXFSIZ. NPTXFSTADDR=OTGFS_GRXFSIZ.RXFDEP

OTGFS_GNPTXFSIZ. NPTXFDEP=非周期性发送FIFO大小

3、Periodic_TxFIFO

周期性的主机通道发送FIFO，配置寄存器OTGFS_HPTXFSIZ，需要配置起始地址和FIFO大小。

OTGFS_HPTXFSIZ.PTXFSTADDR=OTGFS_GRXFSIZ.RXFDEP+OTGFS_GNPTXFSIZ.NPTXFDEP

OTGFS_HPTXFSIZ. PTXFSIZE=周期性发送FIFO大小

注意：对应FIFO配置寄存器中FIFO大小值的单位都是word（4Byte）

OTGFS中断结构

图5 OTGFS中断结构

全局常用中断OTGFS_GINTSTS，此寄存器中包含了主机和设备的中断标志，部分中断标志只在设备模式或者主机模式下有效。

1、设备和主机模式都有效中断标志

OTGFS_GINTSTS. MODEMIS：模式不匹配（主机和设备都适用）

OTGFS_GINTSTS. SOF：SOF中断（主机和设备都适用）

OTGFS_GINTSTS. RXFLVL：接收FIFO非空（主机和设备都适用）

OTGFS_GINTSTS. CONIDSCHG：ID线状态变化（主机和设备都适用）

OTGFS_GINTSTS. WKUPINT：唤醒信号中断（主机和设备都适用）

2、仅主机模式下有效中断标志

OTGFS_GINTSTS. NPTXFEMP：非周期发送FIFO为空（主机适用）

OTGFS_GINTSTS. PRTINT：主机端口中断（主机适用）

OTGFS_GINTSTS. HCHINT：主机通道中断（主机适用）

OTGFS_GINTSTS. PTXFEMP：周期性发送FIFO为空（主机适用）

OTGFS_GINTSTS. DISCONINT：设备断开（主机适用）

3、仅设备模式下有效中断标志

OTGFS_GINTSTS. USBSUSP：设备挂起（设备适用）

OTGFS_GINTSTS. USBRST：USB复位（设备适用）

OTGFS_GINTSTS. ENUMDONE：枚举速度完成（设备适用）

OTGFS_GINTSTS. ISOOUTDROP：同步OUT包丢失（设备适用）

OTGFS_GINTSTS. IEPTINT：IN端点中断（设备适用）

OTGFS_GINTSTS. OEPTINT：OUT端点中断（设备适用）

OTGFS_GINTSTS. INCOMPISOIN：未完成的同步IN传输（设备适用）

图6 中断处理流程

OTGFS模式

通过配置如下寄存器让OTGFS处于OTG模式：

• OTGFS_GUSBCFG.FDEVMODE=0（非强制设备模式）

• OTGFS_GUSBCFG.FHSTMODE=0（非强制主机模式）

435/437 OTGFS可以通过检测ID线上的状态来确定当前处于设备模式还是主机模式。当ID状态为高电平时为设备模式，当ID状态为低电平时为主机模式。

寄存器GINTSTS.CURMOD=0，表示当前为设备模式

寄存器GINTSTS.CURMOD=1，表示当前为主机模式

另外可以根据GINTSTS. CONIDSCHG中断来检测当前ID线的状态是否有变化，当检测到ID线有变化时，根据当前的模式位（GINTSTS.CURMOD），应用程序选择初始化主机程序还是设备程序。

图7 OTG模式连接示意图

设备模式

435/437 OTGFS作为设备时仅支持全速设备,不支持低速和高速设备。支持8个IN端点（包括端点0），8个OUT端点（包括端点0）。

OTGFS强制作为设备

通过设定如下寄存器将OTGFS强制作为设备：

• OTGFS_GUSBCFG.FDEVMODE=1（强制设备模式）

• OTGFS_GUSBCFG.FHSTMODE=0（非强制主机模式）

图8 设备模式连接示意图

注意：绿色线表示可选连接，当使能VBUSIG信号时，VBUS引脚可作为普通I/O。

OTGFS设备常用功能

本节介绍OTGFS作为设备模式时的一些功能。

1、软件断开

可以通过配置设备模式下的寄存器，达到让设备断开与主机的连接。原理是通过控制DP的上拉使能来控制连接状态。

配置OTGFS_DCTL.SFTDISCON=1，DP上拉不使能，断开连接。

配置OTGFS_DCTL.SFTDISCON=0，DP上拉使能，开始连接。

2、Remote wakeup唤醒

当设备进入挂起状态之后，可以通过Remote wakeup功能唤醒主机。

唤醒流程：

• 设置OTGFS_DCTL.RWKUPSIG=1；

• 延迟1-15ms

• 设置OTGFS_DCTL.RWKUPSIG=0；

3、忽略VBUS信号

在设备模式下，可以忽略VBUS信号，此模式可以释放VBUS引脚给其它外设使用。通过配置OTGFS_GCCFG.VBUSIG=1来忽略VBUS信号。

OTGFS设备端点配置

本节简单介绍OTGFS端点寄存器的配置。
IN端点配置

IN端点寄存器OTGFS_DIEPCTLx（x为0~7）,端点寄存器存放端点的基本信息。

如下是一个IN端点的基本配置选项：

• OTGFS_DIEPCTLx.MPS（最大包长度）

• OTGFS_DIEPCTLx.EPTYPE（端点类型：控制传输，同步传输，块传输，中断传输）OTGFS_DIEPCTLxTXFNUM（发送FIFO编号，正常跟端点号相同）

• OTGFS_DIEPCTLx.USBACEPT（激活端点）

• OTGFS_DIEPCTLx.SNAK（设置端点为NAK状态）

• OTGFS_DIEPCTLx.CNAK（清除端点NAK状态）

• OTGFS_DIEPCTLx.STALL（设置端点为STALL状态）

• OTGFS_DIEPCTLx.EPTENA（开始传输数据）
  

OUT端点配置

OUT端点寄存器OTGFS_DOEPCTLx（x为0~7）,端点寄存器存放端点的基本信息。

如下是一个OUT端点的基本配置选项：

• OTGFS_DOEPCTLx.MPS（最大包长度）

• OTGFS_DOEPCTLx.EPTYPE（端点类型：控制传输，同步传输，块传输，中断传输）OTGFS_DOEPCTLx.USBACEPT（激活端点）

• OTGFS_DOEPCTLx.SNAK（设置端点为NAK状态）

• OTGFS_DOEPCTLx.CNAK（清除端点NAK状态）

• OTGFS_DOEPCTLx.STALL（设置端点为STALL状态）

• OTGFS_DOEPCTLx.EPTENA（开始传输数据）
  

主机模式

435/437 OTGFS作为主机模式时支持全速/低速设备，同时支持16个主机通道。

OTGFS强制作为主机

通过设定如下寄存器将OTGFS强制作为主机，此时DP/DM下拉自动使能：

• OTGFS_GUSBCFG.FDEVMODE=0（非强制设备模式）

• OTGFS_GUSBCFG.FHSTMODE=1（强制主机模式）

图9 主机模式连接示意图

OTGFS主机常用功能

1、支持全速和低速设备

通过OTGFS_HPRT.PRTSDP判断当前连接的设备是全速设备还是低速设备；OTGFS_HPRT.PRTSDP=1表示全速OTGFS_HPRT.PRTSDP=2表示低速

2、复位

通过设置OTGFS_HPRT.PRTRST来设置端口复位；OTGFS_HPRT.PRTRST=1；延时10msOTGFS_HPRT.PRTRST=0；

3、挂起

通过设置OTGFS_HPRT.PRTSUP=1来设置端口挂起，此时主机停止发送SOF；

OTGFS主机通道配置

主机通道配置寄存器

OTGFS_HCCHARx（x为0~15）,通道寄存器存放通道的基本信息。

如下是一个通道的基本配置选项：

• OTGFS_HCCHARx.MPS（最大包长度）

• OTGFS_HCCHARx.EPTNUM（指示设备端点号）

• OTGFS_HCCHARx.EPTDIR（指示设备端点方向 OUT/IN）

• OTGFS_HCCHARx.LSPDDEV（低速设备）

• OTGFS_HCCHARx.EPTYPE（端点类型：控制传输，同步传输，块传输，中断传输）

• OTGFS_HCCHARx.MC（周期性传输在每帧内传输的事务个数）

• OTGFS_HCCHARx.DEVADDR（设备地址）

• OTGFS_HCCHARx.ODDFRM（周期性传输奇数帧/偶数帧）

• OTGFS_HCCHARx.CHDIS（通道禁止）

• OTGFS_HCCHARx.CHENA（通道使能）

I2C接口简介

I2C接口是由数据线SDA和时钟线SCL构成，在标准模式下通信速度可达到100kHz，快速模式下则可以达到400kHz，增强快速模式可达到1MHz。一帧数据传输从开始信号开始，在结束信号后停止，在收到开始信号后总线被认为是繁忙的，当收到结束信号后，总线被认为再次空闲。I2C接口具有主机和从机模式、多主机功能、可编程建立和保持时间、时钟延展功能、DMA存取数据、支持SMBus 2.0协议等特点。

图1. I2C框图

I2C接口通信

主机通信流程

主机通信初始化

主机时钟初始化在启动外设(I2CEN)之前，必须先设置I2Cx_CLKCTRL寄存器的各个位用以配置I2C主时钟。

― DIV[7:0]：I2C时钟分频

― SDAD[3:0]：数据保持时间（tHD;DAT）

― SCLD[3:0]：数据建立时间（tSU;DAT）

― SCLH[7:0]：SCL高电平时间

― SCLL[7:0]：SCL低电平时间

该寄存器的配置可以使用Artery_I2C_Timing_Configuration时钟配置工具计算，见第三章节。

低电平控制：当检测到SCL总线为低电平时，内部SCLL计数器开始计数，当计数值达到SCLL值时，释放SCL线，SCL线变为高电平。

高电平控制：当检测到SCL总线为高电平时，内部SCLH计数器开始计数，当计数值达到SCLH值时，拉低SCL线，SCL线变为低电平，当在高电平期间，如果被外部总线拉低，那么内部SCLH计数器停止计数，并开始低电平计数，这为时钟同步提供了条件。

图2. 主机时钟的产生

2. 主机通信初始化

在启动通讯前须先设定I2C_CTRL2寄存器中的几项参数：

1) 设置传输字节数

― ≤255字节

配置I2C_CTRL2的RLDEN=0，关闭重载模式

配置I2C_CTRL2的CNT[7:0]=N

― ＞255字节

配置I2C_CTRL2的RLDEN=1，使能重载模式

配置I2C_CTRL2的CNT[7:0]=255

剩余传输字节数N=N-255

2) 设置传输结束模式

― ASTOPEN=0：软件结束模式，当数据传输完成后，I2C_STS的TDC标志置1，软件设置GENSTOP=1或者GENSTART=1，发送STOP条件或者START条件。

― ASTOPEN=1：自动结束模式，当数据传输完成后，自动发送STOP条件。

3) 设置从机地址

― 设置寻址的从机地址值（I2C_CTRL2的SADDR）

― 设置从机地址模式（I2C_CTRL2的ADDR10）

ADDR10=0：7位地址模式

ADDR10=1：10位地址模式

4) 设置传输方向（I2C_CTRL2的DIR）

― DIR=0：主机接收数据

― DIR=1：主机发送数据

5) 开始传输

设置I2C_CTRL2的GENSTART=1，主机开始在总线上发送START条件和从机地址。

3. 主机10 bits寻址的特殊时序初始化

在10位地址传输模式下，I2C_CTRL2的READH10用于产生特殊时序，当READH10=1时，支持如下传输序：主机先发送数据给从机，然后再从从机读取数据，传输时序图如下图所示：

图3. 10位地址的读访问READH10=1

主机在软件结束模式（ASTOPEN=0）下，发送数据到从机，当数据发送完成后设置READH10=1，然后再从从机接收数据。

图4. 10位地址的读访问READH10=0

主机通信初始化软件接口

主机通信初始化所用到的软件接口通过独立的函数接口实现，如下：

i2c_init函数三个参数分别为：所使用的I2C、数字滤波值和主机时钟配置值。

i2c_transmit_set函数用于初始化通信参数，包括：所使用的I2C、从机地址、传输字节数、停止条件产生模式和起始条件产生模式。

i2c_addr10_mode_enable函数用于使能10位地址模式。

i2c_addr10_header_enable函数用于使能10位地址头读取时序，即主机发送完整的10位从机地址读序列或主机只发送10位地址的前7位。
主机发送流程

1) I2C_TXDT数据寄存器为空，I2C_STS的TDIS=1；

2) 向TXDT数据寄存器写入数据，数据开始发送；

3) 重复1、2步骤直到发送CNT[7:0]个数据；

4) 如果此时I2C_STS的TCRLD=1（重载模式），分为以下两种情况：― 剩余字节数N>255：向CNT写入255，N=N-255，TCRLD被自动清0，传输继续；― 剩余字节数N≤255：关闭重载模式（RLDEN=0），向CNT写入N，TCRLD被自动清0，传输继续。5) 结束时序― 停止条件产生：

软件结束模式（ASTOPEN=0）：此时I2C_STS的TDC置1，设置GENSTOP=1产生STOP条件；

自动结束模式（ASTOPEN=1）：自动产生STOP条件。

― 等待产生STOP条件，当STOP条件产生时，I2C_STS的STOPF置1，将I2C_CLR的STOPC写1，清除STOPF标志，传输结束。

图5. I2C主机发送流程图

图6. I2C主机发送时序图

主机发送流程软件接口

主机发送通过独立的函数接口实现，如下：

i2c_master_transmit函数为i2c_application.c文件所提供的应用层接口函数，参数包括：I2C结构体指针、从机地址、发送数据指针、发送数据字节数和函数超时时间。

注：此函数为Artery所提供的标准主机发送函数。用户也可根据前述主机发送流程，自行编写主机发送函数。
主机接收流程

1) 当收到数据后，RDBF=1，读取RXDT数据寄存器，RDBF被自动清零；

2) 重复步骤2直到接收CNT[7:0]个数据；

3) 如果此时I2C_STS的TCRLD=1（重载模式），分为以下两种情况：

― 剩余字节数N>255：向CNT写入255，N=N-255，TCRLD被自动清0，传输继续；

― 剩余字节数N≤255：关闭重载模式（RLDEN=0），向CNT写入N，TCRLD被自动清0，传输继续。

4) 当在接收到最后一个字节时，主机会自动发送一个NACK。

5) 结束时序

― 停止条件产生：

软件结束模式（ASTOPEN=0）：此时I2C_STS的TDC置1，设置GENSTOP=1产生STOP条件；

自动结束模式（ASTOPEN=1）：自动产生STOP条件。

― 等待产生STOP条件，当STOP条件产生时，I2C_STS的STOPF置1，将I2C_CLR的STOPC写1，清除STOPF标志，传输结束。

图7. I2C主机接收流程图

图8. I2C主机接收时序图

主机接收流程软件接口

主机接收通过独立的函数接口实现，如下：

i2c_master_receive函数为i2c_application.c文件所提供的应用层接口函数，参数包括：I2C结构体指针、从机地址、接收数据指针、接收数据字节数和函数超时时间。

注：此函数为Artery所提供的标准主机接收函数。用户也可根据前述主机接收流程，自行编写主机接收函数。

从机通信流程

从机通信初始化

从机地址配置

每个I2C从设备可同时支持2个从设备地址，由OADDR1和OADDR2指定

I2C_OADDR1

— 通过ADDR1EN使能

— 通过ADDR1MODE配置为7位（默认）或10位地址

I2C_OADDR2

— 通过ADDR2EN使能

— 固定7位地址模式

— 可通过ADDR2MASK[2:0]来在进行地址匹配比较时屏蔽掉0~7个LSB地址位

ADDR2MASK=0表示7位地址中的每一位都要参与匹配比较

ADDR2MASK=7表示任何非保留地址的7位地址都会被该从设备应答

2. 从机地址匹配

当I2C启用的地址选中匹配时，ADDRF中断状态标志会被置1，如果ADDRIEN位为1，就会产生一个中断。如果两个从地址都使能，在地址匹配产生ADDR中断时，可以查看状态寄存器中的ADDR[6:0]来得知是OADDR1还是OADDR2被寻址了。

3. 从机字节控制模式（通常SMBus模式下才使用）

从设备可以对每个收到的字节进行应答控制。

所需配置：SCTRL=1&RLDEN=1&STRETCH=0&CNT≥1

从机字节控制流程：

1) 每收到一个字节TCRLD置位，时钟延展于第8和第9个脉冲之间

2) 软件读取RXDT中的值，并决定是否置位ACK

3) 软件重装载CNT=1来停止时钟延展

4) 应答或非应答信号在第9个脉冲时刻出现在总线上

注意：

置位SCTRL时，必须开启时钟延展，即STRETCH=0

CNT可以是大于1的值，来实现多个字节以自动ACK接收完毕后再启动应答控制，从设备发送时推荐关闭SCTRL，此时无需字节应答控制。
从机通信初始化软件接口

从机通信初始化所用到的软件接口通过独立的函数接口实现，如下：

i2c_own_address1_set函数用于配置OADDR1地址模式以及ADDR1地址值。

i2c_own_address2_set函数用于配置ADDR2地址值以及ADDR2屏蔽位。

i2c_own_address2_enable函数用于使能ADDR2地址。

i2c_slave_data_ctrl_enable函数用于使能从机字节控制模式。

i2c_clock_stretch_enable函数用于使能从机时钟延展功能。

i2c_reload_enable函数用于使能发送数据重载模式。

从机发送流程

1) 响应主机地址，匹配时回复ACK；

2) TXDT为空时，置位TDIS，从设备写入发送数据；

3) 每发送一个字节会收到ACK，且置位TDIS；

4) 如果收到NACK位：

— 置位NACKF，产生中断；

— 从设备自动释放SCL和SDA（以便主设备发送STOP或RESTART）；

5) 如果收到STOP位：

— 置位STOPF，产生中断；

当从机发送开启时钟延展（STRETCH=0）时，在等待ADDRF标志时和发送前一个数据的第9个时钟脉冲后，会把TXDT中的数据拷贝到移位寄存器中，如果此时TDIS还是置位，表示TXDT没有写进待发送数据，将发生时钟延展，如下流程图：

图9. I2C从机发送流程图

需要注意的是，在时钟延展关闭（STRETCH=1）的情况下，如果在将要传输数据的第一个Bit位开始发送之前，也就是SDA边沿产生之前，如果数据还未写入TXDT数据寄存器，那么会发生欠载错误，此时I2C_STS的OUF将会置1，并将0xFF发送到总线。

为了能及时的写入数据，可以在通信开始前，先将数据写入到DT寄存器：软件先将TDBE置1，目的是为了清空TXDT寄存器的数据，然后将第一个数据写入TXDT寄存器，此时TDBE清零。

图10. I2C从机发送时序图

从机发送流程软件接口

从机发送通过独立的函数接口实现，如下：

指针、发送数据指针、发送数据字节数和函数超时时间。

注：此函数为Artery所提供的标准从机发送函数。用户也可根据前述从机发送流程，自行编写从机发送函数。
从机接收流程

1) 当收到数据后，RDBF=1，读取RXDT数据寄存器，RDBF被自动清零；

2) 重复步骤2直到所有数据接收完成；

3) 等待收到STOP条件，当收到STOP条件时，I2C_STS的STOPF置1，将I2C_CLR的STOPC写1，清除STOPF标志，传输结束。

图11. I2C从机接收流程图

图12. I2C从机接收时序图

从机接收流程软件接口

从机接收通过独立的函数接口实现，如下：

i2c_slave_receive函数为i2c_application.c文件所提供的应用层接口函数，参数包括：I2C结构体指针、接收数据指针、接收数据字节数和函数超时时间。

注：此函数为Artery所提供的标准从机接收函数。用户也可根据前述从机接收流程，自行编写从机接收函数。

I2C配置工具

功能简介

I2C配置工具Artery_I2C_Timing_Configuration.exe可以实现对主机和从机的时钟、数字滤波、模拟滤波配置。

资源准备

1) 软件环境Artery_I2C_Timing_Configuration.exe

图13. Artery I2C Timing Configuration

使用步骤

1) 选择芯片型号

选择当前使用的芯片型号，例如可以选择AT32F435、AT32F437。

2) 选择设备模式

• Master：主模式，I2C作为主机；

• Slave：从模式，I2C作为从机。

3) 选择I2C速度模式

• Standard-mode：标准模式，范围0~100kHz；

• Fast-mode：快速模式，范围0~400kHz；

• Fast-mode Plus：增强快速模式，范围0~1000kHz。

4) 设置I2C速度（单位kHz）

根据实际需求设置I2C通信速度，例如需要通信速度为10kHz，那么这里设置为10。

5) 设置I2C时钟源频率（单位kHz）

根据实际使用的I2C时钟源频率来配置，例如AT32435 I2C时钟源为PCLK1，当AT32435主频为288MHz，APB1为144MHz时，这里设置为144000。

6) 模拟滤波使能

On：打开；

Off：关闭。

模拟滤波使能后，将过滤50ns以下的脉冲。

7) 数字滤波（范围0~15）

数字滤波时间=数字滤波值x TI2C_CLK；

其中TI2C_CLK=1/I2C时钟源频率。

当值为0时，数字滤波关闭，当值>0时将过滤小于数字滤波时间的脉冲。

8) 上升时间（tr单位ns）SCL和SDA总线的上升沿，如图18所示。I2C协议中规定了在标准模式（Standard-mode）、快速模式（Fast-mode）、增强快速模式（Fast-mode Plus）下的范围，详情请参照表1。上升时间和上拉电阻的阻值关系很大，上拉电阻越小，上升时间越短，可以支持的通信速度就越快，但是功耗也越高。

表2中给出了一些常用上拉电阻阻值所对应的上升沿时间，实际可能会因为总线挂的设备数量、布线等差异而有所不同，仅供参考。

9) 下降时间（tf单位ns）

SCL和SDA总线的下降沿，如图18所示。I2C协议中规定了在标准模式（Standard-mode）、快速模式（Fast-mode）、增强快速模式（Fast-mode Plus）下的范围，详情请参照表1。

图14. 上升沿（tr）下降沿（tf）规范

表1. I2C时间规范

表2. 常用上拉电阻阻值的tr、tf参考值(VDD=3.3V)

注：该值是总线上连接两片AT32 MCU，一个作为主机，一个作为从机测试出来的值，实际可能会因为总线挂的设备数量、布线等差异而有所不同。

10) 产生代码

点击产生代码，上诉配置的值，将会以代码的形式产生出来，如下图红框所示，只需要将右侧输出的代码替换到自己的程序即可。

图15. 代码产生

案例 读写EEPROM

功能简介

使用硬件I2C接口对EEPROM存储设备进行读写访问。

资源准备

1) 硬件环境

对应产品型号的AT-START BOARD

4.7K上拉电阻

EEPROM存储设备

2) 软件环境

project\at_start_f4xx\examples\i2c\eeprom

软件设计

1) 配置流程

• 开启I2C外设时钟

• 配置I2C所复用的GPIO

• 配置I2C所用的DMA通道

• 使能I2C外设接口

• 写入EEPROM并读取写入的数据

• 比较读写数据内容是否正确

2)代码介绍

• main函数代码描述
  

实验效果

• 如若读写数据完全相同，则LED3会被点亮。
  

案例 轮询方式通信

功能简介

通过轮询方式让两块AT-START BOARD的I2C接口进行通信，测试作为主机或从机发送和接收数据。

资源准备

1) 硬件环境

对应产品型号的AT-START BOARD两块

4.7K上拉电阻

2) 软件环境

project\at_start_f4xx\examples\i2c\communication_poll

软件设计

1) 配置流程

• 开启I2C外设时钟

• 配置I2C所复用的GPIO

• 使能I2C外设接口

• 从机准备接收数据

• 主机发送数据

• 从机准备发送数据

• 主机接收数据

• 主机从机对比发送和接收到的数据是否正确

2) 代码介绍

• main函数代码描述

实验效果

• 通过宏定义：#define MASTER_BOARD来选择两块板子的主从关系；

• 如若主机或从机的读写数据完全相同，则LED3会被点亮，否则LED2会不停闪烁。
  

案例 中断方式通信

功能简介

通过中断方式让两块AT-START BOARD的I2C接口进行通信，测试作为主机或从机发送和接收数据。

资源准备

3) 硬件环境

对应产品型号的AT-START BOARD两块

4.7K上拉电阻

4) 软件环境

project\at_start_f4xx\examples\i2c\communication_int

软件设计

3) 配置流程

• 开启I2C外设时钟

• 配置I2C所复用的GPIO

• 使能I2C外设接口

• 使能I2C中断

• 从机准备接收数据

• 主机发送数据

• 从机准备发送数据

• 主机接收数据

• 主机从机对比发送和接收到的数据是否正确

4) 代码介绍

• main函数代码描述

• 主机中断处理函数代码描述

• 从机中断处理函数代码描述
  

实验效果

• 通过宏定义：#define MASTER_BOARD来选择两块板子的主从关系；

• 如若主机或从机的读写数据完全相同，则LED3会被点亮，否则LED2会不停闪烁。

案例 DMA方式通信

功能简介

通过DMA方式让两块AT-START BOARD的I2C接口进行通信，测试作为主机或从机发送和接收数据。

资源准备

5) 硬件环境

对应产品型号的AT-START BOARD两块

4.7K上拉电阻

6) 软件环境

project\at_start_f4xx\examples\i2c\communication_dma

软件设计

5) 配置流程

• 开启I2C外设时钟

• 配置I2C所复用的GPIO

• 配置I2C所使用的DMA通道

• 使能I2C外设接口

• 从机准备接收数据

• 主机发送数据

• 从机准备发送数据

• 主机接收数据

• 主机从机对比发送和接收到的数据是否正确

6) 代码介绍

• main函数代码描述

• 主机DMA发送接收完成中断处理函数代码描述
  

实验效果

• 通过宏定义：#define MASTER_BOARD来选择两块板子的主从关系；

• 如若主机或从机的读写数据完全相同，则LED3会被点亮，否则LED2会不停闪烁。

EE Awards Asia为亚洲区半导体和电子业的年度颁奖盛会，全球137家相关科技企业，超过400份提名角逐，奖项包含新创奖、产品奖、人气奖、企业奖与推荐奖，共有22个奖项进行投票，同时邀请各个专业领域工程师评选出最优秀的品牌和产品。

今年雅特力AT32F435/437荣幸获选「亚洲区—年度最佳MCU/Driver IC产品奖」，得到亚洲区微控制器市场高度认可，由雅特力产品与营销处长杜立博先生代表公司上台领奖。

经过市场不断的淬炼和客户的反馈下，AT32 MCU逐渐在全球微控制器市场中脱颖而出，最具代表性的超高性能AT32F435/437微控制器，一经推出便获得众多工程师青睐，该产品采用32位ARM® Cortex®-M4内核，创下M4业界CPU最高主频288MHz，并提供超大容量4032KB Flash和高达512KB SRAM，和丰富的外设资源，如2xOTG、2xQSPI、8xUART、2xCAN、4xSPI/I2S和3组5.33 Msps高速ADC独立引擎，使MCU能够处理更高阶、复杂的运算工作；此外产品集成数字摄影机并行DVP接口，可用于补捉CMOS影像摄影机所输出的并行数据；同时整合XMC接口，支持外接SDRAM、SRAM和PSRAM等储存器扩展储存空间，满足客户对可视化影像、听觉、触觉等操作应用要求。为了加快网络传输效率和稳定性，AT32F437还兼容IEEE-802.3 10/100 Mbps Ethernet以太网络控制器，协助开发人员降低设备物料成本，拓展应用领域，如物联网、工业控制、工业自动化、智能制造和5G通讯等。

AT32全系列MCU支持Pin-to-Pin接口，方便客户快速替换升/降级选型，且支持工业级芯片温度范围-40~105℃，适合应用于各种严苛的工业或户外场景。雅特力正全力投入打造一个全方位的MCU平台生态系统，专注于开发ARM® Cortex®-M4/M0+微控制器，不断提升CPU效能，推出相对业界更大内存、超低功耗、丰富外设的高性能产品，搭配自主研发sLib二次开发安全库，持续朝向28nm/40nm先进制程、高效能的市场研发精进。丰富多元的产品系列，不同尺寸的封装选择，具有竞争力的价格和良好的质量与服务，AT32 MCU各具特色的优势性能，协助客户共同实现终端智慧科技。