在对某些不容易复现的问题进行代码调时，需要观察内部时钟的情况，但往往代码之前并没有使能 MCO 功能，在这种情况下就可以使用寄存器直接配置来输出内部时钟到GPIO 脚位上进行观察和测试。下面的例子就是在调试 STM32G474 很难复现的一个问题，调试暂停时，通过 PC 端调试工具直接更改寄存器配置来使能 MCO 功能输出 SYSCLK 到 GPIO 口的方法。
详阅请点击下载：《直接修改寄存器来输出内部时钟的方法》
来源：STM32单片机
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
简介
时钟是芯片正确高效运行的基础，正确的时钟配置是芯片能正确运行的必要条件，其重要性不言而喻。AT32各系列产品的时钟配置部分可能存在细微的差异和需要注意的事项，本文档就着重针对各系列的情况来详细介绍如何结合雅特力提供的V2.x.x的板级支持包（BSP）来配置时钟。
以下介绍时钟配置的方法主要分两种：
1、以手动编写代码调用BSP中提供的驱动函数接口来进行时钟配置。
2、采用时钟工具来配置并生成相应的源码文件。
时钟树
在进行时钟配置之前，应充分了解对应芯片的时钟树结构，这样在进行时钟配置时才会游刃有余。对于系统时钟频率及路径的配置我们需要关注时钟源、倍频及系统时钟部分。类似如下图：
图1. 时钟框图
可由图中得到以下几个关键信息：
1) SCLKSEL：系统时钟可以由HEXT、PLLCLK、HICK三大时钟源提供。
2) HEXT：HEXT是外部高速时钟，其可以外接范围是4~25 MHz的晶振或时钟源。
3) HICK：HICK RC是内部高速振荡器，频率为48 MHz。HICK时钟由内部振荡器给出，但在初始情况下由HICKDIV控制并默认6分频后为8 MHz，亦可配置为不分频，保持48 MHz的频率。
4) PLLCLK：PLL时钟=PLL输入时钟*PLL倍频系数。
5) PLL输入时钟：PLL的输入时钟由PLLRCS及PLLHEXTDIV共同决定，其细分可分为三个来源：HICK 4MHz、HEXT和HEXTDIV，HEXTDIV由HEXT时钟2分频。
代码配置解析
以下将以库函数接口为核心来对时钟配置流程和方法进行说明。
函数接口
各系列产品对应提供的BSP中对硬件的时钟设置部分已封装好接口函数以供调用，以下罗列出时钟配置常用的函数接口，各函数的具体参数及返回值类型等请参考at32f425_crm.c/.h文件。
时钟配置流程
按常规应用来讲解时钟配置流程，其内容可大致分为如下步骤：
图2. 时钟配置流程图
复位（CRM Reset）
首先按规范流程应复位CRM配置参数，其主要是将系统时钟切换到HICK，其余的系统时钟配置寄存器写入默认值，待后续进行新配置参数的写入。函数调用的代码实现如下：
Flash等待周期（Set Flash Wait Cycle）
AT32F425片上采用的是嵌入式Flash，当运行在不同的主频下时需对应设定Flash等待周期。flash等待周期与运行主频关系如下：
函数调用的代码实现如下：
时钟源配置（Clock Source Configuration）
与系统时钟相关的高速时钟源主要包括HEXT和HICK，PLL也是使用以上时钟源来进行倍频。需要在配置使能PLL前将所使用的PLL参考时钟源开启并等待其稳定。
HEXT
外部高速时钟如采用外接有源时钟的方式时，可开启旁路模式来进行使用，采用晶振时，不能开启旁路模式，旁路模式应在外部高速时钟源使能前进行设定，其默认情况为关闭。旁路模式使能代码实现如下：
使能HEXT时钟源并等待HEXT时钟稳定，代码实现如下：
HICK
内部高速时钟是由芯片内部振荡器提供，使能HICK时钟源并等待HICK时钟稳定，代码实现如下：
PLL配置（PLL Configuration）
PLL配置主要包括：PLL时钟源、PLL倍频系数、PLL倍频频率范围等的设置。倍频时钟公式为：PLLCLK=PLL输入时钟*PLL倍频系数。
PLL时钟源
PLL时钟源细分有三个来源：1、HICK（4 MHz），2、HEXT，3、HEXT分频时钟，PLL时钟源应在PLL配置使能前开启并等待稳定。以上PLL时钟源在crm_pll_config函数中对应的参数定义如下：
当选择PLL时钟源为CRM_PLL_SOURCE_HEXT_DIV时，HEXT的分频系数默认为2分频。
PLL倍频系数
倍频系数为2~64倍可选，但应该注意最高主频限制，以此按实际情况来合适选择倍频系数，如8倍频使用参数CRM_PLL_MULT_8。
当PLL参数设置完成后，即可开启PLL并等待PLL稳定。示例：外部时钟晶振8 MHz，采用HEXT 2分频时钟作为PLL时钟源，PLLCLK倍频到96 MHz的代码实现如下：
总线分频（Set Bus Frequency Division）
总线分频包含SCLK到AHBCLK分频、AHBCLK到APB1CLK分频、AHBCLK到APB2CLK分频。AHB总线1分频、APB1/APB2总线1分频的代码实现如下：
切换系统时钟（Switch System Clock）
系统时钟来源主要有三个：HICK、HEXT、PLLCLK。在切换系统时钟到如上时钟源时应提前确保对应时钟源已稳定。
HICK系统时钟
内部高速时钟在系统复位重新运行时默认作为系统时钟，后期代码进行设定时，可有两种频率值来进行设定（8 MHz和48 MHz）。如图1所述HICK默认情况下用的是8 MHz，可配置为48 MHz。
HICK 8 MHz用作系统时钟的代码实现如下：
HICK 48 MHz用作系统时钟的代码实现如下：
HEXT系统时钟
外部高速时钟用作系统时钟时，其系统时钟频率以实际使用的外部时钟频率为准，范围为4~25 MHz。HEXT用作系统时钟的代码实现如下：
PLLCLK系统时钟
PLLCLK用作系统时钟时，其系统时钟频率以实际的PLL倍频结果为准。其最高频率应满足芯片规格为基础。PLLCLK用作系统时钟的代码实现如下：
更新核心频率（Update Core Frequency）
提供的BSP中，其代码框架内保留了一个表示系统核心频率的参数值system_core_clock，其保存的是CPU核心的运行频率值，应该在每次系统时钟配置完成后来进行更新。为的是在整个代码框架下，各外设驱动的频率配置能很快获取到当前核心运行频率值并使用。代码实现如下：
时钟配置示例
以下将以完整的时钟配置流程来进行说明，示例：由8 MHz外部时钟晶振作为时钟源，其2分频路径经PLL倍频到96 MHz并用做系统时钟，AHB采用1分频，APB1/APB2采用1分频。函数system_clock_config代码实现如下：
时钟工具
时钟配置工具是雅特力科技为方便对AT32系列MCU进行时钟配置而开发的一个图形化配置工具，其主旨是使用户清晰了解时钟路径和配置出期望的时钟频率并生成源码文件。
环境要求
软件要求
需要Windows7及以上操作系统支持。
安装
软件安装
本软件不需要安装，只需直接运行可执行程序AT32_New_Clock_Configuration.exe。
功能介绍
本章节将介绍此工具的基本操作，其主要的启动界面和配置界面如下所示
图3. 启动界面
图4. 配置界面
菜单栏
菜单栏内容如图所示：
图5. 菜单栏
“项目”（Project）菜单：
新建：新建时钟配置项目打开：打开已存在的配置项目保存：保存已打开的配置项目
“语言”（Language）菜单：
English：选择English作为显示语言简体中文：选择简体中文作为显示语言
“生成代码”（General code）菜单：
当在对应型号的操作配置界面将所期望的时钟路径和时钟频率配置完成之后，可点击“生成代码”菜单来选择源码文件的存储路径并生成相应的源码文件。
“帮助”（Help）菜单：
新版本下载：联网进行新版本下载版本：查看当前版本
新建配置项目
双击打开时钟配置工具，可看到图示的启动界面，可点击“项目”菜单-->“新建”，进行配置项目的新建，在新建配置项目的过程中需要对芯片的系列所属进行选择，操作方法如下图所示
图6. MCU选择界面
MCU系列的选择，可点击下拉框来进行选择，当选择好MCU后点击“确定”可进入到时钟配置界面。
配置界面的使用
配置界面主要用来进行时钟路径及参数的配置，以下的介绍将以AT32F425系列作为示例来展开进行，其余系列的配置方法与此类似。
整个配置界面主要可以分为四个大块，如下图所示
图7. 配置界面框架
1. 标题部分：用于展示当前配置项目所选择的MCU系列。
2. 配置部分：用于对时钟路径和时钟参数进行选择和配置，以达到期望的应用需求。
3. 输出部分：用于时钟输出（CLKOUT）的配置。
4. 在SCLK栏也可在选中PLL为系统时钟时作为输入框，可输入期望的系统时钟频率来反向自动配置出倍频参数。
5. 结果部分：用于显示当前外设所使用的时钟频率及总线上的外设。
接下来就着重介绍一下配置部分的使用。配置部分的流程界面是对应着MCU时钟树来进行的，各系列MCU的此部分可能存在着差异，但使用方式大同小异。时钟路径的配置可按流程对各开关进行点选来进行选择，配置部分如下图所示，将逐个流程点的功能及其注意事项进行介绍。
图8. 时钟配置框
1. ertc使能：ertc时钟代码配置的使能下拉框。
2. ertcsel：点选框，ertc时钟源选择。当ertc使能开启后，此点选框可配置。
3. lext bypass：外部低速时钟的旁路使能。
4. hext：此为输入框，8 MHz为所采用外部时钟源的默认频率，用户可根据实际使用的外部时钟源频率进行修改。（注：此8 MHz被修改为其他频率值时，对应的BSP中demo目录下的inc/at32f415_conf.h文件内的HEXT_VALUE宏定义也应该一致修改，也可以采用工具生成的at32f415_conf.h文件来进行使用）。
5. hext bypass：高速外部时钟的旁路使能。
6. pllhextdiv：点选框，当HEXT作为PLL时钟源时，可配置输入频率为HEXT分频或HEXT不分频。
7. pllrcs：点选框，可配置PLL时钟源为HEXT或HICK。
8. pll_mode：下拉框，可选择PLL的配置模式（normal或flexible）
9. 倍频系数：选择normal模式时使用PLL_MULT参数进行倍频，计算公式为：PLLCLK=PLL输入时钟*PLL_MULT，选择flexible模式时使用PLL_MS、PLL_NS和PLL_FR参数进行倍频，计算公式为：PLLCLK=PLL输入时钟/PLL_MS*PLL_NS/PLL_FR。为了用户的使用方便，在选定PLL输入时钟源后，结果部分的sclk框中输入目标时钟并按下键盘“Enter”键，会自动计算一组倍频参数以满足用户期望或相近的时钟频率sclk select：点选框，可配置HEXT、PLL或HICK作为系统时钟。
10. sclk select：点选框，可配置HEXT、PLL或HICK作为系统时钟。
11. sclk频率：当采用正向配置时，此作为系统时钟频率的配置结果显示，当将其用作输入框时，输入期望的频率后点击回车键，会根据此输入值反向计算一组合适的或最接近期望值的PLL配置参数。
12. hick to sclk：点选框，当sclk select选择HICK作为系统时钟时，可配置HICK的8 MHz或48MHz到系统时钟（注：当选择48 MHz HICK到系统时钟后，CLKOUT输出HICK时的频率也为48 MHz）。13. usbdiv：下拉框。当PLL时钟被选作为USB的时钟来源时，此处配置PLL时钟到USB时钟的分频系数。
14. USB使能：USB时钟代码配置的使能下拉框。
15. USB时钟频率的显示。此显示栏会实时计算USB时钟的频率并显示，如果配置出来的USB时钟不等于48 MHz时，显示出来的USB时钟频率会标注为红色，而实际应用中没有用到USB时选择disable则不会显示。（注：此部分只针对USB时钟频率的配置，USB外设时钟使能需自行额外打开）
生成代码
当时钟配置完成后，可点击生成代码，然后选择代码生成的路径并确认，最后会在所选目录下生成两个文件夹inc和src，源文件存放在src文件夹下，头文件存放在inc文件夹下。这些文件可结合到BSP_V2.x.x内的工程来进行使用。可以采用新生成的时钟代码文件（at32f4xx_clock.c/at32f4xx_clock.h/at32f4xx_conf.h）将原BSP demo中的对应文件替换，在main函数中进行system_clock_config函数调用即可。
注意事项
外部时钟源(HEXT)修改
因本文档所示例的demo和配置工具都默认采用的8 MHz外部时钟频率，当实际硬件使用的外部时钟源是非8 MHz频率时需注意以下几点。
代码修改
1、以实际的外部时钟频率按文中时钟配置流程章节所描述的时钟配置流程及方法来编写相应的代码，配置出期望的时钟配置及时钟路径。
2、修改对应demo工程中at32f4xx_conf.h文件的HEXT_VALUE值，以实际使用的外部时钟源频率值来进行修改。如实际外部高速时钟使用12.288 MHz的晶振或时钟源时，at32f4xx_conf.h文件应修改如下：
工具修改
1、在时钟配置工具中的HEXT输入框内填入外部时钟源实际频率值并按“Enter”键确认。
2、配置好所需的时钟路径及时钟频率，生成代码。采用新生成的时钟代码文件（at32f4xx_clock.c/at32f4xx_clock.h/ at32f4xx_conf.h）将原BSP demo中的对应文件替换或取其中函数内容进行替换，在main函数中进行system_clock_config函数调用即可。
工具使用
在使用本时钟配置工具时需注意：
1. 此工具生成的时钟配置源码文件需结合雅特力科技提供的BSP_V2.x.x进行使用。
2. 不同系列所生成的时钟配置源码文件不能型号混用，只能在相对应的工程项目中进行调用。
3. 配置工具中各输入框参数修改后，请以“Enter”键结束。
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
简介
时钟是芯片正确高效运行的基础，正确的时钟配置是芯片能正确运行的必要条件，其重要性不言而喻。AT32各系列产品的时钟配置部分可能存在细微的差异和需要注意的事项，本文档就着重针对各系列的情况来详细介绍如何结合雅特力提供的V2.x.x的板级支持包（BSP）来配置时钟。
以下介绍时钟配置的方法主要分两种：
1、以手动编写代码调用BSP中提供的驱动函数接口来进行时钟配置。
2、采用时钟工具来配置并生成相应的源码文件。
时钟树
在进行时钟配置之前，应充分了解对应芯片的时钟树结构，这样在进行时钟配置时才会游刃有余。对于系统时钟频率及路径的配置我们需要关注时钟源、倍频及系统时钟部分。类似如下图：
图1. 时钟框图
可由图中得到以下几个关键信息：
1) SCLKSEL：系统时钟可以由HEXT、PLLCLK、HICK三大时钟源提供。
2) HEXT：HEXT是外部高速时钟，其可以外接范围是4~25 MHz的晶振或时钟源。
3) HICK：HICK RC是内部高速振荡器，频率为48 MHz。HICK时钟由内部振荡器给出，但在初始情况下由HICKDIV控制并默认6分频后为8 MHz，亦可配置为不分频，保持48 MHz的频率。
4) PLLCLK：PLL时钟=PLL输入时钟*PLL倍频系数。
5) PLL输入时钟：PLL的输入时钟由PLLRCS及PLLHEXTDIV共同决定，其细分可分为三个来源：HICK 4MHz、HEXT和HEXTDIV，HEXTDIV由HEXT时钟2分频。
代码配置解析
以下将以库函数接口为核心来对时钟配置流程和方法进行说明。
函数接口
各系列产品对应提供的BSP中对硬件的时钟设置部分已封装好接口函数以供调用，以下罗列出时钟配置常用的函数接口，各函数的具体参数及返回值类型等请参考at32f413_crm.c/.h文件。
时钟配置流程
按常规应用来讲解时钟配置流程，其内容可大致分为如下步骤：
图2. 时钟配置流程图
复位（CRM Reset）
首先按规范流程应复位CRM配置参数，其主要是将系统时钟切换到HICK，其余的系统时钟配置寄存器写入默认值，待后续进行新配置参数的写入。函数调用的代码实现如下：
时钟源配置（Clock Source Configuration）
与系统时钟相关的高速时钟源主要包括HEXT和HICK，PLL也是使用以上时钟源来进行倍频。需要在配置使能PLL前将所使用的PLL参考时钟源开启并等待其稳定。
HEXT
外部高速时钟如采用外接有源时钟的方式时，可开启旁路模式来进行使用，采用晶振时，不能开启旁路模式，旁路模式应在外部高速时钟源使能前进行设定，其默认情况为关闭。旁路模式使能代码实现如下：
使能HEXT时钟源并等待HEXT时钟稳定，代码实现如下：
HICK
内部高速时钟是由芯片内部振荡器提供，使能HICK时钟源并等待HICK时钟稳定，代码实现如下：
PLL配置（PLL Configuration）
PLL配置主要包括：PLL时钟源、PLL倍频系数、PLL倍频频率范围等的设置。倍频时钟公式为：PLLCLK=PLL输入时钟*PLL倍频系数。
PLL时钟源
PLL时钟源细分有三个来源：1、HICK（4 MHz），2、HEXT，3、HEXT分频时钟，PLL时钟源应在PLL配置使能前开启并等待稳定。以上PLL时钟源在crm_pll_config函数中对应的参数定义如下：
当选择PLL时钟源为CRM_PLL_SOURCE_HEXT_DIV时，HEXT的分频系数默认为2分频。
PLL倍频系数
倍频系数为2~64倍可选，但应该注意最高主频限制，以此按实际情况来合适选择倍频系数，如8倍频使用参数CRM_PLL_MULT_8。
PLL频率范围
频率范围主要以倍频后的PLLCLK频率来做设定，其范围参数以72 MHz为界限设定，如下：
当PLL参数设置完成后，即可开启PLL并等待PLL稳定。示例：外部时钟晶振8 MHz，采用HEXT 2分频时钟作为PLL时钟源，PLLCLK倍频到192 MHz的代码实现如下：
总线分频（Set Bus Frequency Division）
总线分频包含SCLK到AHBCLK分频、AHBCLK到APB1CLK分频、AHBCLK到APB2CLK分频。AHB总线1分频、APB1/APB2总线2分频的代码实现如下：
切换系统时钟（Switch System Clock）
系统时钟来源主要有三个：HICK、HEXT、PLLCLK。在切换系统时钟到如上时钟源时应提前确保对应时钟源已稳定。
顺滑模式
时钟顺滑模式是为了确保整个系统时钟切换过程的稳定而设计，当即将切换为系统时钟的目标时钟频率大于108 MHz时应开启时钟顺滑模式，所以其主要应用对象为PLLCLK用作系统时钟时的场景。
通常使用方法是在系统时钟切换前开始，切换成功后关闭。代码实现如下：
HICK系统时钟
内部高速时钟在系统复位重新运行时默认作为系统时钟，后期代码进行设定时，可有两种频率值来进行设定（8 MHz和48 MHz）。如图1所述HICK默认情况下用的是8 MHz，可配置为48 MHz。
HICK 8 MHz用作系统时钟的代码实现如下：
HICK 48 MHz用作系统时钟的代码实现如下：
HEXT系统时钟
外部高速时钟用作系统时钟时，其系统时钟频率以实际使用的外部时钟频率为准，范围为 4~25 MHz。HEXT用作系统时钟的代码实现如下：
PLLCLK系统时钟
PLLCLK用作系统时钟时，其系统时钟频率以实际的PLL倍频结果为准。其最高频率应满足芯片规格为基础。PLLCLK用作系统时钟的代码实现如下：
更新核心频率（Update Core Frequency）
提供的BSP中，其代码框架内保留了一个表示系统核心频率的参数值system_core_clock，其保存的是CPU核心的运行频率值，应该在每次系统时钟配置完成后来进行更新。为的是在整个代码框架下，各外设驱动的频率配置能很快获取到当前核心运行频率值并使用。代码实现如下：
时钟配置示例
以下将以完整的时钟配置流程来进行说明，示例：由8 MHz外部时钟晶振作为时钟源，其2分频路径经PLL倍频到192 MHz并用做系统时钟，AHB不分频，APB1/APB2采用2分频。函数system_clock_config代码实现如下：
时钟工具
时钟配置工具是雅特力科技为方便对AT32系列MCU进行时钟配置而开发的一个图形化配置工具，其主旨是使用户清晰了解时钟路径和配置出期望的时钟频率并生成源码文件。
环境要求
软件要求
需要Windows7及以上操作系统支持。
安装
软件安装
本软件不需要安装，只需直接运行可执行程序AT32_New_Clock_Configuration.exe。
功能介绍
本章节将介绍此工具的基本操作，其主要的启动界面和配置界面如下所示
图3. 启动界面
图4. 配置界面
菜单栏
菜单栏内容如图所示：
图5. 菜单栏
“项目”（Project）菜单：
新建：新建时钟配置项目打开：打开已存在的配置项目保存：保存已打开的配置项目
“语言”（Language）菜单：
English：选择English作为显示语言简体中文：选择简体中文作为显示语言
“生成代码”（General code）菜单：
当在对应型号的操作配置界面将所期望的时钟路径和时钟频率配置完成之后，可点击“生成代码”菜单来选择源码文件的存储路径并生成相应的源码文件。
“帮助”（Help）菜单：
新版本下载：联网进行新版本下载版本：查看当前版本
新建配置项目
双击打开时钟配置工具，可看到图示的启动界面，可点击“项目”菜单-->“新建”，进行配置项目的新建，在新建配置项目的过程中需要对芯片的系列所属进行选择，操作方法如下图所示
图6. MCU选择界面
MCU系列的选择，可点击下拉框来进行选择，当选择好MCU后点击“确定”可进入到时钟配置界面。
配置界面的使用
配置界面主要用来进行时钟路径及参数的配置，以下的介绍将以AT32F413系列作为示例来展开进行，其余系列的配置方法与此类似。
整个配置界面主要可以分为四个大块，如下图所示
图7. 配置界面框架
标题部分：用于展示当前配置项目所选择的MCU系列。
配置部分：用于对时钟路径和时钟参数进行选择和配置，以达到期望的应用需求。
输出部分：用于时钟输出（CLKOUT）的配置。
在SCLK栏也可在选中PLL为系统时钟时作为输入框，可输入期望的系统时钟频率来反向自动配置出倍频参数。
结果部分：用于显示当前外设所使用的时钟频率及总线上的外设。
接下来就着重介绍一下配置部分的使用。配置部分的流程界面是对应着MCU时钟树来进行的，各系列MCU的此部分可能存在着差异，但使用方式大同小异。时钟路径的配置可按流程对各开关进行点选来进行选择，配置部分如下图所示，将逐个流程点的功能及其注意事项进行介绍。
图8. 时钟配置框
1. rtc使能：rtc时钟代码配置的使能下拉框。
2. rtcsel：点选框，rtc时钟源选择。当rtc使能开启后，此点选框可配置。
3. lext bypass：外部低速时钟的旁路使能。
4. hext：此为输入框，8 MHz为所采用外部时钟源的默认频率，用户可根据实际使用的外部时钟源频率进行修改。（注：此8 MHz被修改为其他频率值时，对应的BSP中demo目录下的inc/at32f413_conf.h文件内的HEXT_VALUE宏定义也应该一致修改，也可以采用工具生成的at32f413_conf.h文件来进行使用）。
5. hext bypass：高速外部时钟的旁路使能。
6. pllhextdiv：点选框，当HEXT作为PLL时钟源时，可配置输入频率为HEXT分频或HEXT不分频。
7. pllrcs：点选框，可配置PLL时钟源为HEXT或HICK。
8. 倍频系数：使用PLL_MULT参数进行倍频，计算公式为：PLLCLK=PLL输入时钟*PLL_MULT。为了用户的使用方便，在选定PLL输入时钟源后，结果部分的sclk框中输入目标时钟并按下键盘“Enter”键，会自动计算一组倍频参数以满足用户期望或相近的时钟频率。
9. sclk select：点选框，可配置HEXT、PLL或HICK作为系统时钟。
10. sclk频率：当采用正向配置时，此作为系统时钟频率的配置结果显示，当将其用作输入框时，输入期望的频率后点击回车键，会根据此输入值反向计算一组合适的或最接近期望值的PLL配置参数。
11. hick to sclk：点选框，当sclk select选择HICK作为系统时钟时，可配置HICK的8 MHz或48 MHz到系统时钟（注：当选择48 MHz HICK到系统时钟后，CLKOUT输出HICK时的频率也为48 MHz）。
12. usbdiv：下拉框。当PLL时钟被选作为USB的时钟来源时，此处配置PLL时钟到USB时钟的分频系数。13. hick to usb：点选框，可配置USB时钟由PLL时钟或HICK 48 MHz提供，USB时钟配置代码由下拉框to usb来进行选择控制。因USB时钟需要的是固定48 MHz，所以在usbdiv可分频参数为前提下，PLL倍频出来的频率可能不满足USB 48 MHz的时钟需求。
14. USB使能：USB时钟代码配置的使能下拉框。
15. USB时钟频率的显示。此显示栏会实时计算USB时钟的频率并显示，如果配置出来的USB时钟不等于48 MHz时，显示出来的USB时钟频率会标注为红色，而实际应用中没有用到USB时选择disable则不会显示。（注：此部分只针对USB时钟频率的配置，USB外设时钟使能需自行额外打开）
生成代码
当时钟配置完成后，可点击生成代码，然后选择代码生成的路径并确认，最后会在所选目录下生成两个文件夹inc和src，源文件存放在src文件夹下，头文件存放在inc文件夹下。这些文件可结合到BSP_V2.x.x内的工程来进行使用。可以采用新生成的时钟代码文件（at32f4xx_clock.c/at32f4xx_clock.h/at32f4xx_conf.h）将原BSP demo中的对应文件替换，在main函数中进行system_clock_config函数调用即可。
注意事项
外部时钟源(HEXT)修改
因本文档所示例的demo和配置工具都默认采用的8 MHz外部时钟频率，当实际硬件使用的外部时钟源是非8 MHz频率时需注意以下几点。
代码修改
1、以实际的外部时钟频率按文中时钟配置流程章节所描述的时钟配置流程及方法来编写相应的代码，配置出期望的时钟配置及时钟路径。
2、修改对应demo工程中at32f4xx_conf.h文件的HEXT_VALUE值，以实际使用的外部时钟源频率值来进行修改。如实际外部高速时钟使用12.288 MHz的晶振或时钟源时，at32f4xx_conf.h文件应修改如下：
工具修改
1、在时钟配置工具中的HEXT输入框内填入外部时钟源实际频率值并按“Enter”键确认。
2、配置好所需的时钟路径及时钟频率，生成代码。采用新生成的时钟代码文件（at32f4xx_clock.c/at32f4xx_clock.h/at32f4xx_conf.h）将原BSP demo中的对应文件替换或取其中函数内容进行替换，在main函数中进行system_clock_config函数调用即可。
工具使用
在使用本时钟配置工具时需注意：
1. 此工具生成的时钟配置源码文件需结合雅特力科技提供的BSP_V2.x.x进行使用。
2. 不同系列所生成的时钟配置源码文件不能型号混用，只能在相对应的工程项目中进行调用。3. 配置工具中各输入框参数修改后，请以“Enter”键结束。
PS. 案例介绍可点击此处查看
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
简介
时钟是芯片正确高效运行的基础，正确的时钟配置是芯片能正确运行的必要条件，其重要性不言而喻。AT32各系列产品的时钟配置部分可能存在细微的差异和需要注意的事项，本文档就着重针对各系列的情况来详细介绍如何结合雅特力提供的 V2.x.x 的板级支持包（BSP）来配置时钟。
以下介绍时钟配置的方法主要分两种：
1、 以手动编写代码调用BSP中提供的驱动函数接口来进行时钟配置。
2、 采用时钟工具来配置并生成相应的源码文件。
详阅请点击下载：《雅特力AT32F415时钟配置》
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
频率测量
测频法（计频法）
对一段标准时间内的被测信号的上升沿数量进行计数。
测频法误差
计数器只能进行整数计数，而在标准信号周期时间窗口内，却不一定刚好有整数个被测信号周期。因此测频法造成的最大测量误差为±1个被测信号。建议用于被测信号频率较高的情况。
测周法（计时法）
在被测信号的两个上升沿间标准时间的计数。
测周法误差
计数器只能进行整数计数，而在标准时间窗口内，却不一定刚好有整数个标准信号周期。建议用于被测信号频率较低的情况。
由于SPIN0280可以很便捷的捕获LSI和HSE的128分频，所以使用测周法。
TIM2 通用定时器
由一个16位可实时编程预分频器和一个32位计数方向可调的自动装载计数器组成，可以为用户提供便捷的计数定时功能，计数器时钟由预分频器分频得到。
TIM2具有多种用途：输入功能（测量输入信号的脉冲宽度、频率，PWM输入等），输出功能（PWM输出、单脉冲模式输出等）。
本次主要介绍TIM2的输入捕获功能：
输入捕获部分包括数字滤波器、多路复用、预分频器等，结构如下：
输入捕获模式下，当检测到信号ICx上的有效边沿后，计数器的当前值被锁存到对应的影子寄存器上，再复制到对应的捕获比较寄存器中。当开启了中断或DMA使能，发生捕获事件时，将产生相应的中断或DMA请求。发生捕获事件时，会将状态寄存器（TIM2_SR）中的捕获标志位 CCxIF 置 1，通过配置 CCxIF=0或读取TIM2_CCRx中的数据，清除CCxIF标志位。当CCxIF未被清零时，发生输入捕获事件，重复捕获标志位CCxOF将会被置1，通过配置CCxOF=0，可以清除CCxOF标志位。
SPIN0280的通用定时器TIM2有输入选项寄存器（TIM2_OR），可以很便捷的复用通道四，配置输入为CH4 GPIO 或比较器输入或LSI或HSE的128分频
SPIN0280内部时钟捕获外部HSE时钟具体步骤
1、开启HSI时钟（8M）并倍频（最高96MHz）
2、TIM2挂载在APB1上，使能TIM2时钟
3、配置TIM2，计数器清空，由低向高计数，上升沿触发，时钟不分频
4、配置TIM2的通道4作为输入捕获，上升沿触发，输入信号8分频
5、开启TIM2通道4的时钟中断，并配置NVIC和编写中断函数
6、开启HSE时钟，等待稳定
7、配置TIM2通道4输入信号为HSE的128分频
示例代码如下：
示例输出结果：
来源：灵动MM32MCU
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
简介
时钟是芯片正确高效运行的基础，正确的时钟配置是芯片能正确运行的必要条件，其重要性不言而喻。AT32各系列产品的时钟配置部分可能存在细微的差异和需要注意的事项，本文档就着重针对各系列的情况来详细介绍如何结合雅特力提供的V2.x.x的板级支持包（BSP）来配置时钟。以下介绍时钟配置的方法主要分两种：
1、以手动编写代码调用BSP中提供的驱动函数接口来进行时钟配置。
2、采用时钟工具来配置并生成相应的源码文件。
时钟树
在进行时钟配置之前，应充分了解对应芯片的时钟树结构，这样在进行时钟配置时才会游刃有余。对于系统时钟频率及路径的配置我们需要关注时钟源、倍频及系统时钟部分。类似如下图：
图1. 时钟框图
可由图中得到以下几个关键信息：
1) SCLKSEL：系统时钟可以由HEXT、PLLCLK、HICK三大时钟源提供。
2) HEXT：HEXT是外部高速时钟，其可以外接范围是4~25 MHz的晶振或时钟源。
3) HICK：HICK RC是内部高速振荡器，频率为48 MHz。HICK时钟由内部振荡器给出，但在初始情况下由HICKDIV控制并默认6分频后为8 MHz，亦可配置为不分频，保持48 MHz的频率。
4) PLLCLK：PLL时钟=PLL输入时钟*PLL倍频系数。
5) PLL输入时钟：PLL的输入时钟由PLLRCS及PLLHEXTDIV共同决定，其细分可分为三个来源：HICK 4MHz、HEXT和HEXTDIV，HEXTDIV由HEXT时钟2分频。
代码配置解析
以下将以库函数接口为核心来对时钟配置流程和方法进行说明。
函数接口
各系列产品对应提供的BSP中对硬件的时钟设置部分已封装好接口函数以供调用，以下罗列出时钟配置常用的函数接口，各函数的具体参数及返回值类型等请参考at32f421_crm.c/.h文件。
时钟配置流程
按常规应用来讲解时钟配置流程，其内容可大致分为如下步骤：
图2. 时钟配置流程图
复位（CRM Reset）
先按规范流程应复位CRM配置参数，其主要是将系统时钟切换到HICK，其余的系统时钟配置寄存器写入默认值，待后续进行新配置参数的写入。
Flash等待周期（Set Flash Wait Cycle）
AT32F421片上采用的是嵌入式Flash，当运行在不同的主频下时需对应设定Flash等待周期。flash等待周期与运行主频关系如下：函数调用的代码实现如下：
函数调用的代码实现如下：
时钟源配置（Clock Source Configuration）
与系统时钟相关的高速时钟源主要包括HEXT和HICK，PLL也是使用以上时钟源来进行倍频。需要在配置使能PLL前将所使用的PLL参考时钟源开启并等待其稳定。
HEXT
外部高速时钟如采用外接有源时钟的方式时，可开启旁路模式来进行使用，采用晶振时，不能开启旁路模式，旁路模式应在外部高速时钟源使能前进行设定，其默认情况为关闭。旁路模式使能代码实现如下：
使能HEXT时钟源并等待HEXT时钟稳定，代码实现如下：
HICK
内部高速时钟是由芯片内部振荡器提供，使能HICK时钟源并等待HICK时钟稳定，代码实现如下：
PLL配置（PLL Configuration）
PLL配置主要包括：PLL时钟源、PLL倍频系数、PLL倍频频率范围等的设置。倍频时钟公式为：PLLCLK=PLL输入时钟*PLL倍频系数。
PLL时钟源
PLL时钟源细分有三个来源：1、HICK（4 MHz），2、HEXT，3、HEXT分频时钟，PLL时钟源应在PLL配置使能前开启并等待稳定。以上PLL时钟源在crm_pll_config函数中对应的参数定义如下：
当选择PLL时钟源为CRM_PLL_SOURCE_HEXT_DIV时，HEXT的分频系数默认为2分频。
PLL倍频系数
倍频系数为2~64倍可选，但应该注意最高主频限制，以此按实际情况来合适选择倍频系数，如8倍频使用参数CRM_PLL_MULT_8。
当PLL参数设置完成后，即可开启PLL并等待PLL稳定。示例：外部时钟晶振8MHz，采用HEXT 2分频时钟作为PLL时钟源，PLLCLK倍频到120 MHz的代码实现如下：
总线分频（Set Bus Frequency Division）
总线分频包含SCLK到AHBCLK分频、AHBCLK到APB1CLK分频、AHBCLK到APB2CLK分频。AHB总线1分频、APB1/APB2总线2分频的代码实现如下：
切换系统时钟（Switch System Clock）
系统时钟来源主要有三个：HICK、HEXT、PLLCLK。在切换系统时钟到如上时钟源时应提前确保对应时钟源已稳定。
顺滑模式
时钟顺滑模式是为了确保整个系统时钟切换过程的稳定而设计，当即将切换为系统时钟的目标时钟频率大于108 MHz时应开启时钟顺滑模式，所以其主要应用对象为PLLCLK用作系统时钟时的场景。
通常使用方法是在系统时钟切换前开始，切换成功后关闭。代码实现如下：
HICK系统时钟
内部高速时钟在系统复位重新运行时默认作为系统时钟，后期代码进行设定时，可有两种频率值来进行设定（8 MHz和48 MHz）。如图1所述HICK默认情况下用的是8 MHz，可配置为48 MHz。
HICK 8 MHz用作系统时钟的代码实现如下：
HICK 48 MHz用作系统时钟的代码实现如下：
HEXT系统时钟
外部高速时钟用作系统时钟时，其系统时钟频率以实际使用的外部时钟频率为准，范围为4~25 MHz。HEXT用作系统时钟的代码实现如下：
PLLCLK系统时钟
PLLCLK用作系统时钟时，其系统时钟频率以实际的PLL倍频结果为准。其最高频率应满足芯片规格为基础。PLLCLK用作系统时钟的代码实现如下：
更新核心频率（Update Core Frequency）
提供的BSP中，其代码框架内保留了一个表示系统核心频率的参数值system_core_clock，其保存的是CPU核心的运行频率值，应该在每次系统时钟配置完成后来进行更新。为的是在整个代码框架下，各外设驱动的频率配置能很快获取到当前核心运行频率值并使用。代码实现如下：
时钟配置示例
以下将以完整的时钟配置流程来进行说明，示例：由8 MHz外部时钟晶振作为时钟源，其2分频路径经PLL倍频到120 MHz并用做系统时钟，AHB采用1分频，APB1/APB2采用1分频。函数system_clock_config代码实现如下：
时钟工具
时钟配置工具是雅特力科技为方便对AT32系列MCU进行时钟配置而开发的一个图形化配置工具，其主旨是使用户清晰了解时钟路径和配置出期望的时钟频率并生成源码文件。
环境要求
软件要求
需要Windows7及以上操作系统支持。
安装
软件安装
本软件不需要安装，只需直接运行可执行程序AT32_New_Clock_Configuration.exe。
功能介绍
本章节将介绍此工具的基本操作，其主要的启动界面和配置界面如下所示
图3. 启动界面
图4. 配置界面
菜单栏
菜单栏内容如图所示：
图5. 菜单栏“项目”（Project）
菜单：
新建：新建时钟配置项目
打开：打开已存在的配置项目
保存：保存已打开的配置项目
“语言”（Language）菜单：
English：选择English作为显示语言
简体中文：选择简体中文作为显示语言
“生成代码”（General code）菜单：
当在对应型号的操作配置界面将所期望的时钟路径和时钟频率配置完成之后，可点击“生成代码”菜单来选择源码文件的存储路径并生成相应的源码文件。
“帮助”（Help）菜单：
新版本下载：联网进行新版本下载
版本：查看当前版本
新建配置项目
双击打开时钟配置工具，可看到图示的启动界面，可点击“项目”菜单-->“新建”，进行配置项目的新建，在新建配置项目的过程中需要对芯片的系列所属进行选择，操作方法如下图所示
图6. MCU选择界面
MCU系列的选择，可点击下拉框来进行选择，当选择好MCU后点击“确定”可进入到时钟配置界面。
配置界面的使用
配置界面主要用来进行时钟路径及参数的配置，以下的介绍将以 AT32F421 系列作为示例来展开进行，其余系列的配置方法与此类似。整个配置界面主要可以分为四个大块，如下图所示
图7. 配置界面框架
1. 标题部分：用于展示当前配置项目所选择的MCU系列。
2. 配置部分：用于对时钟路径和时钟参数进行选择和配置，以达到期望的应用需求。
3. 输出部分：用于时钟输出（CLKOUT）的配置。
4. 在SCLK栏也可在选中PLL为系统时钟时作为输入框，可输入期望的系统时钟频率来反向自动配置出倍频参数。
5. 结果部分：用于显示当前外设所使用的时钟频率及总线上的外设。
接下来就着重介绍一下配置部分的使用。配置部分的流程界面是对应着MCU时钟树来进行的，各系列MCU的此部分可能存在着差异，但使用方式大同小异。时钟路径的配置可按流程对各开关进行点选来进行选择，配置部分如下图所示，将逐个流程点的功能及其注意事项进行介绍。
图8. 时钟配置框
1. ertc使能：ertc时钟代码配置的使能下拉框。
2. ertcsel：点选框，ertc时钟源选择。当ertc使能开启后，此点选框可配置。
3. lext bypass：外部低速时钟的旁路使能。
4. hext：此为输入框，8 MHz为所采用外部时钟源的默认频率，用户可根据实际使用的外部时钟源频率进行修改。（注：此8 MHz被修改为其他频率值时，对应的BSP中demo目录下的inc/at32f421_conf.h文件内的HEXT_VALUE宏定义也应该一致修改，也可以采用工具生成的at32f421_conf.h文件来进行使用）。
5. hext bypass：高速外部时钟的旁路使能。
6. pllhextdiv：点选框，当HEXT作为PLL时钟源时，可配置输入频率为HEXT分频或HEXT不分频。
7. pllrcs：点选框，可配置PLL时钟源为HEXT或HICK。
8. pll_mode：下拉框，可选择PLL的配置模式（normal或flexible）
9. 倍频系数：选择normal模式时使用PLL_MULT参数进行倍频，计算公式为：PLLCLK=PLL输入时钟*PLL_MULT，选择flexible模式时使用PLL_MS、PLL_NS和PLL_FR参数进行倍频，计算公式为：PLLCLK=PLL输入时钟/PLL_MS*PLL_NS/PLL_FR。为了用户的使用方便，在选定PLL输入时钟源后，结果部分的sclk框中输入目标时钟并按下键盘“Enter”键，会自动计算一组倍频参数以满足用户期望或相近的时钟频率。
10. sclk select：点选框，可配置HEXT、PLL或HICK作为系统时钟。
11. sclk频率：当采用正向配置时，此作为系统时钟频率的配置结果显示，当将其用作输入框时，输入期望的频率后点击回车键，会根据此输入值反向计算一组合适的或最接近期望值的PLL配置参数。
12. hick to sclk：点选框，当sclk select选择HICK作为系统时钟时，可配置HICK的8 MHz或48 MHz到系统时钟（注：当选择48 MHz HICK到系统时钟后，CLKOUT输出HICK时的频率也为48 MHz）
生成代码
当时钟配置完成后，可点击生成代码，然后选择代码生成的路径并确认，最后会在所选目录下生成两个文件夹inc和src，源文件存放在src文件夹下，头文件存放在inc文件夹下。这些文件可结合到BSP_V2.x.x内的工程来进行使用。可以采用新生成的时钟代码文件（at32f4xx_clock.c/at32f4xx_clock.h/at32f4xx_conf.h）将原BSP demo中的对应文件替换，在main函数中进行system_clock_config函数调用即可。
注意事项
外部时钟源(HEXT)修改
因本文档所示例的demo和配置工具都默认采用的8 MHz外部时钟频率，当实际硬件使用的外部时钟源是非8 MHz频率时需注意以下几点。
代码修改
1、以实际的外部时钟频率按文中时钟配置流程章节所描述的时钟配置流程及方法来编写相应的代码，配置出期望的时钟配置及时钟路径。
2、 修改对应demo工程中at32f4xx_conf.h文件的HEXT_VALUE值，以实际使用的外部时钟源频率值来进行修改。如实际外部高速时钟使用12.288 MHz的晶振或时钟源时，at32f4xx_conf.h文件应修改如下：
工具修改
1、在时钟配置工具中的HEXT输入框内填入外部时钟源实际频率值并按“Enter”键确认。
2、配置好所需的时钟路径及时钟频率，生成代码。采用新生成的时钟代码文件（at32f4xx_clock.c/at32f4xx_clock.h/at32f4xx_conf.h）将原BSP demo中的对应文件替换或取其中函数内容进行替换，在main函数中进行system_clock_config函数调用即可。
工具使用
在使用本时钟配置工具时需注意：1. 此工具生成的时钟配置源码文件需结合雅特力科技提供的BSP_V2.x.x进行使用。2. 不同系列所生成的时钟配置源码文件不能型号混用，只能在相对应的工程项目中进行调用。3. 配置工具中各输入框参数修改后，请以“Enter”键结束。
PS. 案例介绍可点击此处查看。
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
相关文章：
敏矽微电子Cortex-M0学习笔记02——Cortex-M0开发环境的建立及调试
1.1. ME32F030R8T6的时钟树
时钟是MCU运行的基础，时钟信号推动单片机内各个部分执行相应的指令。时钟系统就是CPU的脉搏，决定cpu速率，像人的心跳一样 只有有了心跳，人才能做其他的事情，而MCU有了时钟，才能够运行执行指令，才能够做准确、稳定的进行一系列的操作 (例如：串口通信、PWM信号、ADC采样等等)，因此时钟的重要性不言而喻。
ME32F030系列 具有非常灵活的时钟控制系统。用户可根据不同应用需求来配置时钟，从而取得最高的性能及优化的能耗管理。下图为 ME32F030R8T6 的时钟系统概要图：
从图中可以看出，MCU的时钟源有内部高速的IRC_OSC 和 低速的 WDT_OSC 时钟可供选择。
IRC_OSC：它属于高速时钟，可以由内部晶体振荡器控制寄存器(IRCCTRL）配置为 40/48MHz的主频， 缺省值是40MHz 频率，由工厂出厂预设并由引导程序写入。一般作为系统主时钟的时钟源。
WDT_OSC：它属于低速时钟，由看门狗振荡器控制寄存器控制。振荡器包含模拟和数字两部分。振荡器的模拟部分用于产生模拟时钟(Fclkana)。在振荡器数字部分，模拟时钟(Fclkana)输出一个32KHz 频率时钟。然后再被DIVSEL 控制的分频器分频输出到 WDT_CLK，作为看门狗时钟源。
看门狗振荡器输出频率可用下列公式推算：
WDT_CLK = Fclkana/(4 ×DIVSEL) = 8K Hz ~ 250 Hz (标称值)
1.2. ME32F030R8T6时钟源的应用控制
介绍完系统的时钟源，接下来说说时钟源主要运用到了哪些方面。
ME32F030R8T6的外设非常多，但我们实际使用的时候只会用到有限的几个外设，使用任何外设都需要时钟才能启动，但并不是所有的外设都需要系统时钟那么高的频率，为了兼容不同速度的设备，有些高速，有些低速，如果都用高速时钟，势必造成浪费。并且，同一个电路，时钟越快功耗越快，同时抗电磁干扰能力也就越弱，所以较为复杂的MCU都是采用多时钟源的方法来解决这些问题。
WDT_CLK：由看门狗振荡器控制寄存器来选择输入时钟，作为看门狗的工作时钟。
MAIN_CLK：由MAINCLK_SEL选择输入时钟源，上电默认选择IRC_OSC_CLK作为时钟源，也可以通过置位来选择WDT_OSC_CLK。
SYSTEM_CLK：由MAINCLK通过AHB 接口时钟分频器寄存器(SYSAHBCLKDIV）分频而来，默认不分频。SYSTEM_CLK时钟供内核、外设和存储器使用。其中外设通过 AHB 接口时钟控制寄存器(SYSAHBCLKCTRL）来控制外设的时钟使能，上电默认外设的时钟都是打开的。
UART：UART0/1有自己独立的时钟分频器从MAIN_CLK分频后取得UART时钟。
CLK_OUT：MCU的内部晶振器（IRC_OSC_CLK）、看门狗振荡器（WDT_OSC_CLK），主时钟（MAIN_CLK）,系统时钟（SYSTEM_CLK）都可以通过CLK_OUT作为输出时钟。
使用前需要通过 CLKOUT 输出时钟源选择寄存器 (CLKOUTCLKSEL）来确定想要输出的时钟源，再经过 CLKOUT 输出时钟分频器寄存器 (CLKOUTDIV）分频后输出，该寄存器初始值默认为0，即不输出时钟。需要输出的话，设置好分频系数（1-255）便可以输出了。
2、ME32F030R8T6的时钟系统函数简介
为了便于开发者快速上手，敏矽微电子为开发者提供了丰富的库函数和开发例程。
借助于库函数，可以不用像普通单片机那样去配置繁多的寄存器，从而加快开发进程。
借助于例程中，可以更深入理解寄存器配置及功能实现。
本例中，我们就借助于敏矽微电子提供的例程来简单介绍它的时钟系统的跨函数。在sys.c文件中，包含了切换系统时钟，配置时钟主频等函数，供开发者直接使用。
1.3. 主频配置函数
①、配置IRC_CLK为40M主频
void SYS_IRCTrimto40M(void){volatile uint32_t i=0xFFFF;if (DIA->IRCTRIM!=0xFFFFFFFF)
{
SYSCON->IRCCTRL=DIA->IRCTRIM; while(i--==0);
FMC->FLASH_RDCYC =1;
SYSCON->SYSAHBCLKDIV =1;
SystemCoreClockUpdate ();
}return ;
}②、配置IRC_CLK为48M主频
void SYS_IRCTrimto48M(void){volatile uint32_t i=0xFFFF;if (DIA->IRCTRIM48!=0xFFFFFFFF)
{
SYSCON->IRCCTRL=DIA->IRCTRIM48;while(i--==0);
FMC->FLASH_RDCYC =1;
SYSCON->SYSAHBCLKDIV =1; //core clock to 48M
SystemCoreClockUpdate ();
}
return ;
}1.4. 时钟源选择函数
③、选择MAIN_CLK的时钟源，可以选择IRC_CLK 或者 WATCHDOG_CLK。
void SYS_SelectMainClkSrc(uint8_t src)
{
//switch main clk source
SYSCON->MAINCLKUEN_b.ENA= 1; //disable main clk update
//switch main clk source to Specifyed source
if (src==IRC_CLK)
SYSCON->MAINCLKSEL_b.SEL=0;else if (src==WATCHDOG_CLK)
SYSCON->MAINCLKSEL_b.SEL=2;
SYSCON->MAINCLKUEN_b.ENA=0; //enable main clk update
SystemCoreClockUpdate ();
return;
}④、设置AHB 接口时钟分频器的分频系数，在这里请注意，函数如果检查到当前时钟为IR_CLK且分频系数小于2，这样系统时钟SYSTEM_CLK的主频肯定大于30M， 而FLASH的擦写速度最高支持到30MHz。此时CPU时钟超过Flash的最大读取速度，这就需要插入延迟时钟，延迟时钟由 RDCYC 寄存器控制。
void SYS_SetAHBClkDivider (uint8_t div)
{
//setup flash access speed if SystemCoreClock is going tomore than 30MHz
if ((SYSCON->MAINCLKSEL_b.SEL==0)&&(div<2))
FMC->FLASH_RDCYC = 1;
SYSCON->SYSAHBCLKDIV_b.DIV = div; //setup ahb clock divider
SystemCoreClockUpdate (); //update MainClock and SystemCoreClock
return;
}//⑤、设置WDT_CLK的时钟源，可以选择IRC_CLK 或者 WATCHDOG_CLK。
void SYS_SelectWDTClkSrc(uint8_t src){if (src==IRC_CLK)
SYSCON->WDTOSCCTRL_b.WDTCLKSRC = 0;
else if (src==WATCHDOG_CLK)
SYSCON->WDTOSCCTRL_b.WDTCLKSRC = 1;
return;
}//⑥、设置CLK_OUT的时钟源，可以选择IRC_CLK 、SYS_CLK、 WATCHDOG_CLK、MAIN_CLK中的一个。
void SYS_SelectClkOutSrc(uint8_t src)
{switch (src)
{
case IRC_CLK:
src=0;break;case SYS_CLK:
src=1;break;case WATCHDOG_CLK:
src=2;break;case MAIN_CLK:
src=3;break;
default:return;
}
//switch clock
SYSCON->CLKOUTUEN_b.ENA = 1;
SYSCON->CLKOUTCLKSEL_b.SEL = src; //select clk out source
SYSCON->CLKOUTUEN_b.ENA = 0;
return;
}//⑦、设置CLK_OUT时钟的输出分频系数。
void SYS_SetClkOutDivider(uint8_t div)
{
SYSCON->CLKOUTDIV_b.DIV = div;
return;}3、ME32F030R8T6时钟系统例程
上面介绍了sys.c中关于系统时钟的部分函数，下面我们来编写一个关于时钟配置的例程。使大家能够对时钟配置有一个简单的了解。
本例实现的功能是：将AHB 接口时钟进行2分频，IRC时钟切换到48M主频，最后将系统时钟进行分频输出。
int main(void)
{
SYS_SetAHBClkDivider (2); // AHB 接口时钟进行2分频
SYS_IRCTrimto48M(); // IRC时钟切换到48M主频
SYS_SelectClkOutSrc(SYS_CLK); // 选择SYS_CLK作为OUT_CLK输出时钟
SYS_SetClkOutDivider(10); // 对OUT_CLK时钟进行10分频
SYS_EnableClkOut(); // 使能OUT_CLK输出端口
}来源：敏矽MCU
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
测试目标
本次测试用的是RA生态工作室提供的R7FA2L1AB2DFL demo板，测试CLKOUT提供时钟驱动CAN通讯。
1、CAN模块的时钟
2、CLKOUT配置
3、晶振配置
4、CAN配置
生成代码后添加外部时钟初始化
void CLK_Init (void)
{
/* Define the units to be used with the software delay function */
const bsp_delay_units_t bsp_delay_units = BSP_DELAY_UNITS_MILLISECONDS;
/* Unlock CGC and LPM protection registers. */
R_SYSTEM->PRCR = 0xA503;
/* Configure main oscillator drive. */
// R_SYSTEM->MOMCR = 0x00;
R_SYSTEM->MOMCR = 0x40;
/* Set the main oscillator wait time. */
R_SYSTEM->MOSCWTCR = 0x09;
R_SYSTEM->MOSCCR = 0U;
/* Wait for main oscillator to stabilize. */
FSP_HARDWARE_REGISTER_WAIT(R_SYSTEM->OSCSF_b.MOSCSF, 1U);
/* Lock CGC and LPM protection registers. */
R_SYSTEM->PRCR = 0xA500;
R_BSP_SoftwareDelay(10, bsp_delay_units);
}在CAN初始化之前调用void CLK_Init (void) 函数。
搭建测试环境
1）硬件上把CLKOUT和EXTAL相连接。
2）把CANH、CANL连接到CAN板的CANH、CANL。
3）打开CAN的上位机发送接收数据。
显示接收发送都成功，接收帧和程序里面一样。
结论
CLKOUT输出时钟代替外部晶振，可以驱动CAN，节省一个外部晶振。
更多信息请点击链接：http://www.superfly.com.cn/
来源：瑞萨MCU小百科
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
如果我们从一颗 MCU 芯片的引脚分类来看芯片功能，大概可以分为三大类：电源、时钟、外设功能。
作为嵌入式开发者，大部分时候关注的都是外设功能引脚，而对于时钟相关引脚往往不太在意，其实有些时候利用时钟功能引脚也能助你定位问题。
今天就带你梳理一下 i.MX RT1xxx 系列的时钟系统以及相关功能引脚：
一、时钟系统简介
目前 i.MX RT1xxx 系列主要分为 i.MX RT10xx 和 i.MX RT11xx 两大分支。这两个分支的时钟系统设计是有一些差异的，不过总体来说，架构差别不大，我们以如下 i.MX RT1170 的时钟架构为例来具体介绍。
在时钟系统架构图里，我们能看到有五大组件：OSC_PLL、CCM、LPCG、GPC、SRC，其中最核心的功能在前两个，OSC_PLL 主要负责产生时钟，CCM 主要用于分配时钟。
二、关于时钟源头
上一节里我们知道 OSC_PLL 模块负责所有时钟的生成，但那些时钟并不是凭空产生的，也是需要源头的。这个源头既可以来自芯片内部，也可以来自外部引脚输入。
先说芯片内部的 RC OSC，在芯片设计时，为了保证在没有外部时钟/晶振输入的情况下，芯片也能工作，所以内部集成了一些振荡器/振荡电路（RC Oscillator），32KHz 和 24MHz(48MHz) 是标配，部分型号上还有 16MHz、400MHz，不过这些内部振荡器精度有限（有可能误差20%），适合芯片低速运行场合。
如果是芯片高速运行的场合（或者对精度要求高的场合），那一定需要外接高精度振荡器，包含从 XTALI/XTALO 引脚进来的 24MHz OSC，以及从 RTC_XTALI/RTC_XTALO 引脚进来的 32.768KHz OSC，这两个外部时钟源是由 OSC_PLL 大模块内部的 XTALOSC 小模块负责管理的，XTALOSC 模块优先检测外部是否有 32.768KHz / 24MHz OSC 存在，如果存在则用外部源，如果不存在则启用内部 32KHz / 24MHz RC OSC 源。
24MHz OSC（内部或者外部源）是 OSC_PLL 内部 PLL 的主要时钟源，有了基准的 24MHz 时钟，PLL 就能将其倍频得到想要的高频时钟，芯片内部 PLL 有很多个，大部分 PLL 都只是输出固定原始频率时钟，少部分含 PFD 功能的 PLL（一般是 System PLL）可以调节原始频率输出。除了 24MHz OSC 外，PLL 也可以接受来自 CLK1_P/CLK1_N 引脚输入的源。
对于 i.MX RT10xx 系列，PLL时钟源选择在CCM_ANALOG->PLL_xxx[BYPASS_CLK_SRC] 位
对于 i.MX RT11xx 系列，PLL时钟源由Set Point 设置
三、关于时钟输出
前面讲了32KHz / 24MHz OSC 是比较重要的时钟源头，它的精度对系统性能有很大影响，因此我们需要有一种方法实测这两个时钟的精度，芯片设计时特意在一些 I/O 引脚复用功能里做了 REF_CLK_24M / REF_CLK_32K 选项，当 I/O 配置为该功能时，便可用示波器量得具体时钟频率。
我们知道CCM 模块负责 OSC_PLL 输出的时钟资源的分配，芯片里所有外设的具体时钟源指定以及分频系数、开关控制均由 CCM 来完成。如果你想观测某 PLL 最终输出或者常用外设时钟源最终配置，也可以通过指定 I/O 输出观测，即下面的 CCM_CLKO1 / CCM_CLKO2 复用功能选项。当然 CCM_CLKOx 不仅仅用于观测频率，也可以用于给外部芯片提供时钟源。
1、对于 i.MX RT10xx 系列，CCM_CLKOx时钟输出控制在CCM->CCOSR 寄存器
2、对于 i.MX RT11xx 系列，CCM_CLKOx时钟输出控制在最后两个CCM->CLOCK_ROOT_CONTROL 寄存器
总结一下，时钟功能引脚尤其是输出引脚对于确认时钟频率具有重要意义，如果你的应用严重依赖时钟精度，遇到问题时不妨先检查一下时钟频率的准确性以及精度。
至此，i.MX RT1xxx系列MCU时钟相关功能引脚作用痞子衡便介绍完毕了，掌声在哪里~~~
来源：恩智浦MCU加油站（作者：痞子衡@NXP）
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
cathy 在 提交
