STM32时钟系统中的SysTick、FCLK、SYSCLK、PCLK和HCLK

周三, 12 五月 2021 - 14:40

时钟信号好比是单片机的脉搏，了解STM32时钟系统是必要的，下图是STM32F1xx用户手册中的时钟系统结构图。

在STM32F1xx中，有五个时钟源，分别为HSI、HSE、LSI、LSE、PLL。

<ul><li>HSI是高速内部时钟，RC振荡器，频率为8MHz</li>
<li>HSE是高速外部时钟，可接石英/陶瓷谐振器或者接外部时钟源，频率范围为4MHz~16MHz</li>
<li>LSI是低速内部时钟，RC振荡器，频率为40kHz</li>
<li>LSE是低速外部时钟，接频率为32.768kHz的石英晶振</li>
<li>PLL为锁相环倍频输出，其输出频率最大不得超过72MHz</li></ul>

SYSCLK

系统时钟SYSCLK最大频率为72MHz，它是供STM32中绝大部分部件工作的时钟源。系统时钟可由PLL、HSI或者HSE提供输出，并且它通过AHB分频器分频后送给各模块使用。

HCLK

HCLK为高性能总线AHB（advanced high-performance bus）提供时钟信号。由系统时钟SYSCLK分频得到，一般不分频时等于系统时钟，是给外设使用的。

FCLK

FCLK（free running clock）是自由运行时钟，为CPU内核提供时钟信号。我们所说的CPU主频为xxHz，指的就是这个时钟信号频率，CPU时钟周期就是1/FCLK。

“自由”表现在它不来自系统时钟HCLK，在系统时钟停止时FCLK也继续运行。FCLK用作采样中断或者为调试模块计时。在处理器休眠时，通过FCLK可以采样到中断和跟踪休眠事件。Cortex-M3内核的FCLK和HCLK互相同步、互相平衡，保证Cortex-M3的延迟相同。

PCLK

PCLK为高性能外设总线APB（advanced peripherals bus）提供时钟信号。

本文转载自：STM32嵌入式开发
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。