第一部分 最大额定参数

最大额定参数，所有数值取得条件(Ta=25℃)

V_DSS 最大漏-源电压

在栅源短接，漏-源额定电压(V_DSS)是指漏-源未发生雪崩击穿前所能施加的最大电压。根据温度的不同，实际雪崩击穿电压可能低于额定V_DSS。关于V_(BR)DSS的详细描述请参见静电学特性.

V_GS 最大栅源电压

V_GS额定电压是栅源两极间可以施加的最大电压。设定该额定电压的主要目的是防止电压过高导致的栅氧化层损伤。实际栅氧化层可承受的电压远高于额定电压，但是会随制造工艺的不同而改变，因此保持V_GS在额定电压以内可以保证应用的可靠性。

I_D - 连续漏电流

I_D定义为芯片在最大额定结温T_J(max)下，管表面温度在25℃或者更高温度下，可允许的最大连续直流电流。该参数为结与管壳之间额定热阻R_θJC和管壳温度的函数：

I_D中并不包含开关损耗，并且实际使用时保持管表面温度在25℃（T_case）也很难。因此，硬开关应用中实际开关电流通常小于I_D 额定值@ T_C = 25℃的一半，通常在1/3～1/4。补充，如果采用热阻JA的话可以估算出特定温度下的I_D，这个值更有现实意义。

I_DM -脉冲漏极电流

该参数反映了器件可以处理的脉冲电流的高低，脉冲电流要远高于连续的直流电流。定义I_DM的目的在于：线的欧姆区。对于一定的栅-源电压，MOSFET导通后，存在最大的漏极电流。如图所示，对于给定的一个栅-源电压，如果工作点位于线性区域内，漏极电流的增大会提高漏-源电压，由此增大导通损耗。长时间工作在大功率之下，将导致器件失效。因此，在典型栅极驱动电压下，需要将额定I_DM设定在区域之下。区域的分界点在V_gs和曲线相交点。

因此需要设定电流密度上限，防止芯片温度过高而烧毁。这本质上是为了防止过高电流流经封装引线，因为在某些情况下，整个芯片上最“薄弱的连接”不是芯片，而是封装引线。

考虑到热效应对于I_DM的限制，温度的升高依赖于脉冲宽度，脉冲间的时间间隔，散热状况，R_DS(on)以及脉冲电流的波形和幅度。单纯满足脉冲电流不超出I_DM上限并不能保证结温不超过最大允许值。可以参考热性能与机械性能中关于瞬时热阻的讨论，来估计脉冲电流下结温的情况。

P_D -容许沟道总功耗

容许沟道总功耗标定了器件可以消散的最大功耗，可以表示为最大结温和管壳温度为25℃时热阻的函数。

T_J, T_STG-工作温度和存储环境温度的范围

这两个参数标定了器件工作和存储环境所允许的结温区间。设定这样的温度范围是为了满足器件最短工作寿命的要求。如果确保器件工作在这个温度区间内，将极大地延长其工作寿命。

E_AS-单脉冲雪崩击穿能量

如果电压过冲值(通常由于漏电流和杂散电感造成)未超过击穿电压，则器件不会发生雪崩击穿，因此也就不需要消散雪崩击穿的能力。雪崩击穿能量标定了器件可以容忍的瞬时过冲电压的安全值，其依赖于雪崩击穿需要消散的能量。

定义额定雪崩击穿能量的器件通常也会定义额定E_AS。额定雪崩击穿能量与额定U_IS具有相似的意义。E_AS标定了器件可以安全吸收反向雪崩击穿能量的高低。

L是电感值，i_D为电感上流过的电流峰值，其会突然转换为测量器件的漏极电流。电感上产生的电压超过MOSFET击穿电压后，将导致雪崩击穿。雪崩击穿发生时，即使 MOSFET处于关断状态，电感上的电流同样会流过MOSFET器件。电感上所储存的能量与杂散电感上存储，由MOSFET消散的能量类似。

MOSFET并联后，不同器件之间的击穿电压很难完全相同。通常情况是：某个器件率先发生雪崩击穿，随后所有的雪崩击穿电流(能量)都从该器件流过。

E_AR -重复雪崩能量

重复雪崩能量已经成为“工业标准”，但是在没有设定频率，其它损耗以及冷却量的情况下，该参数没有任何意义。散热(冷却)状况经常制约着重复雪崩能量。对于雪崩击穿所产生的能量高低也很难预测。

额定EAR的真实意义在于标定了器件所能承受的反复雪崩击穿能量。该定义的前提条件是：不对频率做任何限制，从而器件不会过热，这对于任何可能发生雪崩击穿的器件都是现实的。在验证器件设计的过程中，最好可以测量处于工作状态的器件或者热沉的温度，来观察MOSFET器件是否存在过热情况，特别是对于可能发生雪崩击穿的器件。

I_AR - 雪崩击穿电流

对于某些器件，雪崩击穿过程中芯片上电流集边的倾向要求对雪崩电流I_AR进行限制。这样，雪崩电流变成雪崩击穿能量规格的“精细阐述”；其揭示了器件真正的能力。

第二部分 静态电特性

V_(BR)DSS：漏-源击穿电压(破坏电压)

V_(BR)DSS（有时候叫做V_BDSS）是指在特定的温度和栅源短接情况下，流过漏极电流达到一个特定值时的漏源电压。这种情况下的漏源电压为雪崩击穿电压。

V_(BR)DSS是正温度系数，温度低时V_(BR)DSS小于25℃时的漏源电压的最大额定值。在-50℃, V_(BR)DSS大约是25℃时最大漏源额定电压的90%。

V_GS(th)，V_GS(off)：阈值电压

V_GS(th)是指加的栅源电压能使漏极开始有电流，或关断MOSFET时电流消失时的电压，测试的条件（漏极电流，漏源电压，结温）也是有规格的。正常情况下，所有的MOS栅极器件的阈值电压都会有所不同。因此，V_GS(th)的变化范围是规定好的。V_GS(th)是负温度系数，当温度上升时，MOSFET将会在比较低的栅源电压下开启。

R_DS(on)：导通电阻

R_DS(on)是指在特定的漏电流（通常为I_D电流的一半）、栅源电压和25℃的情况下测得的漏-源电阻。

I_DSS：零栅压漏极电流

I_DSS是指在当栅源电压为零时，在特定的漏源电压下的漏源之间泄漏电流。既然泄漏电流随着温度的增加而增大，I_DSS在室温和高温下都有规定。漏电流造成的功耗可以用I_DSS乘以漏源之间的电压计算，通常这部分功耗可以忽略不计。

I_GSS ―栅源漏电流

I_GSS是指在特定的栅源电压情况下流过栅极的漏电流。

第三部分 动态电特性

C_iss ：输入电容

将漏源短接，用交流信号测得的栅极和源极之间的电容就是输入电容。C_iss是由栅漏电容C_gd和栅源电容C_gs并联而成，或者C_iss = C_gs +C_gd。当输入电容充电致阈值电压时器件才能开启，放电致一定值时器件才可以关断。因此驱动电路和C_iss对器件的开启和关断延时有着直接的影响。

C_oss ：输出电容

将栅源短接，用交流信号测得的漏极和源极之间的电容就是输出电容。C_oss是由漏源电容C_ds和栅漏电容C_gd并联而成，或者C_oss = C_ds +C_gd对于软开关的应用，C_oss非常重要，因为它可能引起电路的谐振

C_rss ：反向传输电容

在源极接地的情况下，测得的漏极和栅极之间的电容为反向传输电容。反向传输电容等同于栅漏电容。C_res =C_gd，反向传输电容也常叫做米勒电容，对于开关的上升和下降时间来说是其中一个重要的参数，他还影响这关断延时时间。电容随着漏源电压的增加而减小，尤其是输出电容和反向传输电容。

Q_gs, Q_gd, 和 Q_g ：栅电荷

栅电荷值反应存储在端子间电容上的电荷，既然开关的瞬间，电容上的电荷随电压的变化而变化，所以设计栅驱动电路时经常要考虑栅电荷的影响。

Q_gs从0电荷开始到第一个拐点处，Q_gd是从第一个拐点到第二个拐点之间部分（也叫做“米勒”电荷），Q_g是从0点到V_GS等于一个特定的驱动电压的部分。

漏电流和漏源电压的变化对栅电荷值影响比较小，而且栅电荷不随温度的变化。测试条件是规定好的。栅电荷的曲线图体现在数据表中，包括固定漏电流和变化漏源电压情况下所对应的栅电荷变化曲线。在图中平台电压VGS(pl)随着电流的增大增加的比较小（随着电流的降低也会降低）。平台电压也正比于阈值电压，所以不同的阈值电压将会产生不同的平台电压。

下面这个图更加详细，应用一下：

t_d(on) ：导通延时时间

导通延时时间是从当栅源电压上升到10%栅驱动电压时到漏电流升到规定电流的10%时所经历的时间。

t_d(off) ：关断延时时间

关断延时时间是从当栅源电压下降到90%栅驱动电压时到漏电流降至规定电流的90%时所经历的时间。这显示电流传输到负载之前所经历的延迟。

t_r ：上升时间

上升时间是漏极电流从10%上升到90%所经历的时间。

t_f ：下降时间

下降时间是漏极电流从90%下降到10%所经历的时间。

9、为什么在E-MOSFET的栅-漏转移特性上，随着栅-源电压的增大，首先出现的是饱和区电流、然后才是线性区电流？

【答】E-MOSFET的栅-漏转移特性如图1所示。在栅-源电压VGS小于阈值电压VT时，器件截止（没有沟道），源-漏电流电流很小（称为亚阈电流）。

在VGS>VT时，出现沟道，但如果源-漏电压VDS=0，则不会产生电流；只有在VGS>VT和VDS>0时，才会产生电流，这时必然有VDS >(VGS-VT)，因此MOSFET处于沟道夹断的饱和状态，于是源-漏电流随栅-源电压而平方地上升。相应地，饱和跨导随栅-源电压而线性地增大，这是由于饱和跨导与饱和电压(VGS-VT)成正比的缘故。

而当栅-源电压进一步增大，使得VDS<(VGS-VT)时，则MOSFET又将转变为沟道未夹断的线性工作状态，于是源-漏电流随栅-源电压而线性地增大。这时，跨导不再变化（与栅电压无关）。

10、为什么MOSFET的电流放大系数截止频率fT与跨导gm成正比？

【答】MOSFET的fT就是输出电流随着频率的升高而下降到等于输入电流时的频率。器件的跨导gm越大，输出的电流就越大，则输出电流随频率的下降也就越慢，从而截止频率就越大，即fT与gm有正比关系：

由于fT与gm的正比关系，就使得fT与饱和电压（VGS-VT）也有正比关系，从而高频率就要求较大的饱和电压。

11、为什么提高MOSFET的频率与提高增益之间存在着矛盾？

【答】MOSFET的高频率要求它具有较大的跨导，而在源-漏电压一定的情况下，较大的跨导又要求它具有较大的饱和电压（VGS-VT），所以高频率也就要求有较大的饱和电压。

因为MOSFET的电压增益是在源-漏电流一定的情况下、输出电压VDS对栅-源电压VGS的微分，则饱和状态的电压增益Kvsat将要求器件具有较小的饱和电压（VGS-VT）：

这是由于在IDsat一定时，饱和电压越低，饱和跨导就越大，故Kvsat也就越大。

可见，提高频率与增大电压增益，在对于器件饱和电压的要求上存在着矛盾。因此，在工作电流IDsat一定时，为了提高电压增益，就应该减小(VGS-VT)和增大沟道长度L。这种考虑对于高增益MOSFET具有重要的意义；但是这种减小(VGS-VT)的考虑却对于提高截止频率不利。

12、为什么E-MOSFET的栅-源短接而构成的MOS二极管存在着“阈值损失”？

【答】这种集成MOS二极管的连接方式及其伏安特性如图2所示。因为栅极与漏极短接，则VGS=VDS。因此，当电压较小（VGS=VDS<VT）时，不会出现沟道，则器件处于截止状态，输出电流IDS=0；当电压高于阈值电压（VGS=VDS≥VT）时，因为总满足VDS>(VGS－VT)关系，于是出现了沟道、但总是被夹断的，所以器件处于饱和状态，输出源-漏电流最大、并且饱和，为恒流源。

由于VGS=VDS，所以这种二极管的输出伏安特性将与转移特性完全一致。因为MOSFET的饱和输出电流IDsat与饱和电压(VGS－VT)之间有平方关系，所以该二极管在VGS=VDS≥VT时的输出伏安特性为抛物线关系，并且这也就是其转移特性的关系。

所谓阈值损失，例如在门电路中，是输出高电平要比电源电压低一个阈值电压大小的一种现象。由E型,栅-漏短接的MOS二极管的伏安特性可以见到，当其输出源-漏电流IDS降低到0时，其源-漏电压VDS也相应地降低到VT。这就意味着，这种二极管的输出电压最低只能下降到VT，而不能降低到0。这种“有电压、而没有电流”的性质，对于用作为有源负载的这种集成MOS二极管而言，就必将会造成阈值损失。

13、为什么在MOSFET中存在有BJT的作用？这种作用有何危害？

【答】①对于常规的MOSFET：如图3（a）所示，源区、漏区和p衬底即构成了一个npn寄生晶体管。当沟道中的电场较强时，在夹断区附近的电子即将获得很大的能量而成为热电子，然后这些热电子通过与价电子的碰撞、电离，就会形成一股流向衬底的空穴电流Ib；该过衬底电流就是寄生晶体管的基极电流，在热电子效应较严重、衬底电流较大时，即可使寄生晶体管导通，从而破坏了MOSFET的性能。这种热电子效应的不良影响往往是较短沟道MOSFET的一种重要失效机理。

②对于CMOS器件：在CMOS器件的芯片中，存在着npnp的四层结构——晶闸管。当其中的BJT因为热电子效应而导通时，即可发生所谓“闩锁效应”、而导致器件失效。

③对于VDMOSFET：观察图3（b）中的结构，即可见到，当器件正向导通时，其中存在一个工作于放大状态的寄生n-p-n晶体管（n+源区是发射区，n-外延层是集电区，p沟道是基区）。该寄生晶体管的可能导电通道是与MOSFET的ID相并联的，故在VDMOSFET工作时，必须要注意防止寄生晶体管导通；否则，寄生晶体管的导通就可能引起二次击穿，使得功率MOSFET完全失去功能。

为了避免VDMOSFET在正向工作时、其中寄生n-p-n晶体管的导通，可以设法使寄生晶体管的电流放大系数变得很小、甚至减至为0——采用“阴极短路技术”，即把寄生晶体管的发射极与基极短接起来，工艺上就通过把发射区（源极区）的金属电极延伸到沟道体区的表面上来实现。因为这种阴极短路结构截断了发射极注入载流子的功能，所以能够防止寄生晶体管的导通。

对于VDMOSFET，在采用了阴极短路结构之后，实际上又恰恰在器件内部形成了一个p-n-n+二极管，这个二极管与VDMOSFET是反向并联的，这也就顺便地在VDMOSFET中设置了一个阻尼二极管（续流二极管），该二极管对于泄放反向电动势、防止主体晶体管的击穿具有重要作用。

14、为什么在VDMOSFET中存在有JFET的作用？有何不良影响？

【答】如图4所示，源-漏电流是从芯片表面向下流动的，并在电流通路的两侧是pn结，因此这种电流输运的过程，从工作原理上来看，就相当于是一个寄生JFET。从而可以把VDMOSFET等效为一个MOSFET与一个寄生JFET的串联组合，其中很大部分n-漂移区就相当于是寄生JFET的沟道。

由于JFET的输出交流电阻非常大，同时也因为较高的源-漏电压而具有很大的输出直流电阻，所以就使得VDMOSFET的导通电阻大大增加，因此n-漂移区的厚度和掺杂浓度对整个器件性能的影响都较大。

为了消除VDMOSFET中寄生JFET的影响，以降低导通电阻，就必须在结构上加以改变，由此发展出了V形槽栅、U形槽栅和沟槽（Trench）栅等结构的MOSFET。

15、IGBT和MCT都是MOS栅极控制的功率场效应晶体管，为什么说它们是两种完全不同的器件？

【答】IGBT（绝缘栅双极型场效应晶体管）和MCT（MOS控制晶闸管）的共同点主要有：

①都是MOS栅极控制的器件，则具有功率场效应晶体管的优点；

②在结构上，其中都存在着四层、三结的晶闸管结构，因此在一定条件下会出现阳极电流闩锁效应；

③它们都可以采用多个元胞并联的结构，因此可以获得很大的工作电流；

④它们都是有两种载流子参与工作的器件，因此都是双极型的场效应晶体管，导通电阻低，但开关速度也相对地要比MOSFET的低。

IGBT和MCT的最大不同点就在于它们的工作状态和性质不相同，因此说它们是两种完全不同的器件：

①IGBT的工作电流主要是通过MOS沟道的电流，而其中的晶闸管电流是需要极力避免的（IGBT的最大工作电流——擎住电流就是其中晶闸管不导通时的电流），因此从本质上来看，IGBT基本上是一种MOSFET，因此IGBT具有MOS器件的许多优点，例如较强的栅极的控制能力和较低的驱动功率（因为有很大的输入电阻和较小的输入电容之故）。

而MCT与IGBT的恰恰相反，它的工作电流主要是晶闸管电流，至于MOS沟道的电流，则主要是起着触发晶闸管导通或者关断的作用，不是MCT的主要工作电流，因此从本质上来看，MCT基本上是一种晶闸管——双极型器件，从而MCT具有导通电阻很低、耐压很高、功率容量很大的优点。

②IGBT虽然在本质上是一种MOS器件，但又不同于一般的MOSFET，因为IGBT在导通工作时，有少数载流子注入到高阻的耐压层（漂移区），可以产生电导调制，则它的导通电阻较小，增大了器件的电流容量（电流密度要比VDMOSFET的高2～3倍）；同时由于高阻耐压层的引入而提高了工作电压。因此IGBT的功率容量很大。只是IGBT的开关速度，由于少数载流子的引入而相应地有所降低。

③虽然MCT本质上是一种晶闸管，而且MOS栅极可以关断阳极电流，但MCT又不同于一般的可关断晶闸管（GTO）。因为MCT实际上是一种把单极型的MOSFET与双极型的晶闸管组合而成的复合型器件，也是一种所谓Bi-MOS器件，所以它具有MOS器件和双极型器件二者的长处：较强的栅极控制能力，较低的驱动功率，较高的开关速度，较大功率容量。

本文转载自：网络

1、三极管和MOS管的基本特性

三极管是电流控制电流器件，用基极电流的变化控制集电极电流的变化。有NPN型三极管（简称P型三极管）和PNP型三极管（简称N型三极管）两种，符号如下：

MOS管是电压控制电流器件，用栅极电压的变化控制漏极电流的变化。有P沟道MOS管（简称PMOS）和N沟道MOS管（简称NMOS），符号如下（此处只讨论常用的增强型MOS管）：

2、三极管和MOS管的正确应用

（1）P型三极管，适合射极接GND集电极接负载到VCC的情况。只要基极电压高于射极电压（此处为GND）0.7V，P型三极管即可开始导通。

基极用高电平驱动P型三极管导通（低电平时不导通）；基极除限流电阻外，更优的设计是，接下拉电阻10-20k到GND，使基极控制电平由高变低时，基极能够更快被拉低，P型三极管能够更快更可靠地截止。

（2）N型三极管，适合射极接VCC集电极接负载到GND的情况。只要基极电压低于射极电压（此处为VCC）0.7V，N型三极管即可开始导通。

基极用低电平驱动N型三极管导通（高电平时不导通）；基极除限流电阻外，更优的设计是，接上拉电阻10-20k到VCC，使基极控制电平由低变高时，基极能够更快被拉高，N型三极管能够更快更可靠地截止。

所以，如上所述

对NPN三极管来说，最优的设计是，负载R12接在集电极和VCC之间。不够周到的设计是，负载R12接在射极和GND之间。

对PNP三极管来说，最优的设计是，负载R14接在集电极和GND之间。不够周到的设计是，负载R14接在集电极和VCC之间。

这样，就可以避免负载的变化被耦合到控制端。从电流的方向可以明显看出。

（3）PMOS，适合源极接VCC漏极接负载到GND的情况。只要栅极电压低于源极电压（此处为VCC）超过Vth（即Vgs超过-Vth），PMOS即可开始导通。

栅极用低电平驱动PMOS导通（高电平时不导通）；栅极除限流电阻外，更优的设计是，接上拉电阻10-20k到VCC，使栅极控制电平由低变高时，栅极能够更快被拉高，PMOS能够更快更可靠地截止。

（4）NMOS，适合源极接GND漏极接负载到VCC的情况。只要栅极电压高于源极电压（此处为GND）超过Vth（即Vgs超过Vth），NMOS即可开始导通。

栅极用高电平驱动NMOS导通（低电平时不导通）；栅极除限流电阻外，更优的设计是，接下拉电阻10-20k到GND，使栅极控制电平由高变低时，栅极能够更快被拉低，NMOS能够更快更可靠地截止。

所以，如上所述

对PMOS来说，最优的设计是，负载R16接在漏极和GND之间。不够周到的设计是，负载R16接在源极和VCC之间。

对NMOS来说，最优的设计是，负载R18接在漏极和VCC之间。不够周到的设计是，负载R18接在源极和GND之间。

3、设计原则

为避免负载的变化被耦合到控制端（基极Ib或栅极Vgs）的精密逻辑器件（如MCU）中，负载应接在集电极或漏极。

一、MOS管驱动电路综述

在使用MOS管设计开关电源或者马达驱动电路的时候，大部分人都会考虑MOS的导通电阻，最大电压等，最大电流等，也有很多人仅仅考虑这些因素。这样的电路也许是可以工作的，但并不是优秀的，作为正式的产品设计也是不允许的。

1、MOS管种类和结构

MOSFET管是FET的一种（另一种是JFET），可以被**成增强型或耗尽型，P沟道或N沟道共4种类型，但实际应用的只有增强型的N沟道MOS管和增强型的P沟道MOS管，所以通常提到NMOS，或者PMOS指的就是这两种。

至于为什么不使用耗尽型的MOS管，不建议刨根问底。

对于这两种增强型MOS管，比较常用的是NMOS。原因是导通电阻小，且容易**。所以开关电源和马达驱动的应用中，一般都用NMOS。下面的介绍中，也多以NMOS为主。

MOS管的三个管脚之间有寄生电容存在，这不是我们需要的，而是由于**工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些，但没有办法避免，后边再详细介绍。

在MOS管原理图上可以看到，漏极和源极之间有一个寄生二极管。这个叫体二极管，在驱动感性负载（如马达），这个二极管很重要。顺便说一句，体二极管只在单个的MOS管中存在，在集成电路芯片内部通常是没有的。

2、MOS管导通特性

导通的意思是作为开关，相当于开关闭合。

NMOS的特性，Vgs大于一定的值就会导通，适合用于源极接地时的情况（低端驱动），只要栅极电压达到4V或10V就可以了。

PMOS的特性，Vgs小于一定的值就会导通，适合用于源极接VCC时的情况（高端驱动）。但是，虽然PMOS可以很方便地用作高端驱动，但由于导通电阻大，价格贵，替换种类少等原因，在高端驱动中，通常还是使用NMOS。

3、MOS开关管损失

不管是NMOS还是PMOS，导通后都有导通电阻存在，这样电流就会在这个电阻上消耗能量，这部分消耗的能量叫做导通损耗。选择导通电阻小的MOS管会减小导通损耗。现在的小功率MOS管导通电阻一般在几十毫欧左右，几毫欧的也有。

MOS在导通和截止的时候，一定不是在瞬间完成的。MOS两端的电压有一个下降的过程，流过的电流有一个上升的过程，在这段时间内，MOS管的损失是电压和电流的乘积，叫做开关损失。通常开关损失比导通损失大得多，而且开关频率越快，损失也越大。

导通瞬间电压和电流的乘积很大，造成的损失也就很大。缩短开关时间，可以减小每次导通时的损失；降低开关频率，可以减小单位时间内的开关次数。这两种办法都可以减小开关损失。

4、MOS管驱动

跟双极性晶体管相比，一般认为使MOS管导通不需要电流，只要GS电压高于一定的值，就可以了。这个很容易做到，但是，我们还需要速度。

在MOS管的结构中可以看到，在GS，GD之间存在寄生电容，而MOS管的驱动，实际上就是对电容的充放电。对电容的充电需要一个电流，因为对电容充电瞬间可以把电容看成短路，所以瞬间电流会比较大。选择/设计MOS管驱动时第一要注意的是可提供瞬间短路电流的大小。

第二注意的是，普遍用于高端驱动的NMOS，导通时需要是栅极电压大于源极电压。而高端驱动的MOS管导通时源极电压与漏极电压（VCC）相同，所以这时 栅极电压要比VCC大4V或10V。如果在同一个系统里，要得到比VCC大的电压，就要专门的升压电路了。很多马达驱动器都集成了电荷泵，要注意的是应该 选择合适的外接电容，以得到足够的短路电流去驱动MOS管。

上边说的4V或10V是常用的MOS管的导通电压，设计时当然需要有一定的余量。而且电压越高，导通速度越快，导通电阻也越小。现在也有导通电压更小的MOS管用在不同的领域里，但在12V汽车电子系统里，一般4V导通就够用了。

MOS管的驱动电路及其损失，可以参考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。讲述得很详细，所以不打算多写了。

5、MOS管应用电路

MOS管最显著的特性是开关特性好，所以被广泛应用在需要电子开关的电路中，常见的如开关电源和马达驱动，也有照明调光。

二、现在的MOS驱动，有几个特别的应用

1、低压应用

当使用5V电源，这时候如果使用传统的图腾柱结构，由于三极管的be有0.7V左右的压降，导致实际最终加在gate上的电压只有4.3V。这时候，我们选用标称gate电压4.5V的MOS管就存在一定的风险。

同样的问题也发生在使用3V或者其他低压电源的场合。

2、宽电压应用

输入电压并不是一个固定值，它会随着时间或者其他因素而变动。这个变动导致PWM电路提供给MOS管的驱动电压是不稳定的。

为了让MOS管在高gate电压下安全，很多MOS管内置了稳压管强行限制gate电压的幅值。在这种情况下，当提供的驱动电压超过稳压管的电压，就会引起较大的静态功耗。

同时，如果简单的用电阻分压的原理降低gate电压，就会出现输入电压比较高的时候，MOS管工作良好，而输入电压降低的时候gate电压不足，引起导通不够彻底，从而增加功耗。

3、双电压应用

在一些控制电路中，逻辑部分使用典型的5V或者3.3V数字电压，而功率部分使用12V甚至更高的电压。两个电压采用共地方式连接。

这就提出一个要求，需要使用一个电路，让低压侧能够有效的控制高压侧的MOS管，同时高压侧的MOS管也同样会面对1和2中提到的问题。

在这三种情况下，图腾柱结构无法满足输出要求，而很多现成的MOS驱动IC，似乎也没有包含gate电压限制的结构。

三、相对通用的电路

电路图如下：

这里只针对NMOS驱动电路做一个简单分析：
Vl和Vh分别是低端和高端的电源，两个电压可以是相同的，但是Vl不应该超过Vh。

Q1和Q2组成了一个反置的图腾柱，用来实现隔离，同时确保两只驱动管Q3和Q4不会同时导通。

R2和R3提供了PWM电压基准，通过改变这个基准，可以让电路工作在PWM信号波形比较陡直的位置。

Q3和Q4用来提供驱动电流，由于导通的时候，Q3和Q4相对Vh和GND最低都只有一个Vce的压降，这个压降通常只有0.3V左右，大大低于0.7V的Vce。

R5和R6是反馈电阻，用于对gate电压进行采样，采样后的电压通过Q5对Q1和Q2的基极产生一个强烈的负反馈，从而把gate电压限制在一个有限的数值。这个数值可以通过R5和R6来调节。

最后，R1提供了对Q3和Q4的基极电流限制，R4提供了对MOS管的gate电流限制，也就是Q3和Q4的Ice的限制。必要的时候可以在R4上面并联加速电容。

这个电路提供了如下的特性：

1，用低端电压和PWM驱动高端MOS管。
2，用小幅度的PWM信号驱动高gate电压需求的MOS管。
3，gate电压的峰值限制
4，输入和输出的电流限制
5，通过使用合适的电阻，可以达到很低的功耗。
6，PWM信号反相。NMOS并不需要这个特性，可以通过前置一个反相器来解决。

在设计便携式设备和无线产品时，提高产品性能、延长电池工作时间是设计人员需要面对的两个问题。DC-DC转换器具有效率高、输出电流大、静态电流小等优点，非常适用于为便携式设备供电。

目前DC-DC转换器设计技术发展主要趋势有：
（1）高频化技术：随着开关频率的提高，开关变换器的体积也随之减小，功率密度也得到大幅提升，动态响应得到改善。小功率DC-DC转换器的开关频率将上升到兆赫级。

（2）低输出电压技术：随着半导体**技术的不断发展，微处理器和便携式电子设备的工作电压越来越低，这就要求未来的DC-DC变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求。

这些技术的发展对电源芯片电路的设计提出了更高的要求。首先，随着开关频率的不断提高，对于开关元件的性能提出了很高的要求，同时必须具有相应的开关元件 驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。其次，对于电池供电的便携式电子设备来说，电路的工作电压低（以锂电池为例，工作电压 2.5～3.6V），因此，电源芯片的工作电压较低。

MOS管具有很低的导通电阻，消耗能量较低，在目前流行的高效DC－DC芯片中多采用MOS管作为功率开关。但是由于MOS管的寄生电容大，一般情况下NMOS开关管的栅极电容高达几十皮法。这对于设计高工作频率DC－DC转换器开关管驱动电路的设计提出了更高的要求。

在低电压ULSI设计中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路。这些电路能够在低于1V电压供电条件下正常 工作，并且能够在负载电容1～2pF的条件下工作频率能够达到几十兆甚至上百兆赫兹。本文正是采用了自举升压电路，设计了一种具有大负载电容驱动能力的， 适合于低电压、高开关频率升压型DC－DC转换器的驱动电路。电路基于Samsung AHP615 BiCMOS工艺设计并经过Hspice仿真验证，在供电电压1.5V ，负载电容为60pF时，工作频率能够达到5MHz以上。