Microchip

从新建一个空白程序开始,从头写一个程序框架,能有助于更好的理解MPLAB® X开发环境所提供的各种编程资源。

1. 新建一个空白程序。其项目属性如下:


2. 新建main.c文件

在Projects列表页面中,选中项目名称,点右键,通过弹出菜单,新建main.c文件。

Main.c中默认已经有了几行代码: 包含xc.h头文件和主函数main()。


3. 头文件结构

在main.c文件编辑区,右键,Navigate -> View Includes Hierarchy, 可以查看xc.h,以及下层包含的头文件。


当前main.c文件的头文件包含结构:


xc.h 头文件中,主要是对cci.h 和avr/io.h进行了包含,并且定义了使能/禁止中断的宏定义。


Avr/io.h文件,是通用的“索引”型头文件,对各个AVR器件的头文件进行了条件包含。


Iotn817.h 文件具体定义了ATtiny817芯片的IO口,外设寄存器等信息。


4. IO口操作

PORTA.DIR = 0x55;
PORTA.OUTSET = 0x55;
uint8_t pinvalue = PORTA.IN & 0xAA;
PORTA.OUTTGL = 0x55;

数据类型uint8_t 是标准头文件stdint.h中定义,根据上面的头文件结构,已经包含,所以不需要再进行包含。

5. 中断
- 包含中断头文件
#include

- 中断处理函数:
ISR(NVMCTRL_EE_vect){
//添加中断处理函数代码
}
- 中断使能函数 ei() 或 sei().
- 中断禁止函数 di() 或 cli()

6. 延迟

- 定义 F_CPU 宏为系统频率
#define F_CPU 33333333 //3.3MHz

- 包含延迟头文件
#include

- 使用延迟函数
_delay_ms(1000);

7. FUSE

FUSES =
{
.APPEND = 0,
.BODCFG = ACTIVE_DIS_gc | LVL_BODLEVEL0_gc | SAMPFREQ_1KHz_gc | SLEEP_DIS_gc,
.BOOTEND = 0,
.OSCCFG = FREQSEL_20MHZ_gc,
.SYSCFG0 = CRCSRC_NOCRC_gc | RSTPINCFG_UPDI_gc,
.SYSCFG1 = SUT_64MS_gc,
.WDTCFG = PERIOD_OFF_gc | WINDOW_OFF_gc,
};
Fuse结构体定义在iotn817.h中

本文转自:Microchip 工程师社区,转载此文目的在于传递更多信息,版权归原作者所有。

围观 47

智能嵌入式视觉项目旨在满足对高速成像解决方案不断增长的需求,在低功耗小尺寸系统中实现边缘智能
随着基于视觉的计算密集型系统在网络边缘的集成度越来越高,现场可编程门阵列(FPGA)正迅速成为下一代设计的首选灵活平台。除需要高带宽处理能力之外,这些智能系统还部署在对散热和功率都有严格限制的小尺寸环境中。为提升开发人员的设计速度,Microchip今日宣布通过其子公司Microsemi Corporation(美高森美)推出
智能嵌入式视觉项目,该项目为使用Microchip低功耗PolarFire®FPGA进行智能机器视觉系统设计提供解决方案。新推出的智能嵌入式视觉解决方案增加了新的增强型高速成像接口,用于图像处理的知识产权(IP)包,以及更大的合作伙伴生态系统,进一步丰富了Microchip高分辨率智能嵌入式视觉FPGA产品组合。
智能嵌入式视觉项目提供包括IP、硬件和工具在内的一系列FPGA产品,可应用于工业、医疗、广播电视、汽车、航空航天和国防等行业的低功耗小型机器视觉设计。随着项目落地,Microchip新推出以下产品,以进一步满足智能视觉系统的设计要求:
  •  串行数字接口(SDI)IP——用于通过同轴电缆传输未压缩的视频数据流,该接口支持以下多种速度:HD-SDI(1.485Gbps、720p、1080i)、3G-SDI(2.970Gbps、1080p60)、6G -SDI(5.94 Gbps、2Kp30)和12G-SDI(11.88Gbps、2Kp60)。
  •  每通道1.5Gbps的MIPI-CSI-2IP——MIPI-CSI-2是将图像传感器连接到FPGA的传感器接口,通常用于工业摄像头。PolarFire系列产品支持每通道高达1.5 Gbps的接收速率和高达1 Gbps的发送速率。
  •  每通道2.3 Gbps的 SLVS-EC Rx——SLVS-EC Rx是支持高分辨率摄像头的图像传感器接口IP。客户可选择双通道或八通道SLVS-EC Rx FPGA内核。
  •  多速率千兆MAC——PolarFire系列产品可通过以太网PHY支持1、2.5、5和10 Gbps传输速率,可通过自动协商满足通用串行10GE介质无关接口(USXGMII)的需求。
  •  6.25 GbpsCoaXPress v1.1主机和设备IP——CoaXPress是用于高性能机器视觉、医疗和工业检测的标准。根据行业的标准路线图,Microchip将支持CoaXPress v2.0,该标准将带宽提高一倍,达到12.5 Gbps。
  •  HDMI 2.0b ——HDMI IP内核目前在60fps发送速率下支持最高4K的分辨率;在60fps接收速率下支持最高1080p的分辨率。
  •  PolarFire FPGA成像IP包——具有MIPI-CSI-2功能,包含用于边缘检测、Alpha混合和图像增强的图像处理IP,用于颜色、亮度和对比度调整。
  •  更大的合作伙伴生态系统——Kaya Instruments将加入Microchip合作伙伴生态系统,这是一家为CoaXPress v2.0和10GigE视觉提供PolarFire FPGA IP内核的厂商。Microchip生态系统还包括Alma TechnologyBitec和人工智能合作伙伴ASIC Design Services,后者提供核心深度学习(CDL)框架,为嵌入式和边缘计算应用提供高能效的基于卷积神经网络(CNN)的成像和视频平台。
Microchip子公司MicrosemiFPGA业务部产品营销副总裁ShakeelPeera表示:“与我们的合作伙伴生态系统携手提供整套IP和硬件产品,对帮助客户在满足生产计划的同时提高创新能力至关重要。人工智能的日益普及以及边缘视觉系统大众化的需要推动了机器和计算机视觉的快速发展,在这一背景下,这一产品的推出显得尤为重要。”
与静态随机存取型存储器(SRAM)的中档FPGA相比,PolarFire FPGA的总功耗可降低30%至50%。同一系列产品包括范围从100K到500K的逻辑元件(LE),它们的静态功耗可降低5到10倍,使之成为一系列计算密集型边缘设备的理想选择,包括那些部署在发热和功率受限环境中的设备。
开发工具
全新高速成像IP内核和PolarFire成像IP包之外,公司还提供一种基于MIPI-CSI2的新型机器学习摄像头参考设计,可用于智能嵌入式系统的部署。该参考设计基于采用Microchip合作伙伴ASIC Design Services推理算法的PolarFire FPGA成像和视频工具包,客户可免费获取进行评估。Microchip的综合开发工具Libero®SoCDesign Suite支持所有智能嵌入式视觉解决方案。
供货和定价
通过Libero®SoCDesign Suite,所有IP均可在智能嵌入式视觉设计评估平台PolarFire FPGA视频和成像工具包上实施。以下IP内核即日起开始供货:
  •  HD-SDI(1.485 Gbps、720p、1080i)
  •  3G-SDI(2.970Gbps、1080p60)
  •  MIPI-CSI-2
  •  双通道SLVS-EC Rx FPGA内核
  •  6.25 GbpsCoaXPress v1.1
  •  HDMI 2.0 4K分辨率和1080p分辨率(发送和接收速度均为60fps时)
以下IP内核将在2019年底前逐步供货:
  •  6G-SDI(5.94 Gbps、2Kp30)
  •  12G-SDI(11.88 Gbps、2Kp60)
  •  USXGMII MAC
  •  八通道SLVS-EC Rx FPGA内核
  •  6.25 GbpsCoaXPress v2.0
  •  HDMI 2.0 4K分辨率(接收速率为60fps时)
PolarFire成像 IP包售价1,499美元,MPF300视频工具包售价999美元。欲了解更多信息及购买文中提到的产品,请联系sales.support@microsemi.com
资源
可通过Flickr或联系编辑获取高分辨率图片(可免费发布):
  •  应用图像:https://www.flickr.com/photos/microchiptechnology/48235021452

围观 107

页面

订阅 RSS - Microchip