电路设计是创建电子电路的过程,旨在实现特定的功能或任务。电路可以是数字电路、模拟电路、混合信号电路或射频电路,根据应用的不同。
电路设计
电路设计中对连接器的七点考量
cathy 在 提交
降压,一定要用变压器吗?其实不是这样的,除了变压器,电容也是可以降压,今天就带领大家了解一下电容降压!
电容降压的工作原理
利用电容在一定的交流信号频率下产生的容抗来限制最大工作电流。
例如,在50Hz的工频条件下,一个1uF的电容所产生的容抗约为3180欧姆。当220V的交流电压加在电容器的两端,则流过电容的最大电流约为70mA。虽然流过电容的电流有70mA,但在电容器上并不产生功耗,应为如果电容是一个理想电容,则流过电容的电流为虚部电流,它所作的功为无功功率。
敲黑板,下面先说一下什么是无功功率
无功功率是什么?
无功功率是指在具有电抗的交流电路中,电场或磁场在一周期的一部分时间内从电源吸收能量,另一部分时间则释放能量,在整个周期内平均功率是零,但能量在电源和电抗元件(电容、电感)之间不停地交换。交换率的最大值即为“无功功率”。单相交流电路中,其值等于电压有效值、电流有效值和电压与电流间相位角的正弦三者之积。单位为Var、KVar
注:记得顺便了解一下:有功功率、视在功率
根据这个特点,我们如果在一个1uF的电容器上再串联一个阻性元件,则阻性元件两端所得到的电压和它所产生的功耗完全取决于这个阻性元件的特性。例如,我们将一个110V/8W的灯泡与一个1uF的电容串联,在接到220V/50Hz的交流电压上,灯泡被点亮,发出正常的亮度而不会被烧毁。因为110V/8W的灯泡所需的电流为8W/110V=72mA,它与1uF电容所产生的限流特性相吻合。
同理,我们也可以将5W/65V的灯泡与1uF电容串联接到220V/50Hz的交流电上,灯泡同样会被点亮,而不会被烧毁。因为5W/65V的灯泡的工作电流也约为70mA。因此,电容降压实际上是利用容抗限流。而电容器实际上起到一个限制电流和动态分配电容器和负载两端电压的角色。
下图为阻容降压的典型应用,C1为降压电容,R1为断开电源时C1的泄放电阻(注意为了安全,这个电阻必须有,安全永远排第一位),D1为半波整流二极管,D2在市电的负半周为C1提供放电回路,否则电容C1充满电就不工作了,Z1为稳压二极管,C2为滤波电容。输出为稳压二极管Z1的稳定电压值。
在实际应用中,可以用下图代替上图,这里用了Z1正向特性和反向特性,其反向特性(也就是其稳压特性)来稳定电压,其正向特性用来在市电负半周给C1提供放电回路。
在较大电流的应用中,可以用全波整流。如下图:
在小电压全波整流输出时,最大输出电流即为:
容抗:Xc=1/(2πfC)
电流:Ic = U/Xc=2πfCU
采用电容降压时应注意以下几点:
根据负载的电流大小和交流电的工作频率选取适当的电容,而不是依据负载的电压和功率。
限流电容必须采用无极性电容,绝对不能采用电解电容。而且电容的耐压须在400V以上。最理想的电容为铁壳油浸电容。
电容降压不能用于大功率条件,因为不安全。
电容降压不适合动态负载条件。
同样,电容降压不适合容性和感性负载。
当需要直流工作时,尽量采用半波整流。不建议采用桥式整流。而且要满足恒定负载的条件。
来源:捷多邦PCB
高速电路设计中耦合电容的重要性
demi 在 提交
我走的电子开发道路其实和大多数人说的一样,基本的路线为模拟电子(熟练)→数字电路设计(掌握)→单片机(项目开发)→ARM硬件设计(项目开 发)→linux学习→linux驱动学习→ARM&linux底层开发(项目开发)→ARM&linux顶层开发(项目开发)→项目经 理。我现在还在路上折腾,现在将我的教训和心得拿来给大家分享,希望对于新手有借鉴。
嵌入式设计是个庞大的工程,今天就说说硬件电路设计方面的几个注意事项,首先,咱们了解下嵌入式的硬件构架。
我们知道,CPU是这个系统的灵魂,所有的外围配置都与其相关联,这也突出了嵌入式设计的一个特点硬件可剪裁。在做嵌入式硬件设计中,以下几点需要关注。
第一、电源确定
电源对于嵌入式系统中的作用可以看做是空气对人体的作用,甚至更重要:人呼吸的空气中有氧气、二氧化碳和氮气等但是含量稳定,这就相当于电源系统中各种杂波,我们希望得到纯净和稳定符合要求的电源,但由于各种因素制约,只是我们的梦想。这个要关注两个方面:
a、电压
嵌入式系统需要各种量级的电源比如常见的5v、3.3v、1.8v等,为尽量减小电源的纹波,在嵌入式系统中使用LDO器件。如果采用DCDC不仅个头大,其纹波也是一个很头疼的问题。
b、电流
嵌入式系统的正常运行不但需要稳定足够的电源,还要有足够的电流(其实就是功率达到要求),因此在选择电源器件的时候需要考虑其负载,我设计时一般留有30%的余量。
如果是多层板,电源部分在layout的时候需电源分割,这时需要注意分割路径,尽量将一定量的电源放置在一起。如果是双面板,则走线宽度需要注意,在板子允许的情况下尽量加宽。合适的退耦电容尽量靠近电源管脚。
第二、 晶振确定
晶振相当于嵌入式系统的心脏,其稳定与否直接关系其运行状态和通讯性能。常见的振有无源晶振,有源晶振,首先要确定其振荡频率,其次要确定晶振类型。
a、无源晶振
其匹配电容和匹配电阻的选择,这部分一般依据参考手册。在单片机设计中,经常使用插件晶振配合瓷片电容。在ARM中,为了减少空间和便于布线,经常使用四角无源晶振配合贴片电容。虽然我们对于固定晶振的匹配电路比较熟悉,但是为了达到万无一失,还是要看参考手册确定电容大小,是否需要匹配电阻等细节。
b、有源晶振
具有更好的更准确的时钟信号,但是相比之下,比无缘晶振价格高,因此这也是在硬件电路设计中需要关注的成本。
在做电路板设计时需要注意晶振走线尽量靠近芯片,关键信号远离时钟走线。在条件允许的情况下增加接地保护环。如果是多层板,也要讲关键信号远离晶振的走线。
第三、 预留测试IO口
在嵌入式调试阶段,在管脚资源丰富的情况下,我通常预留一个IO口连接led或者喇叭,为下一步软件的编写做铺垫。在嵌入式系统运行过程中适当控制该IO接口,从而判断系统是否正常运行。
第四、外扩存储设备
一 个嵌入式系统如果有电源、晶振和CPU,那么这就是我们熟悉的最小系统。如果该嵌入式系统需要运行大点的操作系统,那么不但需要CPU具有MMU,CPU 还需要外接SDRAM和NANDFLASH。如果该cpu具有SDRAM和NANDFLASH控制器,那么在硬件设计上不用过多的考虑地址线的使用。如果没有相关的控制器,那么需要注意地址线的使用。
这部分在LAYOUT的时候是一个重点,究其原因就是要使相关信号线等长以确保信号的延时相等,时钟和DQS的差分信号线走线。在布线的时候各种布线技巧需要综合使用,例如与cpu对称分布,菊花链布线、T型布线,这都需要依据内存的个数多少来进行选择,一般来说个数越多,布线越复杂,但是知道其关键点,一切迎刃而解。
第五、功能接口
一个嵌入式系统最重要的就是通过各种接口来控制外围模块,达到设计者预设的目的。常用的接口有串口(可用来连接蓝牙,wifi和3G等模块),USB接口、 网络接口、JTAG接口、音视频接口、HDMI接口等等。由于这些接口与外部模块连接,做好电磁兼容设计是重要的一项工作。除此之外,在LAYOUT的时候注意差分线的使用。
第六、屏幕
这个功能之所以单独列出来,是由于其可有可无。如果一个嵌入式系统只是作为一个连接器连接外围设备模块,通过相关接口连接到电脑主机或者直接挂在网络上,那么屏幕就不需要了。但是如果做出来的是一个消费类产品,与用户交互频繁,这就不得不唠叨几句。
电容屏幕是嵌入式屏幕的首选,在电路设计中需要注意触屏连接线和显示屏连接线的布局。在走线的过程中尽量短的靠近主控cpu,同时注意配对信号走差分 线,RGB控制信号走等长。各种信号走线间距遵循3W规则,避免相互干扰。 在屏幕的设计中,一定要确保功率和防止干扰,以防屏幕闪屏和花屏现象的出现。
以上就是我做嵌入式板子设计中的一些经验,有些经验是经过沉痛教训获得的。希望对你有所启发。
本文转自:玩转单片机,转载此文目的在于传递更多信息,版权归原作者所有。
一、总体方案的设计与选择
1. 方案原理的构想
(1) 提出原理方案
一个复杂的系统需要进行原理方案的构思,也就是用什么原理来实现系统要求。因此,应对课题的任务、要求和条件进行仔细的分析与研究,找出其关键问题是什么,然后根据此关键问题提出实现的原理与方法,并画出其原理框图(即提出原理方案)。提出原理方案关系到设计全局,应广泛收集与查阅有关资料,广开思路,开动脑筋,利用已有的各种理论知识,提出尽可能多的方案,以便作出更合理的选择。所提方案必须对关键部分的可行性进行讨论,一般应通过试验加以确认。
(2) 原理方案的比较选择
原理方案提出后,必须对所提出的几种方案进行分析比较。在详细的总体方案尚未完成之前,只能就原理方案的简单与复杂,方案实现的难易程度进行分析比较,并作出初步的选择。如果有两种方案难以敲定,那么可对两种方案都进行后续阶段设计,直到得出两种方案的总体电路图,然后就性能、成本、体积等方面进行分析比较,才能最后确定下来。
2. 总体方案的确定
原理方案选定以后,便可着手进行总体方案的确定,原理方案只着眼于方案的原理,不涉及方案的许多细节,因此,原理方案框图中的每个框图也只是原理性的、粗略的,它可能由一个单元电路构成,亦可能由许多单元电路构成。为了把总体方案确定下来,必须把每一个框图进一步分解成若干个小框,每个小框为一个较简单的单元电路。当然,每个框图不宜分得太细,亦不能分得太粗,太细对选择不同的单元电路或器件带来不利,并使单元电路之间的相互连接复杂化;但太粗将使单元电路本身功能过于复杂,不好进行设计或选择。总之,应从单元电路和单元之间连接的设计与选择出发,恰当地分解框图。
二、单元电路的设计与选择
1. 单元电路结构形式的选择与设计
按已确定的总体方案框图,对各功能框分别设计或选择出满足其要求的单元电路。因此,必须根据系统要求,明确功能框对单元电路的技术要求,必要时应详细拟定出单元电路的性能指标,然后进行单元电路结构形式的选择或设计。
满足功能框要求的单元电路可能不止一个,因此必须进行分析比较,择优选择。
2. 元器件的选择
(1) 元器件选择的一般原则
元器件的品种规格十分繁多,性能、价格和体积各异,而且新品种不断涌现,这就需要我们经常关心元器件信息和新动向,多查阅器件手册和有关的科技资料,尤其要熟悉一些常用的元器件型号、性能和价格,这对单元电路和总体电路设计极为有利。选择什么样的元器件最合适,需要进行分析比较。首先应考虑满足单元电路对元器件性能指标的要求,其次是考虑价格、货源和元器件体积等方面的要求。
(2) 集成电路与分立元件电路的选择问题
随着微电子技术的飞速发展,各种集成电路大量涌现,集成电路的应用越来越广泛。今天,一块集成电路常常就是具有一定功能的单元电路,它的性能、体积、成本、安装调试和维修等方面一般都优于由分立元件构成的单元电路。
优先选用集成电路不等于什么场合都一定要用集成电路。在某些特殊情况,如:在高频、宽频带、高电压、大电流等场合,集成电路往往还不能适应,有时仍需采用分立元件。另外,对一些功能十分简单的电路,往往只需一只三极管或一只二极管就能解决问题,就不必选用集成电路。
(3) 怎样选择集成电路
集成电路的品种很多,总的可分为模拟集成电路、数字集成电路和模数混合集成电路等三大类。按功能分,模拟集成电路有:集成运算放大器、比较器、模拟乘法器、集成功率放大器、集成稳压器,集成函数发生器以及其他专用模拟集成电路等;数字集成电路有:集成门、驱动器、译码器/编码器、数据选择器、触发器、寄存器、计数器、存储器、微处理器、可编程器件等;混合集成电路有:定时器、A/D、D/A转换器、锁相环等。
按集成电路中有源器件的性质又可分为双极型和单极型两种集成电路。同一功能的集成电路可以是双极型的,亦可以是单极型的。双极型与单极型集成电路在性能上的主要差别是:双极型器件工作频率高、功耗大、温度特性差、输入电阻小等,而单极型器件正好相反。至于采用哪一种,这要由单元电路所要求的性能指标来决定。
数字集成电路有:双极型的TTL、ECL和I2L等,单极型的CMOS、NMOS和动态MOS等。选择集成电路的关键因素主要包括性能指标、工作条件、性能价格比等,集成电路选择流程如图14.1.1所示:
三、单元电路之间的级联设计
各单元电路确定以后,还要认真仔细地考虑他们之间的级联问题,如:电气特性的相互匹配、信号耦合方式、时序配合,以及相互干扰等问题。
1. 电气性能相互匹配问题
关于单元电路之间电气性能相互匹配的问题主要有:阻抗匹配、线性范围匹配、负载能力匹配、高低电平匹配等。前两个问题是模拟单元电路之间的匹配问题,最后一个问题是数字单元电路之间的匹配问题。而第三个问题(负载能力匹配)是两种电路都必须考虑的问题。从提高放大倍数和负载能力考虑,希望后一级的输入电阻要大,前一级的输出电阻要小,但从改善频率响应角度考虑,则要求后一级的输入电阻要小。
对于线性范围匹配问题,这涉及到前后级单元电路中信号的动态范围。显然,为保证信号不失真地放大则要求后一级单元电路的动态范围大于前级。
负载能力的匹配实际上是前一级单元电路能否正常驱动后一级的问题。这在各级之间均有,但特别突出的是在后一级单元电路中,因为末级电路往往需要驱动执行机构。如果驱动能力不够,则应增加一级功率驱动单元。在模拟电路里,如对驱动能力要求不高,可采用运放构成的电压跟随器,否则需采用功率集成电路,或互补对称输出电路。在数字电路里,则采用达林顿驱动器、单管射极跟随器或单管反向器。电平匹配问题在数字电路中经常遇到。若高低电平不匹配,则不能保证正常的逻辑功能,为此,必须增加电平转换电路。尤其是CMOS集成电路与TTL集成电路之间的连接,当两者的工作电源不同时(如CMOS为+15V,TTL为+5V),此时两者之间必须加电平转换电路。
2. 信号耦合方式
常见的单元电路之间的信号耦合方式有四种:直接耦合、阻容耦合、变压器耦合和光电耦合。
(1)直接耦合方式
直接耦合是上一级单元电路的输出直接(或通过电阻)与下一级单元电路的输入相连接。这种耦合方式最简单,它可把上一级输出的任何波形的信号(正弦信号和非正弦信号)送到下一级单元电路。但是,这种耦合方式在静态情况下,存在两个单元电路的相互影响。在电路分析与计算时,必须加以考虑。
(2)阻容耦合方式(如图14.1.2所示)
(3)变压器耦合方式
(4)光电耦合方式
光电耦合方式是一种常用的方式,其主要是通过光电信号的转换变成信号的传输,以达到前后级隔离的目的。
3. 时序配合
单元电路之间信号作用的时序在数字系统中是非常重要的。哪个信号作用在前,哪个信号作用在后,以及作用时间长短等,都是根据系统正常工作的要求而决定的。换句话说,一个数字系统有一个固定的时序。时序配合错乱,将导致系统工作失常。
时序配合是一个十分复杂的问题,为确定每个系统所需的时序,必须对该系统中各个单元电路的信号关系进行仔细的分析,画出各信号的波形关系图——时序图,确定出保证系统正常工作下的信号时序,然后提出实现该时序的措施。
四、画出总体电路草图
单元电路和它们之间连接关系确定后,就可以进行总体电路图的绘制。总体电路图是电子电路设计的结晶,是重要的设计文件,它不仅仅是电路安装和电路板制作等工艺设计的主要依据,而且是电路试验和维修时不可缺少的文件。总体电路涉及的方面和问题很多,不可能一次就把它画好,因为尚未通过试验的检验,所以不能算是正式的总体电路图,而只能是一个总体电路草图。
对画出总体电路图的要求是:能清晰公整地反映出电路的组成、工作原理、各部分之间的关系以及各种信号的流向。因此,图纸的布局、图形符号、文字标准等都应规范统一。
五、总体电路试验
由于电子元器件品种繁多且性能分散,电子电路设计与计算中又采用工程估算,再加之设计中要考虑的因素相当多,所以,设计出的电路难免会存在这样或那样的问题,甚至差错。实践是检验设计正确与否的唯一标准,任何一个电子电路都必须通过试验检验,未能经过试验的电子电路不能算是成功的电子电路。通过试验可以发现问题,分析问题,找出解决问题的措施,从而修改和完善电子电路设计。只有通过试验,证明电路性能全部达到设计的要求后,才能画出正式的总体电路图。
电子电路试验应注意以下几点:
1. 审图。电子电路组装前应对总体电路草图全面审查一遍。尽早发现草图中存在的问题,以避免实验中出现过多反复或重大事故。
2. 电子电路组装。一般先在面包板上采用插接方式组装,或在多功能印刷板上采用焊接方式组装。有条件时亦可试制印刷板后焊接组装。
3. 选用合适的试验设备。一般电子电路试验必备的设备有:直流稳压电源、万用表、信号源、双踪示波器等,其他专用测试设备视具体电路要求而定。
4. 试验步骤:先局部,后整体。即先对每个单元电路进行试验,重点是主电路的单元电路试验。可以先易后难,亦可依次进行,视具体情况而定。调整后再逐步扩展到整体电路。只有整体电路调试通过后,才能进行性能指标测试。性能指标测试合格才算试验完结。
六、绘制正式的总体电路图
经过总体电路试验后,可知总体电路的组成是否合理及各单元电路是否合适,各单元电路之间联结按是否正确,元器件参数是否需要调整,是否存在故障隐患,以及解决问题的措施,从而为修改和完善总体电路提供可靠的依据。画正式总体电路应注意的几点与画草图一样,只不过要求更严格,更工整。一切都应按制图标准绘图。
本文转自:网络、电子工程专辑,转载此文目的在于传递更多信息,版权归原作者所有。
单端数据传输仅使用一条信号线,其电势被看作接地。在信号线为信号电流提供正向通道时,接地线会提供回流通道。图 1 显示了单端传输通道的基本原理图。
单端接口的主要优点可概括为简洁性和较低的实施成本。然而,它们极易受噪声拾取的影响,因为引入到信号或者接地通道的噪声直接加到接收机输入,从而引起伪接收机触发。另一个问题是串扰,特别是在一些更高频率条件下,其为邻近信号和控制线路之间的电容和电感耦合。最终,由于信号线迹和接地层之间的物理差异,单端系统中产生的横向电磁波 (TEM) 会辐射到电路环境中,从而成为邻近电路的巨大电磁干扰源(EMI)。
差动信号传输使用由两条导线组成的信号对:一个用于正向电流,而另一个用于返回电流。每个信号导线均有一个共模电压 VCM,其由 50% 差动驱动器输出 VOD 叠加,但极性相反(参见图 2)。
当差动对的导线彼此接近时,引入到两个导线的电耦合外部噪声均匀地表现为接收机输入端的共模噪声。具有差动输入的接收机仅受信号差的影响,但不受共模信号的影响。因此,接收机不但抑制了共模噪声,同时还保持了信号完整性。
紧电子耦合还有另外一个好处。两个导线中大小相等但极性相反的电流,会形成一些相互抵消的磁场。两个导线的 TEM 波,现在其磁场被抢走,因此无法辐射到环境中。只有一些非常小的导线环路外部边缘电场可以辐射,从而产生极小的 EMI。
应用
紧靠系统控制器使用时,单端接口允许相对较高的频率(高达 70 MHz)。差动接口具有极高的抗噪性,可以大大低低 EMI,因此可以在高达 500 MHz 甚至更高的频率下传输数据。
最常用的数据转换器接口是内部集成电路总线 (I2C)、串行外设接口总线 (SPI) 和低压差动信号传输接口 (LVDS)。
来源:畅学电子(changxuedianzi)