PCB（Printed Circuit Board，印刷电路板）布线是指在PCB上设计和连接电子元件之间的电路路径，以确保电路的正常功能和性能。良好的布线可以提高电路的稳定性、抗干扰性和性能。
PCB布线
当今的信号处理系统普遍需要使用混合信号器件，例如为了处理宽动态范围的模拟信号，高速高性能的ADC信号显得更加重要。为了在恶劣的数字环境中保持模拟信号宽动态范围和低噪声，就要熟知PCB布线技巧以进行良好的高速电路设计。本文将为您阐述使用高速转换器时，必须遵循的那些重要PCB布局布线规则。
AGND和DGND接地层应当分离吗？
简单回答是视情况而定，详细回答则是通常不分离。因为在大多数情况下，分离接地层只会增加返回电流的电感，它所带来的坏处大于好处。从公式V = L(di/dt)可以看出，随着电感增加，电压噪声会提高。而随着开关电流增大（因为转换器采样速率提高），电压噪声同样会提高。因此，接地层应当连在一起。
一个例子是，在一些应用中，为了符合传统设计要求，必须将脏乱的总线电源或数字电路放在某些区域，同时还受尺寸限制的影响，使得电路板无法实现良好的布局分割，在这种情况下，分离接地层是实现良好性能的关键。然而，为使整体设计有效，必须在电路板的某个地方通过一个电桥或连接点将这些接地层连在一起。因此，应将连接点均匀地分布在分离的接地层上。最终，PCB上往往会有一个连接点成为返回电流通过而不会导致性能降低的最佳位置。此连接点通常位于转换器附近或下方。
设计电源层时，应使用这些层可以使用的所有铜线。如果可能，请勿让这些层共用走线，因为额外的走线和过孔会将电源层分割成较小的碎块，从而迅速损害电源层。由此产生的稀疏电源层可以将电流路径挤压到最需要这些路径的地方，即转换器的电源引脚。挤压过孔与走线之间的电流会提高电阻，导致转换器的电源引脚发生轻微的压降。
最后，电源层的放置至关重要，切勿将高噪声的数字电源层叠放在模拟电源层上，否则二者虽然位于不同的层，但仍有可能耦合。为将系统性能下降的风险降至最低，设计中应尽可能将这些类型的层隔开而不是叠加在一起。
PCB的输电系统(PDS)设计能忽略吗？
PDS的设计目标是将响应电源电流需求而产生的电压纹波降至最低。所有电路都需要电流，有些电路需求量较大，有些电路则需要以较快的速率提供电流。采用充分去耦的低阻抗电源层或接地层以及良好的PCB层叠，可以将因电路的电流需求而产生的电压纹波降至最低。例如，如果设计的开关电流为1A，PDS的阻抗为10mΩ，则最大电压纹波为10mV。
首先，应当设计一个支持较大层电容的PCB层叠结构。例如，六层堆叠可能包含顶部信号层、第一接地层、第一电源层、第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近，这两层间距为2到3密尔，形成一个固有层电容。此电容的最大优点是它是免费的，只需在PCB制造笔记中注明。如果必须分割电源层，同一层上有多个VDD电源轨，则应使用尽可能大的电源层。不要留下空洞，同时也应注意敏感电路。这将使该VDD层的电容最大。如果设计允许存在额外的层，则应将两个额外的接地层放在第一和第二电源层之间。在核心间距同样为2到3密尔的情况下，此时层叠结构的固有电容将加倍。
对于理想的PCB层叠，电源层起始入口点和DUT周围均应使用去耦电容，这将确保PDS阻抗在整个频率范围内均较低。使用若干0.001μF至100μF的电容有助于覆盖该范围。没有必要各处都配置电容；电容正对着DUT对接会破坏所有的制造规则。如果需要这种严厉的措施，则说明电路存在其它问题。
裸露焊盘(E-Pad)的重要性
这是一个容易忽视的方面，但它对于实现PCB设计的最佳性能和散热至关重要。
裸露焊盘（引脚0）指的是大多数现代高速IC下方的一个焊盘，它是一个重要的连接，芯片的所有内部接地都是通过它连接到器件下方的中心点。裸露焊盘的存在使许多转换器和放大器可以省去接地引脚。关键是将该焊盘焊接到PCB时，要形成稳定可靠的电气连接和散热连接，否则系统可能会遭到严重破坏。
通过以下三个步骤，可以实现裸露焊盘的最佳电气和散热连接。首先，在可能的情况下，应在各PCB层上复制裸露焊盘，这将为所有接地提供较厚的散热连接，从而快速散热，对于高功耗器件尤其重要。在电气方面，这将为所有接地层提供良好的等电位连接。在底层上复制裸露焊盘时，它可以用作去耦接地点和安装散热器的地方。
其次，将裸露焊盘分割成多个相同的部分。以棋盘状最佳，可以通过丝网交叉格栅或焊罩来实现。在回流焊组装过程中，无法决定焊膏如何流动以建立器件与PCB的连接，因此连接可能存在，但分布不均，更糟糕的情况是连接很小并且位于拐角处。将裸露焊盘分割为若干较小的部分可以使各个区域都有一个连接点，从而确保器件与PCB之间形成可靠、均匀的连接。
最后，应当确保各部分都有过孔连接到地。各区域通常都很大，足以放置多个过孔。组装之前，务必用焊膏或环氧树脂填充每个过孔，这一步非常重要，这样才能确保裸露焊盘焊膏不会回流到过孔空洞中，否则会降低正确连接的机率。
PCB中各层面之间交叉耦合的问题
在PCB设计中，一些高速转换器的布局布线不可避免地会出现一个电路层与另一个交叠的情况。某些情况下，敏感的模拟层(电源、接地或信号)可能就在高噪声数字层的正上方。大多数设计人员认为这无关紧要，因为这些层面位于不同的层。是否如此呢？我们来看一个简单的测试。
选择相邻层中的一层，并在该层面注入信号，然后，将交叉耦合层连接到一个频谱分析仪。可以看到，耦合到相邻层的信号非常多。即使间距40密尔，某种意义上相邻 层仍会形成一个电容，因此在某些频率下，信号仍会从一个层耦合到另一个层。
假设某层上的高噪声数字部分具有高速开关的1V信号，层间隔离为60dB时，非受驱层将看到从受驱层耦合而来的1mV信号。对于2Vp-p满量程摆幅的12位模数转换器 (ADC)而言，这意味着2LSB(最低有效位)的耦合。对于特定的系统，这可能不成问题， 但应注意，当分辨率从12位提高到14位时，灵敏度会提高四倍，因而误差将增大到8LSB。
忽略交叉面/交叉层耦合可能不会导致系统设计失败，或者削弱设计，但必须保持警惕，因为两个层面之间的耦合可能比想象的要多。
在目标频谱内发现噪声杂散耦合时，应注意这一点。有时候，布局布线会导致非预期 信号或层交叉耦合至不同层。调试敏感系统时请记住这一点：问题可能出在下面一层。
来源：亚德诺半导体
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
对于12位传感系统的布线，应用的电路是一负载单元电路。
然后由12位A/D转换器MCP3201滤波和数字化。每次转换的结果显示在LCD显示屏上。
该电路可精确测量传感器上施加的重量，然后将结果显示在LCD显示屏上。系统电路原理图如图1所示。采用的负载单元是Omega公司的LCL-816G。LCL-816G传感器模型是由四个电阻元件组成的桥，需电压激励。将5V激励电压加在传感器高端，施加900g最大激励时，满刻度输出摆幅为±10mV差分信号。该小差分信号被双运放仪表放大器放大。
根据电路精度要求，选择一个12位A/D转换器。当转换器将输入端的电压进行数字化后，数字码经转换器SPI端口发送到单片机。然后，单片机用查找表将来自A/D转换器的数字信号转换为重量。此时如需要的话，线性化和标定工作可由控制器代码实现。完成这一步后，结果送到LCD显示器。最后一步是为控制器写固件。电路设计好之后，即可设计印刷电路板和布线了。
查看这个完整的电路原理图时，若使用自动布线工具，经常要返回来对布线做很大的修改。如果自动布线工具可以实现布线限制，可能还有成功的可能性。如果自动布线工具没有限制选项的话，最好不要使用自动布线工具。
布线的一般准则
器件布局
既然是采用手工布线，那么第一个步骤是在板上放置器件。将噪声敏感器件和产生噪声器件分开放置。
完成这个任务有两个准则：
1. 将电路中器件分成两大类：高速(>40MHz)器件和低速器件。如果可能的话，将高速器件尽量靠近板的接插件和电源放置。
2. 将上述大类再分成三个子类：纯数字、纯模拟和混合信号。将数字器件尽量靠近板的接插件和电源放置。
电路板的布线策略要符合图2所示的器件布局图。注意图2a中高速器件、低速器件与电路板的接插件和电源之间的关系。在图2b中，数字器件最靠近电路板的接插件和电源，与其它数字和模拟电路分离开了。纯模拟器件距离数字器件最远，以确保开关噪声不会耦合到模拟信号路径中。A/D转换器的布线策略在本刊2004年1月中有详细论述。
地和电源策略
确定了器件的大体位置后，就可以定义地平面和电源平面了。实现这些平面是需要一些策略技巧的。
在PCB中不使用地平面是很危险的，尤其是在模拟和混合信号设计中。其一，因为模拟信号是以地为基准的，地噪声问题比电源噪声问题更难应对。例如，在图1所示电路中，A/D转换器(MCP3201)的反相输入引脚是接地的；二，地平面还对噪声有屏蔽作用。采用地平面可以很容易解决这些问题，但是，如果没有地平面，要克服这些问题几乎是不可能的。
这里，假设不需要地平面。图1所示的电路无地平面布线，如图3所示。
“不需要地平面”的理论还行得通吗？这可以通过数据来验证。在图4中，对A/D转换器进行了4096次采样并记录了数据。在采集数据时，没有在传感器上施加激励。采用这种电路布线，控制器专用于与转换器接口，并将转换器的结果发送到LCD显示器。
图5所示的布线与图3中的布线基本相同，但在底层添加了地平面。地平面(图5b)有几处被信号线打断，应尽量减少地平面被断开的次数。电流返回路径不应缩短，因为这些走线会限制从器件到电源接插件的电流流动。A/D转换器输出的柱状图如图6所示。与图4相比，输出码要密集得多。两次测试中使用了相同的有源器件。无源器件不同，会导致较小的偏置差异。
从上述数据很容易看出，地平面确实对电路噪声有抑制作用。当电路中没有地平面时，噪声的宽度大约为15个码；添加了地平面后，性能提高了约1.5倍或15/11倍。请注意，测试是在电磁干扰较低的实验室中进行的。
A/D转换器输出数字码的噪声可归因于运放的噪声和缺少抗信号混叠滤波器。如果电路中有“最少”量的数字电路，可能只需要一个地平面和一个电源平面就可以了。“最少”可由电路板设计人员定义。将数字和模拟地平面连接在一起的危险在于，模拟电路会从电源引脚引入噪声，并将噪声耦合到信号路径中。在电路的一点或多点上，要将模拟电路和数字电路的地和电源连接在一起，以确保所有器件的电源、输入和输出共地，其标称值不会被破坏。
在12位系统中，电源平面并不象地平面那么重要。尽管电源平面可以解决许多问题，使电源线比电路板上其它走线宽两倍或三倍，以及有效使用旁路电容，都可以降低电源的噪声。
信号线
电路板(包括数字和模拟电路)上的信号线要尽量短。这个基本准则将降低无关信号耦合到信号路径的可能性。尤其要注意的是模拟器件的输入端，这些输入端通常比输出引脚或电源引脚具有更高的阻抗。例如，A/D转换器的参考电压输入引脚在进行转换期间是最为敏感的。对于图1中的12位转换器，输入引脚(IN+和IN-)对引入的噪声也很敏感。运放的输入端也有可能在信号路径中引入噪声。这些端通常具有109W至1013W的输入阻抗。
高阻抗输入端对于输入电流比较敏感。如果从高阻抗输入端引出的走线靠近有快速变化电压的走线(如数字或时钟信号线)，就会发生这种情况，此时电荷通过寄生电容耦合到高阻抗走线中。
这两条走线之间的关系如图7所示。图中，两条走线之间寄生电容的值主要取决于走线之间的距离(d)，以及两条走线保持平行的长度(L)。通过这个模型，高阻抗走线中产生的电流等于：I=C dV/dt
其中：I是高阻抗走线上的电流，C是两条PCB走线之间的电容值，dV 是有开关动作的走线上的电压变化，dt 是电压从一个电平变化到下一个电平所用的时间。
旁路电容和抗信号混叠滤波器的使用
有关旁路电容的一个原则是：在电路中始终包含旁路电容。如果设计电路时，没有加旁路电容，电源噪声很可能使电路的精度达不到12位。
旁路电容
可在电路板上的如下两个位置放置旁路电容：一个电容(10mF至100mF)放置在电源侧，另一个电容放置在每个有源器件(包括数字和模拟器件)旁边。加在器件上旁路电容的值取决于使用的器件。如果器件的带宽小于或等于1MHz，那么采用1mF的电容可以显著降低引入的噪声。如果器件的带宽大于10MHz，0.1mF的电容可能比较合适。如果带宽在这两个频率之间，可同时使用这两种容值的电容，或使用其一。
电路板上的每个有源器件都需要一个旁路电容。旁路电容必须尽可能靠近器件的电源引脚放置，如图5所示。如果一个器件使用了两个旁路电容，容值小的电容要最靠近器件引脚。而且，旁路电容的引脚要尽量短。
抗信号混叠滤波器
请注意，图1所示的电路中没有抗信号混叠滤波器。正如数据所显示，这一疏忽在电路中引起了噪声问题。此电路板中，当在仪表放大器的输出和A/D转换器的输入之间接入一个四阶、10Hz抗信号混叠滤波器时，转换响应的性能大为提高，如图8所示。
模拟滤波可在模拟信号到达A/D转换器之前，消除叠加在模拟信号上的噪声，尤其是无关的噪声尖峰。A/D转换器将对出现在其输入端的信号进行转换，这种信号可能包括传感器电压信号或噪声，抗信号混叠滤波器消除了转换过程中的高频噪声。
PCB设计准则
只要遵循如下几个准则，良好的12位布线技巧并不难掌握：
1. 检查器件相对于接插件的位置，确保高速器件和数字器件最靠近接插件。
2. 电路中至少要有一个地平面。
3. 使电源线比板上的其它走线宽。
4. 检查电流回路，寻找地线中的可能噪声源。这可通过确定地平面上所有点的电流密度和可能存在的噪声量来实现。
5. 正确旁路所有器件，将电容尽量靠近器件的电源引脚放置。
6. 使所有走线都尽量短。
7. 查看所有的高阻抗走线，逐条走线查找可能的电容耦合问题。
8. 确保对混合信号电路中的信号正确滤波。
本文转自：CSDN - xuyaosong，转载此文目的在于传递更多信息，版权归原作者所有。
PCB布线，就是铺设通电信号的道路连接各个器件，这好比修道路，连接各个城市通汽车，道路建设要求一去一回两条线，PCB布线同样道理，需要形成一个两条线的回路，对于低频电路角度上讲，是回路，对于高速电磁场来讲，是传输线，最常见的如差分信号线。比如USB、网线等。
差分信号线，是连接器件信号的理想模型。对信号要求越高的，越要靠近差分信号线。
一块板子器件非常多，若都按差分线布，一是PCB的面积太大，二是要布2N条线，工作量太大，难度也很大，于是人们针对实际需求提出了多层PCB的概念，最典型的就是双面PCB板。把底部一层作为公共的参考回路，这样布线只需要布N+1根即可，PCB版面也大大缩小。
每个layout工程师对layout都有自己的理解方式，同一块PCB，不同的layout工程师会画出不同的效果，在不影响PCB的性能的前提下，元器件的placement和layout是否美观这就是看layout工程师的能力了，可以说一位优秀的layout工程师就是一个艺术家！
下图为VPX机箱板卡的TOP丝印层：
可以看出从器件排布来看，一些芯片的滤波退耦电容都紧靠芯片周围，FPGA挂的几颗DDR尽量也都靠近FPGA，并且排布整齐，打开TOP层：是否就感觉很复杂很高端的样子了？
归根到底，PCBlayout再好看，前提得把功能，性能跑通了，否则就是渣。像这种系统级板卡，硬件成本上万，能把功能实现就不错了，从老手来讲，看到你的的元器件导入以后，基本就可以估计出板卡layout需要多长时间，板卡不是层数越多越牛逼，层数多的有些时候是为了照顾敏感信号才加的，有可能一层才有几根线，为什么有些时候别人布板用四层，你却用六层，你有没有考虑过你对有些信号的布线长度是信号线还是传输线，是否会受干扰等方面考虑。
一般情况下，板卡优先看布局是否模块化，整齐的前提是要保证敏感信号是否是经过优先处理的整体器件的摆放是否整齐，都是要看时间的，有经验的会在布局初期的时候就把敏感信号的走向，走层，器件第一管腿朝向，阻容方向，焊接时板卡过机器的的方向，板卡出问题时器件维修时对周围器件的影响都考虑在内。
一般常见的丝印呀，注释呀，测试点呀等等的放置位置也体现了基本功，对于那些同一板卡用了多个相同的电路的，我只想说这只是调整移动间距分分钟就能实现的，高手高在哪里，同样是板卡，还是看谁的性能稳定，出板速度快。
一般PCB基本设计流程如下：前期准备-----PCB结构设计-----PCB布局-----布线-----布线优化和丝印-----网络和DRC检查和结构检查-----制版。
PCB布线的顺序：
布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了，在PCB的设计过程中，布线一般有这么三种境界的划分：
（1）首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。
（2）其次是电器性能的满足，这是衡量一块 印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。
（3）接着是美观，假如你的布线布通了，也没有什么影响电器性能的地方， 但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。
PCB布线原则：
（1）关键的线尽量短而粗，并在两边加上保护地。
（2）关键信号应预留测试点，以方便生产和维修检测用
（3）任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽量少；
（4）通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。
（5）预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
（6）振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；
（7）尽可能采用45o的折线布线，不可使用90o折线，以减小高频信号的辐射；（要求高的线还要用双弧线）
（8）原理图布线完成后，应对布线进行优化；同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用，在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
（9）一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系 是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。对数字电路的 PCB可用宽的地导线组成一个回路， 即构成一个地网来使用（模拟电路的地则不能这样使用）
PCBLayout工程师设计完成的PCB板，看能否符合如下要求，符合条数越多，设计水平越厉害：
1、功能运行正常；
2、满足EMC测试要求；
3、PCB性价比高；
4、布局、布线整洁美观；
5、设计时间短，工作效率高；
对于高频、大电流方面的PCB布线，比如开关电源等，最忌讳的就是驱动信号被输出强电流、强电压干扰。MOS管的驱动信号，很容易受输出强电流的影响，两者要保持一定的距离，不要靠的太近。模拟音响时代，运放放大倍数过高，就会出现自激效应，原因同MOS管一样。
PCB布线的载体是PCB板，一般参考地跟PCB板边离1mm附近，信号线离参考地边缘1mm附近，这样把信号都约束在PCB板内，可以降低EMC辐射，当对PCB设计还没有概念的，就多想想我们日常的道路，两者完全一致。
总之，单单讲PCB的层数和速率是不能评定技术厉害与否，当器件数量多、信号速率高等相同的条件下，能以面积越小，层数越少，设计生产成本越低的板子完成设计，并保证良好的电气性能和布局布线美观。做到这些，相对比较厉害。
转自： 机房百科
一、元件布局基本规则
1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；
2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件；
3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；
4. 元器件的外侧距板边的距离为5mm；
5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；
6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；
7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；
8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔；
9. 其它元器件的布置：
所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；
10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；
11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过；
12、贴片单边对齐，字符方向一致，封装方向一致；
13、有极性的器件在以同一板上的极性标示方向尽量保持一致。
二、元件布线规则
1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线；
2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil（或8mil）；线间距不低于10mil；
3、正常过孔不低于30mil；
4、 双列直插：焊盘60mil，孔径40mil；
1/4W电阻： 51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil；
无极电容： 51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil；
5、 注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。
在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？
1、下面的一些系统要特别注意抗电磁干扰：
(1) 微控制器时钟频率特别高，总线周期特别快的系统。
(2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
(3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。
2、为增加系统的抗电磁干扰能力采取如下措施：
(1) 选用频率低的微控制器：
选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。
(2) 减小信号传输中的畸变
微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。
信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。
在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。
当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。
用以下结论归纳印刷线路板设计的一个规则：
信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。
(3) 减小信号线间的交*干扰：
A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交*干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。
CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。
(4) 减小来自电源的噪声
电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。
(5) 注意印刷线板与元器件的高频特性
在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。
印刷线路板的过孔大约引起0.6pf的电容。
一个集成电路本身的封装材料引入2~6pf电容。
一个线路板上的接插件，有520nH的分布电感。
一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。
这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。
(6) 元件布置要合理分区
元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。
处理好接地线
印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。
对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。
(7) 用好去耦电容。
好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。
1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。
每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。
3、降低噪声与电磁干扰的一些经验。
(1)、能用低速芯片就不用高速的，高速芯片用在关键地方。
(2)、可用串一个电阻的办法，降低控制电路上下沿跳变速率。
(3)、尽量为继电器等提供某种形式的阻尼。
(4)、使用满足系统要求的最低频率时钟。
(5)、时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6)、用地线将时钟区圈起来，时钟线尽量短。
(7)、I/O驱动电路尽量*近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
(8)、MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
(9)、闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。 (10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11)、印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
(12)、单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
(13)、时钟、总线、片选信号要远离I/O线和接插件。
(14)、模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15)、对A/D类器件，数字部分与模拟部分宁可统一下也不要交*。
(16)、时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
(17)、元件引脚尽量短，去耦电容引脚尽量短。
(18)、关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
(19)、对噪声敏感的线不要与大电流，高速开关线平行。
(20)、石英晶体下面以及对噪声敏感的器件下面不要走线。
(21)、弱信号电路，低频电路周围不要形成电流环路。
(22)、任何信号都不要形成环路，如不可避免，让环路区尽量小。
(23)、每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24)、用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。
来源： 玩转单片机
