EMI

解决EMI问题的办法很多,现代的EMI抑制方法包括:利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发,讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。

电源汇流排

在IC的电源引脚附近合理地安置适当容量的电容,可使IC输出电压的跳变来得更快。然而,问题并非到此为止。由於电容呈有限频率响应的特性,这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外,电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降,这些瞬态电压就是主要的共模EMI干扰源。我们应该怎么解决这些问题?

就我们电路板上的IC而言,IC周围的电源层可以看成是优良的高频电容器,它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外,优良的电源层的电感要小,从而电感所合成的瞬态信号也小,进而降低共模EMI。

当然,电源层到IC电源引脚的连线必须尽可能短,因为数位信号的上升沿越来越快,最好是直接连到IC电源引脚所在的焊盘上,这要另外讨论。

为了控制共模EMI,电源层要有助於去耦和具有足够低的电感,这个电源层必须是一个设计相当好的电源层的配对。有人可能会问,好到什么程度才算好?问题的答案取决於电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常,电源分层的间距是6mil,夹层是FR4材料,则每平方英寸电源层的等效电容约为75pF。显然,层间距越小电容越大。

上升时间为100到300ps的器件并不多,但是按照目前IC的发展速度,上升时间在100到300ps范围的器件将占有很高的比例。对於100到300ps上升时间的电路,3mil层间距对大多数应用将不再适用。那时,有必要采用层间距小於1mil的分层技术,并用介电常数很高的材料代替FR4介电材料。现在,陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。

尽管未来可能会采用新材料和新方法,但对於今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料,通常足够处理高端谐波并使瞬态信号足够低,就是说,共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。

电磁屏蔽

从信号走线来看,好的分层策略应该是把所有的信号走线放在一层或若干层,这些层紧挨著电源层或接地层。对於电源,好的分层策略应该是电源层与接地层相邻,且电源层与接地层的距离尽可能小,这就是我们所讲的“分层"策略。

PCB堆叠

什么样的堆叠策略有助於屏蔽和抑制EMI?以下分层堆叠方案假定电源电流在单一层上流动,单电压或多电压分布在同一层的不同部份。多电源层的情形稍后讨论。

4层板

4层板设计存在若干潜在问题。首先,传统的厚度为62mil的四层板,即使信号层在外层,电源和接地层在内层,电源层与接地层的间距仍然过大。

如果成本要求是第一位的,可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能,但只适用於板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。

第一种为首选方案,PCB的外层均为地层,中间两层均为信号/电源层。信号层上的电源用宽线走线,这可使电源电流的路径阻抗低,且信号微带路径的阻抗也低。从EMI控制的角度看,这是现有的最佳4层PCB结构。第二种方案的外层走电源和地,中间两层走信号。该方案相对传统4层板来说,改进要小一些,层间阻抗和传统的4层板一样欠佳。

如果要控制走线阻抗,上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外,电源或地层上的铺铜岛之间应尽可能地互连在一起,以确保DC和低频的连接性。

6层板

如果4层板上的元件密度比较大,则最好采用6层板。但是,6层板设计中某些叠层方案对电磁场的屏蔽作用不够好,对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。

第一例将电源和地分别放在第2和第5层,由於电源覆铜阻抗高,对控制共模EMI辐射非常不利。不过,从信号的阻抗控制观点来看,这一方法却是非常正确的。

第二例将电源和地分别放在第3和第4层,这一设计解决了电源覆铜阻抗问题,由於第1层和第6层的电磁屏蔽性能差,差模EMI增加了。如果两个外层上的信号线数量最少,走线长度很短(短於信号最高谐波波长的1/20),则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每1/20波长为间隔),则对差模EMI的抑制特别好。如前所述,要将铺铜区与内部接地层多点相联。

通用高性能6层板设计一般将第1和第6层布为地层,第3和第4层走电源和地。由於在电源层和接地层之间是两层居中的双微带信号线层,因而EMI抑制能力是优异的。该设计的缺点在於走线层只有两层。前面介绍过,如果外层走线短且在无走线区域铺铜,则用传统的6层板也可以实现相同的堆叠。

另一种6层板布局为信号、地、信号、电源、地、信号,这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻,电源层和接地层配对。显然,不足之处是层的堆叠不平衡。

这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜,填铜后如果第3层的覆铜密度接近於电源层或接地层,这块板可以不严格地算作是结构平衡的电路板。填铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长,不见得处处都要连接,但理想情况下应该连接。

10层板

由於多层板之间的绝缘隔离层非常薄,所以10或12层的电路板层与层之间的阻抗非常低,只要分层和堆叠不出问题,完全可望得到优异的信号完整性。要按62mil厚度加工制造12层板,困难比较多,能够加工12层板的制造商也不多。

由於信号层和回路层之间总是隔有绝缘层,在10层板设计中分配中间6层来走信号线的方案并非最佳。另外,让信号层与回路层相邻很重要,即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。

这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是,第1层沿X方向走线,第3层沿Y方向走线,第4层沿X方向走线,以此类推。直观地看走线,第1层1和第3层是一对分层组合,第4层和第7层是一对分层组合,第8层和第10层是最后一对分层组合。当需要改变走线方向时,第1层上的信号线应藉由“过孔"到第3层以后再改变方向。实际上,也许并不总能这样做,但作为设计概念还是要尽量遵守。

同样,当信号的走线方向变化时,应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如,如果信号在第1层上走线,回路在第2层且只在第2层上走线,那么第1层上的信号即使是藉由“过孔"转到了第3层上,其回路仍在第2层,从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。

如果实际走线不是这样,怎么办?比如第1层上的信号线经由过孔到第10层,这时回路信号只好从第9层寻找接地平面,回路电流要找到最近的接地过孔(如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔,则真的走运。

假如没有这样近的过孔可用,电感就会变大,电容要减小,EMI一定会增加。当信号线必须经由过孔离开现在的一对布线层到其他布线层时,应就近在过孔旁放置接地过孔,这样可以使回路信号顺利返回恰当的接地层。对於第4层和第7层分层组合,信号回路将从电源层或接地层(即第5层或第6层)返回,因为电源层和接地层之间的电容耦合良好,信号容易传输。

多电源层的设计

如果同一电压源的两个电源层需要输出大电流,则电路板应布成两组电源层和接地层。在这种情况下,每对电源层和接地层之间都放置了绝缘层。这样就得到我们期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等,则分流就不均匀,瞬态电压将大得多,并且EMI会急剧增加。

如果电路板上存在多个数值不同的电源电压,则相应地需要多个电源层,要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下,确定配对电源层和接地层在电路板的位置时,切记制造商对平衡结构的要求。

总结

鉴於大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板,本文关於电路板分层和堆叠的讨论都局限於此。厚度差别太大的电路板,本文推荐的分层方案可能不理想。此外,带盲孔或埋孔的电路板的加工制程不同,本文的分层方法也不适用。

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键,优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来的关键。理想情况下,信号走线层与其回路接地层之间应该有一个绝缘隔离层,配对的层间距(或一对以上)应该越小越好。根据这些基本概念和原则,才能设计出总能达到设计要求的电路板。现在,IC的上升时间已经很短并将更短,本文讨论的技术对解决EMI屏蔽问题是必不可少的。

来源:电子工程师之家

围观 441

在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性?

1、下面的一些系统要特别注意抗电磁干扰:

(1) 微控制器时钟频率特别高,总线周期特别快的系统。

(2) 系统含有大功率,大电流驱动电路,如产生火花的继电器,大电流开关等。

(3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。

2、为增加系统的抗电磁干扰能力采取如下措施:

(1) 选用频率低的微控制器:

选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波,方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度,比基波小,但频率越高越容易发射出成为噪声源,微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。

(2) 减小信号传输中的畸变

微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右,输入电容10PF左右,输入阻抗相当高,高速CMOS电路的输出端都有相当的带载能力,即相当大的输出值,将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端,反射问题就很严重,它会引起信号畸变,增加系统噪声。当Tpd>Tr时,就成了一个传输线问题,必须考虑信号反射,阻抗匹配等问题。

信号在印制板上的延迟时间与引线的特性阻抗有关,即与印制线路板材料的介电常数有关。可以粗略地认为,信号在印制板引线的传输速度,约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns之间。

在印制线路板上,信号通过一个7W的电阻和一段25cm长的引线,线上延迟时间大致在4~20ns之间。也就是说,信号在印刷线路上的引线越短越好,最长不宜超过25cm。而且过孔数目也应尽量少,最好不多于2个。

当信号的上升时间快于信号延迟时间,就要按照快电子学处理。此时要考虑传输线的阻抗匹配,对于一块印刷线路板上的集成块之间的信号传输,要避免出现Td>Trd的情况,印刷线路板越大系统的速度就越不能太快。

用以下结论归纳印刷线路板设计的一个规则:
信号在印刷板上传输,其延迟时间不应大于所用器件的标称延迟时间。

(3) 减小信号线间的交叉干扰:

A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点,由于A点信号的向前传输,到达B点后的信号反射和AB线的延迟,Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点,由于AB上信号的传输与反射,会感应出一个宽度为信号在AB线上的延迟时间的两倍,即2Td的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关,与线间距离有关。当两信号线不是很长时,AB上看到的实际是两个脉冲的迭加。

CMOS工艺制造的微控制由输入阻抗高,噪声高,噪声容限也很高,数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号,这种干扰就变为不能容忍。如印刷线路板为四层板,其中有一层是大面积的地,或双面板,信号线的反面是大面积的地时,这种信号间的交叉干扰就会变小。原因是,大面积的地减小了信号线的特性阻抗,信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比,与介质厚度的自然对数成正比。若AB线为一模拟信号,要避免数字电路信号线CD对AB的干扰,AB线下方要有大面积的地,AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地,在有引结的一面引线左右两侧布以地线。

(4) 减小来自电源的噪声

电源在向系统提供能源的同时,也将其噪声加到所供电的电源上。电路中微控制器的复位线,中断线,以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路,即使电池供电的系统,电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。

(5) 注意印刷线板与元器件的高频特性

在高频情况下,印刷线路板上的引线,过孔,电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略,电感的分布电容不可忽略。电阻产生对高频信号的反射,引线的分布电容会起作用,当长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过引线向外发射。

印刷线路板的过孔大约引起0.6pf的电容。

一个集成电路本身的封装材料引入2~6pf电容。

一个线路板上的接插件,有520nH的分布电感。一个双列直扦的24引脚集成电路扦座,引入4~18nH的分布电感。

这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的;而对于高速系统必须予以特别注意。

(6) 元件布置要合理分区

元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题,原则之一是各部件之间的引线要尽量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使相互间的信号耦合为最小。

G 处理好接地线

印刷电路板上,电源线和地线最重要。克服电磁干扰,最主要的手段就是接地。

对于双面板,地线布置特别讲究,通过采用单点接地法,电源和地是从电源的两端接到印刷线路板上来的,电源一个接点,地一个接点。印刷线路板上,要有多个返回地线,这些都会聚到回电源的那个接点上,就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分,是指布线分开,而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时,通常采用屏蔽电缆。对于高频和数字信号,屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆,一端接地为好。

对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。

(7) 用好去耦电容。

好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。

设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也就是说对于10MHz以下的噪声有较好的去耦作用,对40MHz以上的噪声几乎不起作用。

1uf,10uf电容,并行共振频率在20MHz以上,去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容。

每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10uf。最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。

去耦电容值的选取并不严格,可按C=1/f计算;即10MHz取0.1uf,对微控制器构成的系统,取0.1~0.01uf之间都可以。

3、 降低噪声与电磁干扰的一些经验。

(1) 能用低速芯片就不用高速的,高速芯片用在关键地方。
(2) 可用串一个电阻的办法,降低控制电路上下沿跳变速率。
(3) 尽量为继电器等提供某种形式的阻尼。
(4) 使用满足系统要求的最低频率时钟。
(5) 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6) 用地线将时钟区圈起来,时钟线尽量短。
(7) I/O驱动电路尽量靠近印刷板边,让其尽快离开印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法,减小信号反射。
(8) MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。
(9) 闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。
(10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11) 印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些。
(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。
(13) 时钟、总线、片选信号要远离I/O线和接插件。
(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。
(15) 对A/D类器件,数字部分与模拟部分宁可统一下也不要交叉。
(16) 时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。
(17) 元件引脚尽量短,去耦电容引脚尽量短。
(18) 关键的线要尽量粗,并在两边加上保护地。高速线要短要直。
(19) 对噪声敏感的线不要与大电流,高速开关线平行。
(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。
(21) 弱信号电路,低频电路周围不要形成电流环路。
(22) 任何信号都不要形成环路,如不可避免,让环路区尽量小。
(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时,外壳要接地。

来源:电磁兼容之家

围观 493

汽车级器件在温度85 °C,相对湿度85 %,额定电压条件下经过500小时耐久性THB测试证明恶劣条件下具有极长使用寿命

日前,Vishay Intertechnology, Inc.(NYSE 股市代号:VSH)宣布,推出新型F339X2 305VAC系列汽车级X2电磁干扰(EMI)抑制薄膜电容器,该器件符合跨接电路应用(50 Hz / 60 Hz)标准,通过AEC-Q200(D版)和IEC 60384-14: 2013 / AMD1: 2016 IIB级认证。

按照IEC 60384-14: 2013 / AMD1: 2016 IIB级定义的新的湿度等级标准,Vishay BCcomponents F339X2 305VAC系列电容器在温度85 °C,相对湿度85 %,额定电压条件下进行了500小时加速式温湿度及偏压测试(THB),电容值量和损耗系数极为稳定,从而证明恶劣应用条件下具有极高可靠性和更长的使用寿命。

今天发布的器件可用作汽车和工业电源逆变器的EMC滤波器。电容器引脚间距为15 mm、 22.5 mm和27.5 mm;电容值为0.1μF至4.7μF,公差低至± 10 %;直流电压允许范围630 V。

F339X2 305VAC系列电容器采用环氧树脂密封的阻燃剂UL-class 94 V-0塑胶外壳封装。无铅(Pb)电容器符合RoHS标准。

新型X2电容器现可提供样品并已实现量产,供货周期为17周。

围观 281

随着电子技术的发展,电磁兼容性问题成为电路设计工程师极为关注和棘手的问题。 根据多年的工程经验,大家普遍认为电磁兼容性标准中最重要的也是最难解决的两个项目就是传导发射和辐射发射。为了满足传导发射限制的要求,通常使用电磁干扰(EMI)滤波器来抑制电子产品产生的传导噪声。但是怎么选择一个现有的滤波器或者设计一个能满足需要的滤波器?工程师表现得很盲目,只有凭借经验作尝试。首先根据经验使用一个滤波器,如果不能满足要求再重新修改设计或者换另一个新的滤波器。因此,要找到一个合适的EMI滤波器就成为一个费时且高成本的任务。

电子系统产生的干扰特性

解决问题首先要了解电子系统产生的总干扰情况,需要抑制多少干扰电压才能满足标准要求?共模干扰是多少,差模干扰是多少?只有明确了这些干扰特性我们才能根据实际的需要提出要求。

从被测物体的电流路径来看,干扰信号回流路径可能通过地线,或者通过其它电网,如图1所示。通过地线的干扰电流在电源网上产生同相位的共模干扰电压。通过其它线在两根电源线上产生反相的差模干扰电压。干扰电流的路径如图2所示。

EMI滤波器设计中的干扰特性和阻抗特性
图1 干扰信号的回流路径

EMI滤波器设计中的干扰特性和阻抗特性
图2 a)差模干扰滤波和b)共模干扰滤波

通常有四种技术可进行电源滤波,以便抑制干扰噪声。在实际使用中,经常是混合使用其中的两种,甚至多种技术。它们是:
  •  正负极电源线之间添加电容,即X电容;
  •  每根电源线和地线之间添加电容,即Y电容;
  •  共模抑制(两根电源线上的抑制线圈同向绕线);
  •  差模抑制(每根电源线有它自己的抑制线圈)。

电容的作用是将高频干扰电压“短路”,另外,当干扰信号频率很高时,抑制线圈将产生很大的交流阻抗。图2显示了两种滤波类型的结构,其中,LISN是用于测量目的的线性阻抗稳定网络。如果是共模问题引起的干扰,X类型电容基本上没有作用,因为两线上的干扰电压是一样的。因此,了解干扰类型对于选择合理的电路结构将起重要作用,并为解决问题提供技术依据。

在标准电磁兼容性测试实验室可得到设备的总干扰情况,但无法了解设备的共模干扰和差模干扰特性。为了在测量中分辨共模或者差模干扰信号,通用的仪器是很难实现的。使用专用的传导测试仪,可获得设备的总干扰、共模干扰和差模干扰。测试结果如图3所示。

EMI滤波器设计中的干扰特性和阻抗特性
图3 传统测试仪获得的总干扰、共模干扰和差模干扰

电源输入阻抗特性

滤波器的制造商给出的滤波器插损是在50W标准阻抗系统中的性能。众所周知,电源的输入阻抗随着频率的变化具有不连续性。阻抗的改变导致滤波器的插损特性产生很大的变化。

由图4可见,在一个50W的系统中,100mH的滤波器提供约18dB的衰减,但是在一个500W系统中只提供约4dB的衰减。 同样对于100nF电容器;在50W系统中,1MHz时大约23dB的衰减在5W系统中降至7dB。

上面的例子说明,选择一个具有很高插损的滤波器也不能很好抑制传导噪声的原因是,电源输入端阻抗的影响。因此,设计者除了选择一个合适的滤波器之外,还需要了解电源的阻抗特性、共模阻抗和差模阻抗。阻抗测试可以借助专用的阻抗测试仪或者传导分析仪。一种滤波器的共模阻抗(a)和差模阻抗(b)的变化如图5所示。

EMI滤波器设计中的干扰特性和阻抗特性
图4 a)100uh电感的衰减 b)100nF电容器的衰减

EMI滤波器设计中的干扰特性和阻抗特性
图5 a)共模阻抗和b)差模阻抗的变化

滤波器的设计

知道设备的干扰特性和输入阻抗特性后,设计或者选择一个滤波器就变得简单了。如果使用一个现成的滤波器,可以调用过去积累的滤波器数据库,比对滤波器参数,找到一个合适的滤波器。如果没有合适的或者想专门设计一个专用滤波器,可以借助专用的滤波器设计软件。在确定一个滤波器模式后输入滤波器一些简单的约束条件,设计软件根据阻抗特性自动计算出最合适的组件值,以及提供最合适的衰减。(如图6所示)

EMI滤波器设计中的干扰特性和阻抗特性
图6 一种由软件设计的最佳滤波器

设计结果

在对某产品进行了干扰特性和阻抗特性测试后,需要解决一个低于5MHz的低频干扰问题。专用滤波器设计软件结合前面得到的测试数据给出了滤波器的元件参数:包括470nF的X电容器,2.2nF的Y电容器和15.1mH的共模电感。但是有经验的滤波器设计人员认为采用一个13.5mH共模电感的滤波器是足够了。使用一个13.5mH包括额外高频组件的滤波器的发射情况如图7所示。

EMI滤波器设计中的干扰特性和阻抗特性
图7 最小15mH的系统使用和18mH时的测试结果

为了验证软件的设计数据,将470nF、2.2nF和18mH的非定制的滤波器迅速连接到系统中,获得中心频率小于5MHz,并且无需高频滤波器。结果清楚地表明,最小15mH的限制是合适的。

结语

EMI滤波器的设计应该充分考虑干扰特性和阻抗特性,在阻抗测试和干扰特性测试数据基础上进行设计是精确滤波设计的唯一方法。

来源:网络

围观 302

ESD、EMI、EMC 设计是电子工程师在设计中遇到常见难题,电磁兼容性(EMC)是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。因此,EMC包括两个方面的要求:一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值;另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度,即电磁敏感性。 所谓电磁干扰是指任何能使设备或系统性能降级的电磁现象。而所谓电磁干扰是指因电磁干扰而引起的设备或系统的性能下降。

EMC包括EMI(电磁干扰)及EMS(电磁耐受性)两部份,所谓EMI电磁干扰,乃为机器本身在执行应有功能的过程中所产生不利于其它系统的电磁噪声;而EMS乃指机器在执行应有功能的过程中不受周围电磁环境影响的能力。

在电子产品的设计中,为获得良好的EMC性能和成本比,对产品进行EMC设计是重要的;电子产品的EMC性能是设计赋予的。测试仅仅是将电子产品固有的EMC性能用某种定量的方法表征出来。

对于EMC设计来讲:

首先,应在研发前期考虑EMC设计。

如果产品设计前期不考虑EMC问题,仅寄希望于测试阶段解决(表现为通过整改来解决设计成型产品的EMC问题,这样大量的人力和物力都投入在后期的测试/验证、整改阶段)。那么,即使产品整改成功,大多情况下还是会由于整改涉及电路原理、PCB设计、结构模具的变更,导致研发费用大大增加,周期大大延长。只有在前期产品设计过程中考虑与预测EMC问题,把EMC变成一种可控的设计技术,并行和同步于产品功能设计的过程,才能一次性地把产品设计好。

其次,应该系统化的进行EMC设计。

通过设计提高电子产品的EMC性能,绝对不是企业内EMC专家一个人所赋予的,因为EMC绝对不可能脱离产品硬件、结构等实物而存在。因此,要使设计的电子产品一次取得良好的EMC性能,就需要提高产品设计工程师的EMC经验与意识问题。如硬件工程师,除了原先必须掌握的电路设计知识外,还应该掌握EMI和EMS抗干扰设计的基本知识;PCB设计工程师需要掌握相应的器件布局、层叠设计、高速布线方面的EMC设计知识;结构工程师也需要了解产品结构的屏蔽等方面的设计知识。因为这些共同参与产品设计的工程师,要去实现FMC专家在产品设计过程中所提出的意见,就要理解、领会EMC专家所提出的建议的奥秘,并与各自领域的设计特点相结合,将所有EMC问题的萌芽消灭在产品设计阶段。只有所有参与产品设计的开发人员共同提高EMC素质,才能设计出具有高性能EMC的电子产品。

一般电子产品设计时不考虑EMC问题,就会导致EMC测试失败,以致不能通过相关法规的认证。下图概述了EMC、EMI、ESD评审的要点。

电子设计中绕不开的EMC、EMI、ESD
EMC、EMI、ESD评审的要点

电子设计中绕不开的EMC、EMI、ESD
EMC、EMI、ESD评审的要点

随着电气电子技术的发展,家用电器产品日益普及和电子化,广播电视、邮电通讯和计算机及其网络的日益发达,电磁环境日益复杂和恶化,使我们逐渐关注设备的工作环境,日益关注电磁环境对电子设备的影响,电气电子产品的电磁干扰(EMI)和电磁兼容性(EMC)的问题越来越受到工程师和生产企业的重视。

在ESD防护中,大体可以分为两大类。

传导性ESD防护

对静电电流在电路中防护主要使用一些保护器件,在敏感器件前端构成保护电路,引导或耗散电流。此类保护器件有:陶瓷电容,压敏电阻,TVS管等。

辐射性ESD防护

对于静电产生的场对敏感电路产生影响,防护方法主要是尽量减少场的产生和能量,通过结构的改善增加防护能力,对敏感线路实施保护。对场的保护通常比较困难,在改良实践中探索出了一种叫做等位体的方法。通过有效地架接,是壳体形成电位相同体,抑制放电。事实证明此种方式有效易于实施。

防护静电的一般方法有许多,包括减少静电的积累;使产品绝缘,防止静电发生;对敏感线路提供支路分流静电电流;对放电区域的电路进行屏蔽;减少环路面积以保护电路免受静电放电产生的磁场的影响。有针对直接放电的,也有针对关联场的耦合。

来源:21ic电子网

围观 493

高度集成的宽VIN同步转换器具有出色的EMI和热性能

TI的直流/直流降压稳压器简化符合极具挑战的工业及汽车应用中EMI合规及可靠性要求的流程

德州仪器(TI)(NASDAQ: TXN) 近日推出了两个具有出色的抗电磁干扰(EMI)和热性能的宽VIN同步直流/直流降压稳压器系列。高度集成的5-A和6-A LM73605/6以及2.5-A和3.5-A LM76002/3降压转换器具有优化的引脚排列和出色的热导率,可简化符合极具挑战的工业及汽车应用中EMI合规及可靠性要求的流程。如需了解更多信息并获得样片和评估模块,敬请访问 http://www.ti.com.cn/lm73605-pr-cn

3.5V至36V LM73605/6和3.5V至60V LM76002/3降压稳压器满足并超越了苛刻的CISPR 25 Class 5汽车电磁兼容性(EMC)要求。这些稳压器的可编程输出开关频率既可设置在AM频段以上,消除AM频段的干扰,降低输出滤波器的尺寸和成本;也可以设置在AM频段以下优化效率。观看视频,了解如何利用TI的在线工具箱解决EMI问题

小巧的QFN封装具有独特的可润湿侧翼,可实现7.1ºC/W(ΨJB)的超低热导率,从而提高可靠性,还能够通过焊后光学检测以简化制造过程。优化的封装引脚布局为电路板设计提供了更高的灵活性,有助于改善散热,从而最大限度地减少辐射发射和传导发射。观看视频,了解如何利用TI的在线工具箱解决散热问题

LM73605/6和LM76002/3的主要特性与优势

新型直流/直流转换器可为远程无线电单元、超声波扫描仪、电机驱动器、逆变器和伺服控制单元等标称12V、24V或48V系统提供最高60V的操作输入电压。
新型稳压器在12VIN,5VOUT和500KHz开关频率下可提供最高92%的满载效率。极低的15μA待机静态电流可提高轻载效率。
汽车级LM76002-Q1, LM76003-Q1, LM73605-Q1和LM73606-Q1支持紧凑型汽车应用,例如车载信息娱乐系统主机和用于自动驾驶的前置/环视摄像头。

加快设计的支持和工具

阅读关于LM73605如何在反相降压-升压拓扑中提供可变输出电压的博文。

使用TI的WEBENCH®在线设计工具加快设计流程,并下载参考设计:

“用于超声波 CW 脉冲发生器的低噪声固定压降 ±2.5 至 ±12VOUT 3A 电源参考设计”
“具有端口电源管理功能的双端口 USB 车载充电器参考设计”

订购评估模块:

LM76002EVM-500K
LM76003EVM-500K
LM73605EVM-5V-2MHZ
LM73605EVM-5V-400K
LM73606EVM-5V-400K

封装和供货

LM73605LM73606LM76002 LM76003 均采用30引脚,4mm×6mm WQFN封装。所有产品现在都可从TI商店和授权经销商处购买。

围观 331

页面

订阅 RSS - EMI