电磁干扰EMI中电子设备产生的干扰信号是通过导线或公共电源线进行传输，互相产生干扰称为传导干扰。传导干扰给不少电子工程师带来困惑，如何解决传导干扰？找对方法，你会发现，传导干扰其实很容易解决，只要增加电源输入电路中EMC滤波器的节数，并适当调整每节滤波器的参数，基本上都能满足要求，下面讲解的八大对策，以解决对付传导干扰难题。

对策一：尽量减少每个回路的有效面积

传导干扰分差模干 扰DI和共模干扰CI两种。先来看看传导干扰是怎么产生的。如图1所示，回路电流产生传导干扰。这里面有好几个回路电流，我们可以把每个回路都看成是一个 感应线圈，或变压器线圈的初、次级，当某个回路中有电流流过时，另外一个回路中就会产生感应电动势，从而产生干扰。减少干扰的最有效方法就是尽量减少每个 回路的有效面积。

对策二：屏蔽、减小各电流回路面积及带电导体的面积和长度

如图2 所示，e1、e2、e3、e4为磁场对回路感应产生的差模干扰信号；e5、e6、e7、e8为磁场对地回路感应产生的共模干扰信号。共模信号的一端是整个线路板，另一端是大地。线路板中的公共端不能算为接地，不要把公共端与外壳相接，除非机壳接大地，否则，公共端与外壳相接，会增大辐射天线的有效面积，共模辐射干扰更严重。降低辐射干扰的方法，一个是屏蔽，另一个是减小各个电流回路的面积（磁场干扰），和带电导体的面积及长度（电场干扰）。

对策三：对变压器进行磁屏蔽、尽量减少每个电流回路的有效面积

如图3所示，在所有电磁感应干扰之中，变压器漏感产生的干扰是最严重的。如果把变压器的漏感看成是变压器感应线圈的初级，则其它回路都可以看成是变压器的次级，因此，在变压器周围的回路中，都会被感应产生干扰信号。减少干扰的方法，一方面是对变压器进行磁屏蔽，另一方面是尽量减少每个电流回路的有效面积。

对策四：用铜箔对变压器进行屏蔽

如图4所示，对变压器屏蔽，主要是减小变压器漏感磁通对周围电路产生电磁感应干扰，以及对外产生电磁辐射干扰。从原理上来说，非导磁材料对漏磁通是起不到直接屏蔽作用的，但铜箔是良导体，交变漏磁通穿过铜箔的时候会产生涡流，而涡流产生的磁场方向正好与漏磁通的方向相反，部分漏磁通就可以被抵消，因此，铜箔对磁通也可以起到很好的屏蔽作用。

对策五：采用双线传输和阻抗匹配

如图5所示，两根相邻的导线，如果电流大小相等，电流方向相反，则它们产生的磁力线可以互相抵消。对于干扰比较严重或比较容易被干扰的电路，尽量采用双线传输信号，不要利用公共地来传输信号，公共地电流越小干扰越小。当导线的长度等于或大于四分之一波长时，传输信号的线路一定要考虑阻抗匹配，不匹配的传输线会产生驻波，并对周围电路产生很强的辐射干扰。

对策六：减小电流回路的面积

如图6所示，磁场辐射干扰主要是流过高频电流回路产生的磁通窜到接收回路中产生的，因此，要尽量减小流过高频电流回路的面积和接收回路的面积。式中：e1、 Φ1、S1、B1分别为辐射电流回路中产生的电动势、磁通、面积、磁通密度； e2、 Φ2、S2、B2分别为辐射电流回路中产生的电动势、磁通、面积、磁通密度。

下面以图7示意，对电流回路辐射进行详解。如图，S1为整流输出滤波回路，C1为储能滤波电容，i1为回路高频电流，此电流在所有的电流回路中最大，其产生的磁场干扰也最严重，应尽量减小S1的面积。

在S2回路中，基本上没有高频回路电流，△I2主要是电源纹波电流，高频成分相对很小，所以S2的面积大小基本上不需要考虑。 C2为储能滤波电容，专门为负载R1提供能量，R1、R2不是单纯的负载电阻，而是高频电路负载，高频电流i3基本上靠C2提供，C2的位置相对来说非常重要，它的连接位置应该考虑使S3的面积最小，S3中还有一个△I3，它主要是电源纹波电流，也有少量高频电流成份。 在 S4回路中，基本上也没有高频回路电流，△I4主要为电源纹波电流，高频成分相对很小，所以S4的面积大小基本上也不需要考虑。 S5回路的情况基本上与S3回路相同，i5的电流回路面积也应要尽量的小。

对策七：不要采用多个回路串联供电　　

图 7中的几个电流回路，互相串联在一起进行供电，很容易产生电流共模干扰，特别是在高频放大电路中，会产生高频噪音。电流共模干扰的原因是： △I2 = △I3 △I4 △I5

而图8中各个电流回路，互相分开，采用并联供电，每个电流回路都是独立的，不会产生电流共模干扰。

对策八：避免干扰信号在电路中产生谐振

如图9所示，共模天线的一极是整个线路板，另一极是连接电缆中的地线。要减小辐射干扰最有效的方法是对整个线路板进行屏蔽，并且外壳接地。电场辐射干扰的原因是高频信号对导体或引线进行充电，应该尽量减小导体的长度和表面积。磁场干扰的原因是在导体或回路中有高频电流流过，应该尽量减小线路板中电流回路的长度和面积。频率越高，电磁辐射干扰就越严重；当载流体的长度可以与信号的波长比拟时，干扰信号辐射将增强。

当载流体的长度正好等于干扰信号四分之一波长的整数倍的时候，干扰信号会在电路中产生谐振，这时辐射干扰最强，这种情况应尽量避免。

看到这里，是否觉得按此八步走，传导干扰尽在掌握之中？最后附上各种干扰脉冲波形的频谱供大家参考（如图10）。任何一个非正弦波都可以看成是非常多个上升和下降速率不同的信号（或不同频率的正弦波）相互迭加而成，电磁辐射强度与电压或电流的变化速率成正比。

各种干扰脉冲波形的频谱：

来源：百度文库

解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发，讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。

电源汇流排

在IC的电源引脚附近合理地安置适当容量的电容，可使IC输出电压的跳变来得更快。然而，问题并非到此为止。由於电容呈有限频率响应的特性，这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外，电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降，这些瞬态电压就是主要的共模EMI干扰源。我们应该怎么解决这些问题？

就我们电路板上的IC而言，IC周围的电源层可以看成是优良的高频电容器，它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外，优良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模EMI。

当然，电源层到IC电源引脚的连线必须尽可能短，因为数位信号的上升沿越来越快，最好是直接连到IC电源引脚所在的焊盘上，这要另外讨论。

为了控制共模EMI，电源层要有助於去耦和具有足够低的电感，这个电源层必须是一个设计相当好的电源层的配对。有人可能会问，好到什么程度才算好？问题的答案取决於电源的分层、层间的材料以及工作频率（即IC上升时间的函数）。通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等效电容约为75pF。显然，层间距越小电容越大。

上升时间为100到300ps的器件并不多，但是按照目前IC的发展速度，上升时间在100到300ps范围的器件将占有很高的比例。对於100到300ps上升时间的电路，3mil层间距对大多数应用将不再适用。那时，有必要采用层间距小於1mil的分层技术，并用介电常数很高的材料代替FR4介电材料。现在，陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。

尽管未来可能会采用新材料和新方法，但对於今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料，通常足够处理高端谐波并使瞬态信号足够低，就是说，共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。

电磁屏蔽

从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨著电源层或接地层。对於电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层＂策略。

PCB堆叠

什么样的堆叠策略有助於屏蔽和抑制EMI？以下分层堆叠方案假定电源电流在单一层上流动，单电压或多电压分布在同一层的不同部份。多电源层的情形稍后讨论。

4层板

4层板设计存在若干潜在问题。首先，传统的厚度为62mil的四层板，即使信号层在外层，电源和接地层在内层，电源层与接地层的间距仍然过大。

如果成本要求是第一位的，可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用於板上元件密度足够低和元件周围有足够面积（放置所要求的电源覆铜层）的场合。

第一种为首选方案，PCB的外层均为地层，中间两层均为信号/电源层。信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低。从EMI控制的角度看，这是现有的最佳4层PCB结构。第二种方案的外层走电源和地，中间两层走信号。该方案相对传统4层板来说，改进要小一些，层间阻抗和传统的4层板一样欠佳。

如果要控制走线阻抗，上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外，电源或地层上的铺铜岛之间应尽可能地互连在一起，以确保DC和低频的连接性。

6层板

如果4层板上的元件密度比较大，则最好采用6层板。但是，6层板设计中某些叠层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。

第一例将电源和地分别放在第2和第5层，由於电源覆铜阻抗高，对控制共模EMI辐射非常不利。不过，从信号的阻抗控制观点来看，这一方法却是非常正确的。

第二例将电源和地分别放在第3和第4层，这一设计解决了电源覆铜阻抗问题，由於第1层和第6层的电磁屏蔽性能差，差模EMI增加了。如果两个外层上的信号线数量最少，走线长度很短（短於信号最高谐波波长的1/20），则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地（每1/20波长为间隔），则对差模EMI的抑制特别好。如前所述，要将铺铜区与内部接地层多点相联。

通用高性能6层板设计一般将第1和第6层布为地层，第3和第4层走电源和地。由於在电源层和接地层之间是两层居中的双微带信号线层，因而EMI抑制能力是优异的。该设计的缺点在於走线层只有两层。前面介绍过，如果外层走线短且在无走线区域铺铜，则用传统的6层板也可以实现相同的堆叠。

另一种6层板布局为信号、地、信号、电源、地、信号，这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。显然，不足之处是层的堆叠不平衡。

这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜后如果第3层的覆铜密度接近於电源层或接地层，这块板可以不严格地算作是结构平衡的电路板。填铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长，不见得处处都要连接，但理想情况下应该连接。

10层板

由於多层板之间的绝缘隔离层非常薄，所以10或12层的电路板层与层之间的阻抗非常低，只要分层和堆叠不出问题，完全可望得到优异的信号完整性。要按62mil厚度加工制造12层板，困难比较多，能够加工12层板的制造商也不多。

由於信号层和回路层之间总是隔有绝缘层，在10层板设计中分配中间6层来走信号线的方案并非最佳。另外，让信号层与回路层相邻很重要，即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。

这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是，第1层沿X方向走线，第3层沿Y方向走线，第4层沿X方向走线，以此类推。直观地看走线，第1层1和第3层是一对分层组合，第4层和第7层是一对分层组合，第8层和第10层是最后一对分层组合。当需要改变走线方向时，第1层上的信号线应藉由“过孔＂到第3层以后再改变方向。实际上，也许并不总能这样做，但作为设计概念还是要尽量遵守。

同样，当信号的走线方向变化时，应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如，如果信号在第1层上走线，回路在第2层且只在第2层上走线，那么第1层上的信号即使是藉由“过孔＂转到了第3层上，其回路仍在第2层，从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。

如果实际走线不是这样，怎么办？比如第1层上的信号线经由过孔到第10层，这时回路信号只好从第9层寻找接地平面，回路电流要找到最近的接地过孔（如电阻或电容等元件的接地引脚）。如果碰巧附近存在这样的过孔，则真的走运。

假如没有这样近的过孔可用，电感就会变大，电容要减小，EMI一定会增加。当信号线必须经由过孔离开现在的一对布线层到其他布线层时，应就近在过孔旁放置接地过孔，这样可以使回路信号顺利返回恰当的接地层。对於第4层和第7层分层组合，信号回路将从电源层或接地层（即第5层或第6层）返回，因为电源层和接地层之间的电容耦合良好，信号容易传输。

多电源层的设计

如果同一电压源的两个电源层需要输出大电流，则电路板应布成两组电源层和接地层。在这种情况下，每对电源层和接地层之间都放置了绝缘层。这样就得到我们期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等，则分流就不均匀，瞬态电压将大得多，并且EMI会急剧增加。

如果电路板上存在多个数值不同的电源电压，则相应地需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下，确定配对电源层和接地层在电路板的位置时，切记制造商对平衡结构的要求。

总结

鉴於大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板，本文关於电路板分层和堆叠的讨论都局限於此。厚度差别太大的电路板，本文推荐的分层方案可能不理想。此外，带盲孔或埋孔的电路板的加工制程不同，本文的分层方法也不适用。

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来的关键。理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距（或一对以上）应该越小越好。根据这些基本概念和原则，才能设计出总能达到设计要求的电路板。现在，IC的上升时间已经很短并将更短，本文讨论的技术对解决EMI屏蔽问题是必不可少的。

汽车级器件在温度85 °C，相对湿度85 %，额定电压条件下经过500小时耐久性THB测试证明恶劣条件下具有极长使用寿命