DSP
DSP：
DSP（digital singnal processor）是一种独特的微处理器，有自己的完整指令系统，是以数字信号来处理大量信息的器件。一个数字信号处理器在一块不大的芯片内包括有控制单元、运算单元、各种寄存器以及一定数量的存储单元等等，在其外围还可以连接若干存储器，并可以与一定数量的外部设备互相通信，有软、硬件的全面功能，本身就是一个微型计算机。DSP采用的是哈佛设计，即数据总线和地址总线分开，使程序和数据分别存储在两个分开的空间，允许取指令和执行指令完全重叠。也就是说在执行上一条指令的同时就可取出下一条指令，并进行译码，这大大的提高了微处理器的速度。另外还允许在程序空间和数据空间之间进行传输，因为增加了器件的灵活性。
其工作原理是接收模拟信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，源源超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。
DSP芯片，由于它运算能力很强，速度很快，体积很小，而且采用软件编程具有高度的灵活性，因此为从事各种复杂的应用提供了一条有效途径。其主要应用是实时快速地实现各种数字信号处理算法。根据数字信号处理的要求，DSP芯片一般具有如下主要特点：
（1）在一个指令周期内可完成一次乘法和一次加法；
（2）程序和数据空间分开，可以同时访问指令和数据；
（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；
（4）具有低开销或无开销循环及跳转的硬件支持；
（5）快速的中断处理和硬件I/O支持；
（6）具有在单周期内操作的多个硬件地址产生器；
（7）可以并行执行多个操作；
（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。
当然，与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。
DSP优势在于其有独特乘法器，一个指令就可以完成乘加运算，但GPP（通用处理器）处理一般是用加法代替乘法，要n多cpu周期，尽管cpu主频很快，但还是要相当时间，这一点现在的GPP已经基本上可以做到内部单周期运算乘加指令了。
数字信号处理是一种通过使用数学技巧执行转换或提取信息，来处理现实信号的方法，这些信号由数字序列表示。在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用
ARM：
ARM （ Advanced RISC Machines ），既可以认为是一个公司的名字，也可以认为是对一类微处理器的通称，还可以认为是一种技术的名字。1991 年 ARM 公司成立于英国剑桥，主要出售芯片设计技术的授权。目前，采用 ARM技术知识产权（ IP ）核的微处理器，即我们通常所说的 ARM 微处理器，已遍及工业控制、消费类电子产品、通信系统、网络系统、无线系统等各类产品市场，基于 ARM 技术的微处理器应用约占据了 32 位 RISC 微处理器 75 ％以上的市场份额， ARM 技术正在逐步渗入到我们生活的各个方面。 ARM 公司是专门从事基于 RISC 技术芯片设计开发的公司，作为知识产权供应商，本身不直接从事芯片生产，而是转让设计许可由合作公司生产各具特色的芯片，世界各大半导体生产商从ARM公司购买其设计的 ARM 微处理器核，根据各自不同的应用领域，加入适当的外围电路，从而形成自己的 ARM 微处理器芯片进入市场。目前，全世界有几十家大的半导体公司都使用 ARM 公司的授权，因此既使得 ARM 技术获得更多的第三方工具、制造、软件的支持，又使整个系统成本降低，使产品更容易进入市场被消费者所接受，更具有竞争力。
ARM最大的优势在于速度快、低功耗、芯片集成度高，多数ARM芯片都可以算作SOC，基本上外围加上电源和驱动接口就可以做成一个小系统了。
基于ARM核心处理器的嵌入式系统以其自身资源丰富、功耗低、价格低廉、支持厂商众多的缘故，越来越多地应用在各种需要复杂控制和通信功能的嵌入式系统中。
ARM与DSP的比较：
区别：
由于两大处理器在各自领域的飞速发展，如今两者中的高端或比较先进的系列产品中，都在弥补自身缺点、且扩大自身优势，从而使得两者之间的一些明显不同已不再那么明显了，甚至出现两者部分结合的趋势（如ARM的AMBA总线，可以把DSP或其他处理器集成在一块芯片中；又如DSP中的两个系列OMAP和达芬奇系列，就是直接针对两者的广泛应用而将两者结合在一起，从而最大发挥各自优势），另外，两者各自不同系列的产品侧重点也不尽相同，所以这里讨论的是一些传统意义上比较。
总的来说主要区别有：
ARM具有比较强的事务管理功能，可以用来跑界面以及应用程序等，其优势主要体现在控制方面，它的速度和数据处理能力一般，但是外围接口比较丰富，标准化和通用性做的很好，而且在功耗等方面做得也比较好，所以适合用在一些消费电子品方面；
而DSP主要是用来计算的，比如进行加密解密、调制解调等，优势是强大的数据处理能力和较高的运行速度。由于其在控制算法等方面很擅长，所以适合用在对控制要求比较高的场合，比如军用导航、电机伺服驱动等方面。
如果只是着眼于嵌入式应用的话，嵌入式CPU和DSP的区别应该只在于一个偏重控制一个偏重运算了。
另外：
内核源码开放的Linux与ARM体系处理器相结合，可以发挥Linux系统支持各种协议及存在多进程调度机制的优点，从而使开发周期缩短，扩展性增强。
详细来说：
DSP的优势主要是速度，它可以在一个指令周期中同时完成一次乘法和一次加法，这非常适合快速傅立叶变换的需求。DSP有专门的指令集,主要是专门针对通讯和多媒体处理的；而ARM使用的是RISC指令集（当然ARM的E系列也支持DSP指令集）是通用处理用的。
存储器架构和指令集特点不一样
单片机为了存储器管理的方便（便于支持操作系统），一般采用指令、数据空间统一编码的冯·诺依曼结构。 DSP为了提高数据吞吐的速度，基本上都是指令、数据空间独立的哈佛结构。
单片机对于数字计算方面的指令少得多，DSP为了进行快速的数字计算，提高常用的信号处理算法的效率，加入了很多指令，比如单周期乘加指令、逆序加减指令（FFT时特别有用，不是ARM的那种逆序），块重复指令（减少跳转延时）等等，甚至将很多常用的由几个操作组成的一个序列专门设计一个指令可以一周期完成（比如一指令作一个乘法，把结果累加，同时将操作数地址逆序加1），极大的提高了信号处理的速度。由于数字处理的读数、回写量非常大，为了提高速度，采用指令、数据空间分开的方式，以两条总线来分别访问两个空间，同时，一般在DSP内部有高速RAM，数据和程序要先加载到高速片内ram中才能运行。DSP为提高数字计算效率，牺牲了存储器管理的方便性，对多任务的支持要差的多，所以DSP不适合于作多任务控制作用。
1 对密集的乘法运算的支持
GPP不是设计来做密集乘法任务的，即使是一些现代的GPP，也要求多个指令周期来做一次乘法。而DSP处理器使用专门的硬件来实现单周期乘法。DSP处理器还增加了累加器寄存器来处理多个乘积的和。累加器寄存器通常比其他寄存器宽，增加称为结果bits的额外bits来避免溢出。同时，为了充分体现专门的乘法-累加硬件的好处，几乎所有的DSP的指令集都包含有显式的MAC指令。
2 存储器结构
传统上，GPP使用冯.诺依曼存储器结构。这种结构中，只有一个存储器空间通过一组总线（一个地址总线和一个数据总线）连接到处理器核。通常，做一次乘法会发生4次存储器访问，用掉至少四个指令周期。
大多数DSP采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线连接到处理器核，允许同时对它们进行访问。这种安排将处理器存贮器的带宽加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，DSP得以实现单周期的MAC指令。
还有一个问题，即现在典型的高性能GPP实际上已包含两个片内高速缓存，一个是数据，一个是指令，它们直接连接到处理器核，以加快运行时的访问速度。从物理上说，这种片内的双存储器和总线的结构几乎与哈佛结构的一样了。然而从逻辑上说，两者还是有重要的区别。
GPP使用控制逻辑来决定哪些数据和指令字存储在片内的高速缓存里，其程序员并不加以指定（也可能根本不知道）。与此相反，DSP使用多个片内存储器和多组总线来保证每个指令周期内存储器的多次访问。在使用DSP时，程序员要明确地控制哪些数据和指令要存储在片内存储器中（CMD文件的编写）。程序员在写程序时，必须保证处理器能够有效地使用其双总线。
此外，DSP处理器几乎都不具备数据高速缓存。这是因为DSP的典型数据是数据流。也就是说，DSP处理器对每个数据样本做计算后，就丢弃了，几乎不再重复使用。
3 零开销循环
如果了解到DSP算法的一个共同的特点，即大多数的处理时间是花在执行较小的循环上，也就容易理解，为什么大多数的DSP都有专门的硬件，用于零开销循环。所谓零开销循环是指处理器在执行循环时，不用花时间去检查循环计数器的值、条件转移到循环的顶部、将循环计数器减1（逆序加减指令）。
与此相反，GPP的循环使用软件来实现。某些高性能的GPP使用转移预报硬件，几乎达到与硬件支持的零开销循环同样的效果。
4 定点计算
大多数DSP使用定点计算，而不是使用浮点。虽然DSP的应用必须十分注意数字的精确，用浮点来做应该容易的多，但是对DSP来说，廉价也是非常重要的。定点机器比起相应的浮点机器来要便宜（而且更快）。为了不使用浮点机器而又保证数字的准确，DSP处理器在指令集和硬件方面都支持饱和计算、舍入和移位。
发展趋势：
DSP是否将作为手机的心脏生存下去，目前的争论非常激烈。今天的手机生产采用的是双核方式：DSP芯片处理通信，如调制解调器功能和语音处理等；一块通用处理器（通常是ARM设计的RISC处理器）负责处理手机上运行的各种程序，如用户界面和控制协议堆栈等。随这两种处理器的功能日益强大，或许它们中的一方将会接管另一方目前执行的功能。但问题在于：是ARM取代DSP，还是DSP挤掉ARM？
如果将这三者结合起来，即由DSP结合采样电路采集并处理信号，由ARM处理器作为平台，运行Linux操作系统，将经过DSP运算的结果发送给用户程序进行进一步处理，然后提供给图形化友好的人机交互环境完成数据分析和网络传输等功能，就会最大限度的发挥三者所长。
转自： leoking01-博客园
考虑一个数字信号处理的实例，比如有限冲击响应滤波器(FIR)。用数学语言来说，FIR滤波器是做一系列的点积。取一个输入量和一个序数向量，在系数和输入样本的滑动窗口间作乘法，然后将所有的乘积加起来，形成一个输出样本。
类似的运算在数字信号处理过程中大量地重复发生，使得为此设计的器件必须提供专门的支持，促成了了DSP器件与通用处理器(GPP)的分流：
1 对密集的乘法运算的支持
GPP不是设计来做密集乘法任务的，即使是一些现代的GPP，也要求多个指令周期来做一次乘法。而DSP处理器使用专门的硬件来实现单周期乘法。DSP处理器还增加了累加器寄存器来处理多个乘积的和。累加器寄存器通常比其他寄存器宽，增加称为结果bits的额外bits来避免溢出。同时，为了充分体现专门的乘法-累加硬件的好处，几乎所有的DSP的指令集都包含有显式的MAC指令。
2 存储器结构
传统上，GPP使用冯.诺依曼存储器结构。这种结构中，只有一个存储器空间通过一组总线(一个地址总线和一个数据总线)连接到处理器核。通常，做一次乘法会发生4次存储器访问，用掉至少四个指令周期。
大多数DSP采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线连接到处理器核，允许同时对它们进行访问。这种安排将处理器存贮器的带宽加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，DSP得以实现单周期的MAC指令。
还有一个问题，即现在典型的高性能GPP实际上已包含两个片内高速缓存，一个是数据，一个是指令，它们直接连接到处理器核，以加快运行时的访问速度。从物理上说，这种片内的双存储器和总线的结构几乎与哈佛结构的一样了。然而从逻辑上说，两者还是有重要的区别。
GPP使用控制逻辑来决定哪些数据和指令字存储在片内的高速缓存里，其程序员并不加以指定(也可能根本不知道)。与此相反，DSP使用多个片内存储器和多组总线来保证每个指令周期内存储器的多次访问。在使用DSP时，程序员要明确地控制哪些数据和指令要存储在片内存储器中。程序员在写程序时，必须保证处理器能够有效地使用其双总线。
此外，DSP处理器几乎都不具备数据高速缓存。这是因为DSP的典型数据是数据流。也就是说，DSP处理器对每个数据样本做计算后，就丢弃了，几乎不再重复使用。
3 零开销循环
如果了解到DSP算法的一个共同的特点，即大多数的处理时间是花在执行较小的循环上，也就容易理解，为什么大多数的DSP都有专门的硬件，用于零开销循环。所谓零开销循环是指处理器在执行循环时，不用花时间去检查循环计数器的值、条件转移到循环的顶部、将循环计数器减1。
与此相反，GPP的循环使用软件来实现。某些高性能的GPP使用转移预报硬件，几乎达到与硬件支持的零开销循环同样的效果。
4 定点计算
大多数DSP使用定点计算，而不是使用浮点。虽然DSP的应用必须十分注意数字的精确，用浮点来做应该容易的多，但是对DSP来说，廉价也是非常重要的。定点机器比起相应的浮点机器来要便宜(而且更快)。为了不使用浮点机器而又保证数字的准确，DSP处理器在指令集和硬件方面都支持饱和计算、舍入和移位。
从表面上来看，DSP与标准微处理器有许多共同的地方：一个以ALU为核心的处理器、地址和数据总线、RAM、ROM以及I/O端口，从广义上讲，DSP、微处理器和微控制器(单片机)等都属于处理器，可以说DSP是一种CPU。但DSP和一般的CPU又不同：
首先是体系结构：CPU是冯.诺伊曼结构的，而DSP有分开的代码和数据总线即“哈佛结构”，这样在同一个时钟周期内可以进行多次存储器访问——这是因为数据总线也往往有好几组。有了这种体系结构，DSP就可以在单个时钟周期内取出一条指令和一个或者两个(或者更多)的操作数。
标准化和通用性：CPU的标准化和通用性做得很好，支持操作系统，所以以CPU为核心的系统方便人机交互以及和标准接口设备通信，非常方便而且不需要硬件开发了;但这也使得CPU外设接口电路比较复杂，DSP主要还是用来开发嵌入式的信号处理系统了，不强调人机交互，一般不需要很多通信接口，因此结构也较为简单，便于开发。如果只是着眼于嵌入式应用的话，嵌入式CPU和DSP的区别应该只在于一个偏重控制一个偏重运算了。
流水线结构：大多数DSP都拥有流水结构，即每条指令都由片内多个功能单元分别完成取指、译码、取数、执行等步骤，这样可以大大提高系统的执行效率。但流水线的采用也增加了软件设计的难度，要求设计者在程序设计中考虑流水的需要。
快速乘法器：信号处理算法往往大量用到乘加(multiply-accumulate，MAC)运算。DSP有专用的硬件乘法器，它可以在一个时钟周期内完成MAC运算。硬件乘法器占用了DSP芯片面积的很大一部分。(与之相反，通用CPU采用一种较慢的、迭代的乘法技术，它可以在多个时钟周期内完成一次乘法运算，但是占用了较少了硅片资源)。
地址发生器：DSP有专用的硬件地址发生单元，这样它可以支持许多信号处理算法所要求的特定数据地址模式。这包括前(后)增(减)、环状数据缓冲的模地址以及FFT的比特倒置地址。地址发生器单元与主ALU和乘法器并行工作，这就进一步增加了DSP可以在一个时钟周期内可以完成的工作量。
硬件辅助循环：信号处理算法常常需要执行紧密的指令循环。对硬件辅助循环的支持，可以让DSP高效的循环执行代码块而无需让流水线停转或者让软件来测试循环终止条件。
低功耗：DSP的功耗较小，通常在0.5W到4W，采用低功耗的DSP甚至只有0.05W，可用电池供电，很适合嵌入式系统;而CPU的功耗通常在20W以上。
来源： 中电网
步进电机已经渗透入我们生活的方方面面，本文介绍了一些重要的步进电机相关技术，为开发人员基本了解步进电机的工作原理提供了足够的信息，同时也介绍了用微控制器或数字信号处理器控制步进电机的方法。
步进电机也叫步进器，它利用电磁学原理，将电能转换为机械能，人们早在20世纪20年代就开始使用这种电机。随着嵌入式系统(例如打印机、磁盘驱动器、玩具、雨刷、震动寻呼机、机械手臂和录像机等)的日益流行，步进电机的使用也开始暴增。
不论在工业、军事、医疗、汽车还是娱乐业中，只要需要把某件物体从一个位置移动到另一个位置，步进电机就一定能派上用场。步进电机有许多种形状和尺寸，但不论形状和尺寸如何，它们都可以归为两类：可变磁阻步进电机和永磁步进电机。本文重点讨论更为简单也更常用的永磁步进电机。
步进电机的构造
如图1所示，步进电机是由一组缠绕在电机固定部件--定子齿槽上的线圈驱动的。通常情况下，一根绕成圈状的金属丝叫做螺线管，而在电机中，绕在齿上的金属丝则叫做绕组、线圈、或相。如果线圈中电流的流向如图1所示，并且我们从电机顶部向下看齿槽的顶部，那么电流在绕两个齿槽按逆时针流向流动。根据安培定律和右手准则，这样的电流会产生一个北极向上的磁场。
现在假设我们构造一个定子上缠绕有两个绕组的电机，内置一个能够绕中心任意转动的永久磁铁，这个可旋转部分叫做转子。图2给出了一种简单的电机，叫做双相双极电机，因为其定子上有两个绕组，而且其转子有两个磁极。如果我们按图2a所示方向给绕组1输送电流，而绕组2中没有电流流过，那么电机转子的南极就会自然地按图中所示，指向定子磁场的北极。
再假设我们切断绕组1中的电流，而按图2b所示方向给绕组2输送电流，那么定子的磁场就会指向左侧，而转子也会随之旋转，与定子磁场方向保持一致。
接着，我们再将绕组2的电流切断，按照图2c的方向给绕组1输送电流，注意：这时绕组1中的电流流向与图2a所示方向相反。于是定子的磁场北极就会指向下，从而导致转子旋转，其南极也指向下方。
然后我们又切断绕组1中的电流，按照图2d所示方向给绕组2输送电流，于是定子磁场又会指向右侧，从而使得转子旋转，其南极也指向右侧。
最后，我们再一次切断绕组2中的电流，并给绕组1输送如图2a所示的电流，这样，转子又会回到原来的位置。
至此，我们对电机绕组完成了一个周期的电激励，电机转子旋转了一整圈。也就是说，电机的电频率等于它转动的机械频率。
如果我们用1秒钟顺序完成了图2所示的这4个步骤，那么电机的电频率就是1Hz。其转子旋转了一周，因而其机械频率也是1Hz。总之，一个双相步进电机的电频率和机械频率之间的关系可以用下式表示：
fe=fm*P/2 (1)
其中，fe代表电机的电频率，fm代表其机械频率，而P则代表电机转子的等距磁极数。
从图2中我们还可以看出，每一步操作都会使转子旋转90°，也就是说，一个双相步进电机每一步操作造成的旋转度数可由下式表示：
1 step= 180°/P (2)
由等式(2)可知，一个双极电机每动作一次可以旋转180°/2=90°，这与我们在图2中看到的情形正好相符。此外，该等式还表明，电机的磁极数越多，步进精度就越高。常见的是磁极数在12和200个之间的双相步进电机，这些电机的步进精度在15°和 0.9°之间。
图3给出的例子是一个双相、6极步进电机，其中包含3个永久磁铁，因而有6个磁极。第一步，如图3a所示，我们给绕组1施加电压，在定子中产生一个北极指向其顶部的磁场，于是，转子的南极(图3a中红色的“S”一端)转向了该图的上方。接着，在图3b中，我们给绕组2施加电压，定子中产生一个北极指向其左侧的磁场。
于是，转子的一个距离最近的南极转向了图的左方，即转子顺时针转动了30°。第三步，在图3c中，我们又向绕组1施加一个电压，在定子中产生一个北极指向图下方的磁场，从而又使转子顺时针旋转30°到达图3c所示的位置。而在图3d中，我们给绕组2施加电压，在定子中产生一个北极指向定子右侧的磁场，再一次使转子顺时针旋转30°，到达图3d所示的位置。
最后，我们再向绕组1施加电压，产生一个如图3a所示的北极指向定子上方的磁场，使得转子顺时针旋转30°，结束一个电周期。如此可以看出，4步电激励造成了120°的机械旋转。也就是说，该电机的电频率是机械频率的3倍，这一结果符合等式(1)。此外，我们从图3和等式(2)也能看出，该电机的转子每一步旋转30°。
如果同时向两个绕组输送电流，还能增大电机的扭矩，如图4所示。这时，电机定子的磁场是两个绕组各自产生的磁场的矢量和，虽然这一磁场每一次动作仍然只使电机旋转90°，就象图2和图3中一样，但因为我们同时激励两个电机绕组，所以此时的磁场比单独激励一个绕组时更强。由于该磁场是两个垂直场的矢量和，因此它等于单独每个场的2×1.414倍，从而电机对其负载施加的扭矩也成正比增大。
电机的激励顺序
既然我们知道了一系列激励会使步进电机旋转，接下来就要设计硬件来实现所需的步进序列。一块能让电机动起来的硬件(或结合了硬件和软件的一套设备)就叫做电机驱动器。
从图4中可以看出我们怎样激励双相电机的绕组才能使电机转子旋转，图中，电机内的绕组抽头分别被标为1A、1B、2A和2B。其中，1A和1B是绕组1的两个抽头，2A和2B则是绕组2的两个抽头。
首先，要给脚1B和2B施加一个正电压，并将1A和2A接地。然后，给脚1B和2A施加一个正电压，而将1A和2B接地，这一过程其实取决于导线绕齿槽缠绕的方向，假设导线缠绕的方向与上一节所述相符。依次进行下去，我们就得到了表1中总结的激励顺序，其中，“1”表示正电压，“0”表示接地。
电流在电机绕组中有两种可能的流向，这样的电机就叫做双极电机和双极驱动序列。双极电机通常由一种叫做H桥的电路驱动，图5给出了连接H桥和步进电机两根抽头的电路。
H桥通过一个电阻连接到一个电压固定的直流电源(其幅度可根据电机的要求选取)，然后，该电路再经过4个开关(分别标为S1、S2、S3和S4)连接到绕组的两根抽头。这一电路的分布看起来有点象一个大写字母H，因此叫做H桥。
从表1中可以看出，要激励该电机，第一步应将抽头2A设为逻辑0，2B设为逻辑1，于是，我们可以闭合开关S1和S4，并断开开关S2和S3。接着，需要将抽头2A设为逻辑1，2B设为逻辑0，于是，我们可以闭合S2、S3，并断开S1和S4。与此类似，第三步我们可以闭合S2、S3并断开S1和S4，第四步则可以闭合S1、S4并断开S2、S3。
对绕组1的激励方法也不外乎如此，使用一对H桥就能产生需要的激励信号序列。表2所示就是激励过程中每一步开关所在的位置。
注意，如果R=0，而开关S1和S3又不小心同时闭合，那么流经开关的电流将达到无穷大。这时，不但开关会被烧坏，电源也可能损坏，因此电路中使用了一个非零阻值的电阻。尽管这个电阻会带来一定的功耗，也会降低电机驱动器的效率，但它可以提供短路保护。
单极电机及其驱动器
前面我们已经讨论了双极步进电机和驱动器。单极电机与双极电机类似，不同的是在单极电机中外部能够接触到的只有每个绕组的中心抽头，如图6所示。我们将从绕组顶部抽出的抽头标为抽头B，底部抽出的标为抽头A，中间的为抽头C。
有时我们会遇到一些抽头没有标注的电机，如果我们清楚步进电机的构造，就很容易通过测量抽头之间的阻值，识别出哪些抽头属于哪根绕组。不同绕组的抽头之间阻抗通常为无穷大。如果经测量，抽头A和C之间的阻抗为100欧姆，那么抽头B和C之间的阻抗也应是100欧姆，而A和B之间的阻抗为200欧姆。200欧姆这一阻抗值就叫做绕组阻抗。
图7给出一个单极电机的单相驱动电路。从中可以看出，当S1闭合而S2断开时，电流将由右至左流经电机绕组；而当S1断开，S2闭合时，电流流向变为由左至右。因此，我们仅用两个开关就能改变电流的流向(而在双极电机中需要4个开关才能做到)。表3所示为单极电机驱动电路中，每一步激励时开关所处的位置。
虽然单极电机的驱动器控制起来相对简单，但由于在电机中使用了中心抽头，因此它比双极电机更复杂，而且其价格通常比双极电机贵。此外，由于电流只流经一半的电机绕组，所以单极电机只能产生一半的磁场。
在知道了单极电机和双极电机的构造原理之后，当我们遇到一个没有标示抽头也没有数据手册的电机时，我们就能自己推导出抽头和绕组的关系。带4个抽头的电机就是一个双相双极电机，我们可以通过测量导线之间的阻抗来分辨哪两个抽头属于同一个绕组。带6个抽头的电机可能是一个双相单极电机，也可能是一个三相双极电机，具体情况可以通过测量导线之间的阻抗来确定。
电机控制
本文前面讨论的电机控制理论可以采用全硬件方案实现，也可以用微控制器或DSP实现。图8说明了如何用晶体管作为开关来控制双相单极电机。每个晶体管的基极都要通过一个电阻连接到微控制器的一个数字输出上，阻值可以从1到10M欧姆，用于限制流入晶体管基极的电流。每个晶体管的发射极均接地，集电极连到电机绕组的4个抽头。电机的中心抽头均连接到电源电压的正端。
每个晶体管的集电极均通过一个二极管连接到电压源，以保护晶体管不被旋转时电机绕组上的感应电流烧坏。转子旋转时，电机绕组上会出现一个感应电压，如果晶体管集电极没有通过二极管连接到电压源，感应电压造成的电流就会涌入晶体管的集电极。
举个例子，假设数字输出do1为高而do2为低，于是do1会使晶体管T1导通，电流从+V流经中心抽头和T1的基极，然后由T1的发射极输出。但此时do2处于断开状态，因此电流无法流经T2。这样推理下去，我们就能将表3改为驱动电机所需的微控制器数字输出的改变顺序。
一旦清楚了驱动电机所需的硬件和数字输出的顺序，我们就可以对最顺手的微控制器或DSP编写软件，实现这些序列。
固件控制
我本人在一块Microchip PIC16F877上，利用1N4003二极管和2SD1276A达灵顿晶体管实现了以上谈到的电机控制器。PIC的PortA第0位到第3位用来做数字输出。电机采用在Jameco购买的5V双相单极电机(Airpax [Thomson]生产，型号为M82101-P1)，并且用同一个5V电源为PIC和电机供电。但在真正应用时，为避免给微控制器的电源信号引入噪声，建议大家还是分别用不同的电源为电机和微控制器供电。
列表1给出了控制程序的汇编源代码，该程序每50毫秒旋转电机一次。首先，程序会将微控制器的数字输出初始化为表4中第一步的值，然后每隔50毫秒(此时间常数由程序中的常量waitTime定义)按照正确的顺序循环输出数字信号。若需使电机反向旋转，只需按与表4所示相反的顺序输出数字信号即可。
本人所用的电机为24极电机，即每一步输出可以控制电机旋转180°/24=7.5°。电机每50毫秒旋转7.5°，也就是每2.4秒转一周。如果将常量waitTime减小一半，电机转速会加快一倍。但因为转子受惯性、摩擦力和其他机械限制，所以电机转速有一个上限，当定子磁场旋转过快时，转子的转速无法跟上，导致电机的旋转也无法跟上，开始跳动(skipping)。如果这时再降低欧姆aitTime，电机很可能干脆就停止旋转。
除了本文重点讨论的双相电机以外，步进电机还有其他类型，如三相步进电机或四相步进电机。另外还有一些双相步进电机，它们只有一个中心抽头，同时连接到两个绕组的中心点，这类步进电机外部有5个抽头引出。
同样，步进电机也不是电机家族中的唯一成员，最古老也最简单的电机是直流(DC)电机。早期的直流电机使用电刷，现在已经不再流行。如今常见的无刷直流电机，就是利用电子线路代替电刷进行换向的直流电机，这类电机中不存在电刷老化问题，因此其寿命比有刷直流电机长很多。
还有一种感应电机，其工作原理与步进电机或直流电机完全不同。直流电机采用的是直流电压源，而感应电机则采用交流(AC)电压源，并且步进电机和直流电机中转子与定子磁场的旋转是同步的，而感应电机中转子的转速滞后于定子磁场的转速。
本文小结
本文对步进电机进行了概括性的介绍，更多的细节等待着您的发现。但只要您理解了本文介绍的电机工作原理，那么您就已经完全可以开始设计、维护和调试步进电机的驱动软、硬件了。
转自： 单片机
1.引言
数字信号处理器是一种适合于实现各种数字信号处理运算的微处理器，具有下列主要结构特点：
（1）采用改进型哈佛（Harvard）结构，具有独立的程序总线和数据总线，可同时访问指令和数据空间，允许实际在程序存储器和数据存储器之间进行传输；
（2）支持流水线处理，处理器对每条指令的操作分为取指、译码、执行等几个阶段，在某一时刻同时对若干条指令进行不同阶段的处理；
（3）片内含有专门的硬件乘法器，使乘法可以在单周期内完成；
（4）特殊的指令结构和寻址方式，满足数字信号处理FFT、卷积等运算要求；
（5）快速的指令周期，能够在每秒钟内处理数以千万次乃至数亿次定点或浮点运算；
（6）大多设置了单独的DMA总线及其控制器，可以在基本不影响数字信号处理速度的情况下进行高速的并行数据传送。
由一片DSP加上存储器、模/数转换单元和外设接口就可以构成一个完整的控制系统，但这种方案要达到高速实时控制是不可行的。因为一个实时控制系统一般需要完成数据采集、模/数转换、分析计算、数/模转换、实时过程控制以及显示等任务，单靠一片DSP来完成这些工作势必会大大延长系统对控制对象的控制周期，从而影响整个系统的性能。所以我们添加一个CPU，负责数据采集、模/数转换、过程控制以及人机接口等任务，使DSP专注于系统控制算法的实现，充分利用它的高速数据处理能力。从性能价格比的角度出发，这个CPU采用8位的51系列。这时，两个CPU之间的数据共享就成了一个重要的问题。
采用双口RAM（简称DRAM）是解决CPU之间的数据共享的有效办法。与串行通信相比，采用双口RAM不仅数据传输速度高，而且抗干扰性能好。在笔者实验室研制的电力有源滤波器中，选用了TI公司的第三代DSP芯片TMS320C32和51系列单片机89C52作为控制系统的CPU。两个CPU之间通过双口RAM CY7C133完成数据交换。但在实际使用过程中遇到了89C52 与双口RAM总线宽度不匹配的问题，需要进行接口电路的设计。
2.双口RAM CY7C133的内部结构和功能
CY7C133是CYPRESS公司研制的高速2K×16CMOS双端口静态RAM，具有两套相互独立、完全对称的地址总线、数据总线和控制总线，采用68脚 PLCC封装形式，最大访问时间可以为25/35/55 ns。采用主从模式可以方便地将数据总线扩展成32位或更宽。各引脚的功能如表1所示，内部功能框图如图1所示。
CY7C133允许两个CPU同时读取任何存储单元（包括同时读同一地址单元），但不允许同时写或一读一写同一地址单元，否则就会发生错误。双口RAM中引入了仲裁逻辑（忙逻辑）电路来解决这个问题：当左右两端口同时写入或一读一写同一地址单元时，先稳定的地址端口通过仲裁逻辑电路优先读写，同时内部电路使另一个端口的信号有效，并在内部禁止对方访问，直到本端口操作结束。BUSY信号可以作为中断源指明本次操作非法。在主从模式中，主芯片的信号接上拉电阻作为输出，从芯片的信号作为写禁止输入。
3.DSP、单片机与双口RAM之间的接口电路
89C52的地址总线宽度为16位，数据总线为8位；TMS320C32的数据总线宽度为32位，地址总线宽度为24位。而CY7C133的数据总线宽度为16位，地址总线宽度为11位，所以TMS320C32与双口RAM的接口并无特别之处，但是89C52与双口RAM之间的接口电路中就需要对89C52进行总线扩展了。具体做法是利用锁存器74HC373的锁存功能，通过对其使能信号的控制，进行分时读写，实现数据总线的扩展，即利用锁存器作为虚拟总线。具体的读写过程、读写信号及锁存器使能信号的产生将在下面详细说明。DSP、单片机与双口RAM之间的接口电路如图2所示。
TMS320C32分配给双口RAM的地址空间为0x800000h～0x8007FFh。通过三八译码器74HC138对A20～A23和STRB进行译码，给出双口RAM的片选信号CER。89C52分配给双口RAM的地址空间为0x1000h～0x1FFFh。通过二四译码器74HC139对A13～A15进行译码产生双口RAM的片选信号CEL。双口RAM每边都有两个读/写控制信号，分别控制高位字节和低位字节的读/写，在使用时可以根据需要分别对数据的高位和低位进行写入操作。在图2所示接口电路中，两边的两个读/写控制信号分别被连接在一起，也就是说此时双口RAM的读写都是同时读写16位数据。
图2中双口RAM CY7C133的读写信号以及锁存器74HC373的使能信号的产生如图3所示。其中，WR是89C52的写控制信号，RD是89C52的读控制信号，A0是89C52的地址最低位，A15是地址最高位，R/W是TMS320C32的读写控制信号，BUSYL接89C52的P1口的一个引脚（具体可根据系统实际情形自行选择，图中未画出），BUSYR接TMS320C32的READY信号。
下面讨论一下89C52对双口RAM的读写过程。当89C52对双口RAM进行读数据时，由图3可知此时A0应为低电平，不妨假设地址为0x1000h，则存储在双口RAM中该地址处的16位数据同时被读出，由于高8位数据线与89C52的8位数据线直接相连，所以高8位数据被立即读入89C52中。同时，根据图3中各信号的相互逻辑关系不难判断，U3的使能信号LE有效（高电平），OE无效（低电平），因而低8位数据被送入U3 中锁存起来。接着89C52再进行一次读操作，这时地址变为0x1001h，由于A0变成高电平，双口RAM的读使能信号变成无效电平，所以此次读操作对双口RAM不产生影响。再来看U3的使能信号LE和OE的变化情况，显然LE变成了无效电平，而OE变成了有效电平，上次被锁存的数据（即双口RAM的低8位数据）被送入89C52。当89C52对双口RAM进行写入操作时，注意此时A0应为高电平，不妨假设地址为0x100Ch，同样可根据图3判断U2的使能信号LE和OE均为有效电平，因而数据被同时写入双口RAM中（即此时双口RAM的高8位数据和低8位相同）；接着89C52再进行一次写操作，此时地址变为0x100Dh，由于A0变成低电平，U2的片选为无效电平，U2被封锁，数据写入双口RAM的高8位。从上面的分析可知，利用最低地址位A0的不同电平，89C52通过两次连续的读或写操作，成功地实现了对双口RAM中数据的读或写，只不过是读入时是先读入高8位，后读入低8位；而写入则是先写入低8位，后写入高8位。
4.软件实现方案
双口RAM必须采用一定的机制来协调左右两边CPU对它的读写操作，否则会出现读写数据的错误。通常可以用中断、硬件、令牌和软件这四种方式来协调双方，本文采用的是软件方式。从上面的分析中我们可以得知，在接口电路中实际上已经利用89C52的最低地址位A0把双口RAM的存储空间分为奇、偶地址两个空间。其中，奇地址空间专供89C52写，偶地址空间专供89C52读。那么我们只需对TMS320C32的软件作相应处理即可，也就是说，TMS320C32对双口RAM的奇地址空间只读，对偶地址空间只写。这样就避免了TMS320C32和89C52对双口RAM同一地址单元的写入操作。另外，在对双口RAM进行访问之前，CPU首先对本端的BUSY信号进行查询，只有本端/BUSY信号无效时才进行读写操作，进一步保证了数据读写的可靠性。
5.结束语
通过双口RAM实现双CPU之间的数据通信，极大地提高了数据传输速度和可靠性，满足了控制系统的实时、高速的控制要求。本文所设计的89C52与双口RAM之间的接口电路简单实用，成功解决了它们总线匹配的问题，对其他类似需要总线扩展的系统也有一定的参考价值。
来源： 捷配电子市场
页面
