日前，业界领先的半导体供应商兆易创新(GigaDevice)正式发布基于120MHz Cortex®-M4内核的GD32F303/305/307多个系列主流型微控制器新品，以增强的处理效能和丰富的系统资源为市场主流应用注入澎湃动力。作为GD32微控制器家族的最新成员， GD32F3系列率先提供了3大系列37个产品型号，包括LQFP144、LQFP100、LQFP64和 LQFP48等4种封装类型选择。从而以前所未有的设计灵活性和兼容度轻松应对飞速发展的产业升级挑战。目前，该系列产品已经开始提供样片，并将于四月份正式投入量产及全面供货。

GD32F3系列新品最高主频可达120MHz并支持DSP指令运算。配备了128KB到3072KB的超大容量Flash及48KB到96KB的SRAM，内核访问闪存高速零等待。芯片采用2.6V-3.6V供电，I/O口可承受5V电平。配备了2个支持三相PWM互补输出和霍尔采集接口的16位高级定时器可用于矢量控制，还拥有多达10个16位通用定时器、2个16位基本定时器和2个多通道DMA控制器。并为广泛的主流应用配备了多种基本外设资源。包括多达3个USART、2个UART、3个SPI、2个I2C、2个I2S、2个CAN2.0B和1个SDIO，以及外部总线扩展控制器(EXMC)。

其中，全新设计的I2C接口支持快速Plus (Fm+)模式, 频率最高可达1 MHz (1MB/s)，是以往速度的两倍，从而以更高的数据传输速率来适配高带宽应用场合。SPI接口也已经支持四线制，方便扩展Quad SPI NOR Flash并实现高速访问。内置的USB 2.0 OTG FS接口可提供Device、HOST、OTG等多种传输模式，还拥有独立的48MHz振荡器支持无晶振(Crystal-less) 设计以降低使用成本。10/100M自适应的快速以太网媒体存取控制器(MAC)可更协助开发以太网连接功能的实时应用。芯片还配备了3个采样率高达2.6M SPS的12位高速ADC，提供了多达21个可复用通道，并新增了16-bit硬件过采样滤波功能和分辨率可配置功能，还拥有2个12位DAC。多达80%的GPIO具有多种可选功能还支持端口重映射，并以增强的连接性满足主流开发应用需求。

由于采用了最新Cortex-M4内核，GD32F3系列主流型产品在最高主频下的工作性能可达150DMIPS，CoreMark®测试可达403分。同主频下的代码执行效率相比市场同类Cortex-M4产品提高10%-20%，相比Cortex®-M3产品更提高30%。不仅如此，全新设计的电压域支持高级电压管理功能，使得芯片在所有外设全速运行模式下的最大工作电流仅为380µA/MHz，电池供电时的RTC待机电流仅为0.8µA，在确保高性能的同时实现了最佳的能耗比，从而全面超越GD32F1系列产品。更令人振奋的是，GD32F3系列与GD32F1系列保持了完美的软件和硬件兼容性，并使得用户可以在多个产品系列间方便的自由切换，以前所未有的灵活性和易用性构建设计蓝图。

兆易创新资深产品市场经理金光一表示，“我们推出的GD32F3系列MCU开启了Cortex®-M4内核全面进入主流市场的新时代，并得以在进一步优化的成本基础上带来更高性能、更低功耗与方便易用的设计体验。无论是从现有产品升级，还是直接用于新项目，都可以无缝切换。我们诚邀开发者一起感受GD32F3系列MCU加速主流智能应用的澎湃动力。”

Cortex-M4微控制器(MCU)将可加速马达控制设计。精准的马达控制须仰赖精密且复杂的算法才能达到，而Cortex-M4微控制器运算能力达100MHz，并具备DSP及硬件浮点运算单元，可有效执行马达控制所需的高阶计算，有助减轻开发负担。

透过内建Cortex-M4核心的微控制器(MCU)，再搭配智能型连接的接口设备，将可轻松执行复杂的马达控制算法。本文将以永磁同步马达(PMSM)磁场定向控制(FOC)之中的方程式为例进行探讨，并显示如何利用CMSIS数字信号处理器(DSP)链接库进行处理。本范例使用的相同原则，可应用至其他控制算法及马达类型。此外，也将探讨智能型接口设备为何不需要第二个核心，并说明使用单一业界标准核心搭配CMSIS DSP链接库的众多优点。

在探讨控制算法及方程式之前，了解永磁同步马达的架构及运作相当重要。基本上，简易的三相永磁同步马达包含永磁转子及固定式定子，并且搭配了三个正弦分布绕组(图1)。

永磁同步马达架构及运作原理

定子的正弦分布绕组类似于三相感应马达的正弦分布绕组。单相中任何角度的电线圈数约为NS cos(￡\)。其他两相情况相同，但偏移120度，而在现实情况下，绕组只是以近似正弦的方式分布。

由于如果将三相正弦电流施加至本类定子，就会产生旋转的正弦分布磁通量。因此，设计人员可利用数学证实以上理论。由于绕组产生的磁通量，与通过绕组的电流及绕组圈数成正比，所以将圈数乘以该相电流，就可以得出该定子相产生的磁通量，也就是磁动势(MMF)。若是再加上其他两相的结果，就能够算出定子的总磁通量。然后找一位高中学生，请他使用「余弦定律」(公式1)将长方程式简化为以下的简易方程式。

为有效控制马达，让产生的定子磁通量与转子磁通量90度异相，如此一来马达扭矩就能与定子磁通量振幅成正比。

简化磁场定向控制理论

此外，采用MCU型的不断电系统(UPS)，主要是搭配整合式模拟数字转换器(ADC)及脉冲宽度调变(PWM)模块连接至半桥及变压器，产生正弦电压。输出电压预期应为无噪声的110伏特(V)60Hz正弦，不受负载影响。设计人员为了产生PWM值，首先可使用简易的PI控制器搭配110V、60Hz参考讯号，目的是透过ADC信道读取实际电压，与所需电压进行比对，将误差送入PI控制器，并使用输出控制PWM值；可惜这种方式并不成功，容易把电路板烧掉。

因此，可以考虑执行复杂的非线性控制法则，藉此取代PI控制器。透过已经制作好的正弦PWM值的对照表，将其储存于MCU内存，并且在每次PWM中断时，将指数增加至对照表中，接着将数值复制至PWM缓存器。采用这种方式虽然可以产生良好的60Hz正弦讯号，但是仍然会受到负载较大的影响。为了控制本正弦电压的振幅，可将对照表数值乘以比例因子，再将其传输至PWM缓存器，然后使用简易的PI控制器控制比例因子；而这次的结果顺利许多，在使用三角函数计算的情况下，即使只有近似于直流电的电压振幅时，采用简易PI控制器就能运作。

磁场定向控制运作时也采用类似原则。利用三角函数移除系统的正弦属性，然后针对振幅应用简易的线性PI控制器。为了检视其中的运作方式，在此可使用向量简化图1(B)；图2类似于图1，只是其中把很难绘制的小圆圈替换为a、b及c轴。

由于磁通量与电流成正比，因此磁通量与电流这两个名词可以互换。三定子电流产生的总磁通量是以向量iS表示，也就是ia+ib+ic的向量总和；目标是让is与转子磁铁产生的磁通量保持90度的差距。在图2(B)中，若iS对齐转子正交或q轴，就代表定子磁通量对齐的位置适当，而图中有部分没有对齐的地方。

为了将定子磁通量对齐转子，首先必须找出与转子适当对齐的定子磁通量组件。这是与转子q轴对齐的磁通量组件，称为iq。我们也须找出未与转子适当对齐的组件，这是与转子d轴对齐的磁通量组件，称为id。如图3所示，id及iq只是iS在d及q轴的投射。

作者： Mike Copeland

最近在关注Cortex-M处理器，针对目前进入大众视野的M0、M3、M4做了如下简单对比，内容来自ARM等官网，这里仅仅是整理了下，看起来更直观点，

Cortex-M 系列针对成本和功耗敏感的 MCU 和终端应用（如智能测量、人机接口设备、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械）的混合信号设备进行过优化。.

一、比较 Cortex-M 处理器

Cortex-M 系列处理器都是二进制向上兼容的，这使得软件重用以及从一个

Cortex-M 处理器无缝发展到另一个成为可能。

M Cortex-M 技术

CMSIS

ARM Cortex 微控制器软件接口标准 (CMSIS) 是 Cortex-M 处理器系列的与供应商无关的硬件抽象层。 使用 CMSIS，可以为接口外设、实时操作系统和中间件实现一致且简单的软件接口，从而简化软件的重用、缩短新微控制器开发人员的学习过程，并缩短新产品的上市时间。

深入：嵌套矢量中断控制器 (NVIC)

NVIC 是 Cortex-M 处理器不可或缺的部分，它为处理器提供了卓越的中断处理能力。 Cortex-M 处理器使用一个矢量表，其中包含要为特定中断处理程序执行的函数的地址。接受中断时，处理器会从该矢量表中提取地址。

为了减少门数并增强系统灵活性，Cortex-M 处理器使用一个基于堆栈的异常模型。出现异常时，系统会将关键通用寄存器推送到堆栈上。完成入栈和指令提取后，将执行中断服务例程或故障处理程序，然后自动还原寄存器以使中断的程序恢复正常执行。使用此方法，便无需编写汇编器包装器了（而这是对基于 C 语言的传统中断服务例程执行堆栈操作所必需的），从而使得应用程序的开发变得非常容易。NVIC 支持中断嵌套（入栈），从而允许通过运用较高的优先级来较早地为某个中断提供服务。

在硬件中完成对中断的响应

Cortex-M 系列处理器的中断响应是从发出中断信号到执行中断服务例程的周期数。它包括：

● 检测中断
● 背对背或迟到中断的最佳处理（参见下文）
● 提取矢量地址
● 将易损坏的寄存器入栈跳转到中断处理程序

这些任务在硬件中执行，并且包含在为 Cortex-M 处理器报出的中断响应周期时间中。在其他许多体系结构中，这些任务必须在软件的中断处理程序中执行，从而引起延迟并使得过程十分复杂。

NVIC 中的尾链

在背对背中断的情况下，传统系统会重复完整的状态保存和还原周期两次，从而导致更高的延迟。Cortex-M 处理器通过在 NVIC 硬件中实现尾链技术简化了活动中断和挂起的中断之间的转换。处理器状态会在比软件实现时间更少的周期内自动保存在中断条目上并在中断退出时还原，从而显著提升低 MHz 系统的性能。

NVIC 对迟到的较高优先级中断的响应

如果在为上一个中断执行堆栈推送期间较高优先级的中断迟到，NVIC 会立即提取新的矢量地址来为挂起的中断提供服务，如上所示。Cortex-M NVIC 对这些可能性提供具有确定性的响应并支持迟到和抢占。

NVIC 进行的堆栈弹出抢占

同样，如果异常到达，NVIC 将放弃堆栈弹出并立即为新的中断提供服务，如上所示。通过抢占并切换到第二个中断而不完成状态还原和保存，NVIC 以具有确定性的方式实现了缩短延迟。

二、为什么选择 1、为什么选择Cortex-M0

能耗最低的最小 ARM 处理器

Cortex-M0 的代码密度和能效优势意味着它是各种应用中 8/16 位设备的自然高性价比换代产品，同时保留与功能丰富的 Cortex-M3 处理器的工具和二进制向上兼容性。 超低的能耗
Cortex-M0 处理器在不到 12 K 门的面积内能耗仅有 85 µW/MHz（0.085 毫瓦），所凭借的是作为低能耗技术的领导者和创建超低能耗设备的主要推动者的无与伦比的 ARM 专门技术。

简单

指令只有 56 个，这样您便可以快速掌握整个 Cortex-M0 指令集（如果需要）；但其 C 语言友好体系结构意味着这并不是必需的。可供选择的具有完全确定性的指令和中断计时使得计算响应时间十分容易。

优化的连接性

设计为支持低能耗连接，如 Bluetooth Low Energy (BLE)、IEEE 802.15 和 Z-wave，特别是在这样的模拟设备中：这些模拟设备正在增加其数字功能，以有效地预处理和传输数据。

2、为什么选择Cortex-M3

提供更高的性能和更丰富的功能

于 2004 年引进、最近通过新技术进行了更新并更新了可配置性的 Cortex-M3，是专门针对微控制器应用开发的主流 ARM 处理器。

性能和能效

具有高性能和低动态能耗，Cortex-M3 处理器提供领先的功效：在 90nmG 基础上为 12.5 DMIPS/mW。将集成的睡眠模式与可选的状态保留功能相结合，Cortex-M3 处理器确保对于同时需要低能耗和出色性能的应用不存在折衷。

全功能

该处理器执行 Thumb-2 指令集以获得最佳性能和代码大小，包括硬件除法、单周期乘法和位字段操作。Cortex-M3 NVIC 在设计时是高度可配置的，最多可提供 240 个具有单独优先级、动态重设优先级功能和集成系统时钟的系统中断。

丰富的连接

功能和性能的组合使基于 Cortex-M3 的设备可以有效处理多个 I/O 通道和协议标准，如 USB OTG (On-The-Go)。

3、为什么选择Cortex-M4 ®

目标用用：专门面向电动机控制、汽车、电源管理、嵌入式音频和工业自动化市场的新兴类别的灵活解决方案。

曾获大奖的高能效数字信号控制

Cortex-M4 提供了无可比拟的功能，以将 32 位控制与领先的数字信号处理技术集成来满足需要很高能效级别的市场。

易于使用的技术

Cortex-M4 通过一系列出色的软件工具和 Cortex 微控制器软件接口标准 (CMSIS) 使信号处理算法开发变得十分容易。

三、规范

1、M0

ARM Cortex-M0 处理器执行 Thumb 指令集，包括少量使用 Thumb-2 技术的 32 位指令。这是 ARM Cortex-M3 和 ARM Cortex-M4 支持的指令集的二进制向上可兼容子集。

2、

M3

内核面积、频率范围和功耗取决于工艺、库和优化。上面引用的数字是使用通用 TSMC 工艺技术和 ARM 物理 IP 标准单元库和 RAM 的合成核心的说明。面积数字包括
CM3Core、嵌套向量中断控制器 (NVIC) 和总线矩阵，但不包括可选组件（包括内存保护单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和跟踪端口接口单元）。

速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流决策和折衷。面积优化的实现是指为了实现目标面积密度而做出的库选择、合成流决策和折衷。

3、M4

内核面积、频率范围和功耗取决于工艺、库和优化。上面引用的数字是使用低功耗工艺技术和 ARM 物理 IP 标准单元库和 RAM 的合成内核的说明。面积数字包括中央内核（包括 DSP 扩展、嵌套矢量中断控制器 (NVIC) 和总线矩阵），但不包括可选组件

（包括内存保护单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和 Trace Port Interface Unit。

速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流决策和折衷。面积优化的实现是指为了实现目标面积密度而做出的库选择、合成流决策和折衷。

以下的一点为M4页面特有的介绍：

系统 IP

系统 IP 组件对于在芯片上构建复杂的系统至关重要，通过利用系统 IP 组件，开发人员可以显著缩短开发和验证周期，从而节省成本并缩短产品的上市时间。