Cortex®-M7

本文档介绍了应用程序如何在 MPLAB Harmony v3 下使用 CMSIS 提供的高速缓存管理 API 在运行时管理高速缓存一致性问题。

对于使用直接存储器访问（Direct Memory Access，DMA）进行数据传输操作的应用程序，当其运行在具有可高速缓存存储区的单片机（MCU）上时，难以避免地会出现高速缓存一致性问题。

并行数据通信接口过去一直凭借着高效的性能而备受青睐，但由于引脚数量有所增加，往往会导致设计变得较为复杂。

本文档概述了不同场景下的高速缓存一致性问题，并就如何管理或避免高速缓存一致性问题提供了一些方法建议。基于 Cortex-M7 的 MCU 上的所有可高速缓存位置均为读取分配。

差分ADC用于测量两个输入之间的电压。在差分ADC系统中，两条线携带所需信号，这两个信号的相位彼此相差180度且并行运行。因此，两条线上会产生等量的噪声。当信号施加到差分ADC的 A(+) 和 A(-) 输入时，所需信号之间的电压差会增大，因为所需信号的相位彼此相差180度。差分ADC会抑制共模噪声等同相信号。这有助于提高信噪比。