对于使用直接存储器访问（Direct Memory Access，DMA）进行数据传输操作的应用程序，当其运行在具有可高速缓存存储区的单片机（MCU）上时，难以避免地会出现高速缓存一致性问题。这是因为当 DMA 在外设与物理存储器之间传输数据时，CPU 会通过高速缓存执行读/写操作。

其中一种处理高速缓存一致性的方法要求应用程序在运行时使用 Cortex-M7 高速缓存维护操作来管理高速缓存。Arm^®Cortex 单片机软件接口标准（Arm Cortex Microcontroller Software Interface Standard，CMSIS）提供了高速缓存维护应用程序接口（Application Program Interface，API）。

本文档介绍了应用程序如何在 MPLAB Harmony v3 下使用 CMSIS 提供的高速缓存管理 API 在运行时管理高速缓存一致性问题。

注： 本文档中讨论的概念对于所有 Arm Cortex-M7 MCU 通用，并以 SAM E70 MCU 为例来讨论这些概念。

并行数据通信接口过去一直凭借着高效的性能而备受青睐，但由于引脚数量有所增加，往往会导致设计变得较为复杂。并行接口外设的出现对于解决上述问题起到了至关重要的作用，而四通道串行外设接口（Quad Serial PeripheralInterface，QSPI）便是其中之一。

本文档将以基于 Arm^®Cortex^®-M7 的 MCU（SAM E70）为例介绍 QSPI 的就地执行（Execute-In-Place，XIP）功能，并讨论如何使用 MPLAB^® Harmony v3 软件框架来实现应用程序。文中将具体说明如何生成要在 QSPI 存储区域中执行的应用程序二进制文件，以及如何从 QSPI 区域中执行应用程序。