【CMOS逻辑IC的使用注意事项】—深入电子设计，需要这份指南（一）

【CMOS逻辑IC的使用注意事项】—深入电子设计，需要这份指南（二）

【CMOS逻辑IC的使用注意事项】—深入电子设计，需要这份指南（三）

提要

本期课堂，我们将继续深入CMOS逻辑IC的使用注意事项，介绍如何应对电路中的危害、亚稳态、锁存以及ESD防护等问题。

Q：危害的问题

如果是由OR（或）、AND（与）和其它门组成的多输入组合逻辑，输入信号变化时序的微小差异会导致短暂的须状脉冲，这即是所谓的危害。

让我们看一下危险是如何因信号延迟的差异而发生的。在下方所示的电路图中，假设A和B同时发生信号上升沿。施加到B的信号通过反相器到达AND（与）门。由于从B进入AND（与）门的信号因反相器而延迟，AND（与）门将在不同的时序接收到输入信号A和C，所以可能会在Y输出处产生高脉冲。

A：危害的对策

组合逻辑的设计应确保避免从输入的同步变化产生所需的输出值。使用触发器调整输出时序也有助于消除危害。除了信号时序差异外，缓慢变化的输入也可能导致危害。使用带有施密特触发器输入的逻辑门，可以防止因缓慢变化的输入引起的危害。

亚稳态的问题

同步时序电路的输出有可能会维持一种称为亚稳态的不稳定平衡状态，具体将取决于将被锁存的数据信号相对于时钟信号的时序。当不满足数据表中显示的输入建立和保持时间（ts和th）要求时，时序电路将进入亚稳态。

当有源输入（如时钟信号）和无源输入（如数据信号）彼此异步时，可能发生亚稳态。为防止时序电路进入亚稳态，必须满足数据表中所示的推荐时序条件。

例如，当CK和D输入异步时，它们可以如下所示进行同步。但在这种情况下，应注意CK的周期和传播延迟。如果它们接近，数据信号可能不会传播到第二个触发器。

下图所示的同步器由两个触发器组成。第一个触发器将防止tpd增加并防止危害转移到第二个触发器的输出。即使在这种情况下，当CK1和CK2之间的相位差接近第一个触发器的CK至Q延迟（tpd）时，仍需注意。

注：如果两个触发器不能根据同样的时钟进行工作，可以创建与CK1同步的反相时钟并将其用作CK2（如CK2＝／CK1）以避免亚稳态。

Q：锁存的问题

锁存是由可控硅整流器（SCR）产生的CMOS集成电路的特有现象。

让我们以n基板上形成的CMOS逻辑IC为例进行说明。CMOS逻辑IC具有各种寄生双极晶体管（Q1至Q6），内部将形成双向可控硅电路。锁存的一个常见原因是CMOS IC输入或输出引脚上的噪声、浪涌电压或浪涌电流过大。另一个原因是供电电压发生急剧变化。在这种情况下，内部双向可控硅电路将导通，导致即使在触发信号断开时仍有过大的电流继续在VCC和GND之间流动，最终导致IC损坏。

下面简要介绍导致锁存的过程。

下图显示了包含寄生结构的CMOS电路的等效电路。在n沟道MOSFET侧的p阱中形成NPN晶体管（Q2），而在p沟道MOSFET侧的n基板中形成PNP晶体管（Q1）。寄生电阻（RS和RW）也存在于IC引脚之间。寄生元件（Q1和Q2）形成晶闸管。

例如，如果电流由于外部原因流入n基板，则n基板中的电阻器RS将发生电压降。结果，Q1导通，使得电流从VCC经由p阱中的电阻器RW流向GND。流过RW的电流在RW上产生一个电压差，这使得Q2导通，使电流流过RS。由于这将进一步增加RS上的电压差，所以Q1和Q2保持导通。因此，电流继续增加。如上所述，当p阱中的RW和n基板中的RS都发生电压差时，CMOS IC将出现锁存问题。

A：锁存的对策

在额定条件下使用。如果对IC施加过大的浪涌，建议如下图所示在IC接口增加一个保护电路。

ESD防护的问题

CMOS逻辑IC提供符合国际标准的静电放电（ESD）抗扰度。接触较高的静电放电可能会导致CMOS逻辑IC故障或永久性损坏。因为CMOS逻辑IC输入门的氧化膜非常薄（几百至几千埃），所以它可能会被几百到几千伏特的ESD损坏。

为防止这种情况，每个输入引脚通常提供ESD保护电路。但这种保护有限。对可能接触过度ESD的输入端插入外部ESD保护二极管（例如，连接到电路板外部接口的输入端）。

东芝提供多种ESD模型。其中，人体模型（HBM）最为常见，该模型的特点是易受人体可能产生的ESD损害的影响。关于人体电容有许多讨论。对于静电放电抗扰度测试，将使用一个100 pF电容器和一个1500 Ω放电电阻器模拟带电人体。在测试过程中，电容器充满电，然后通过电阻器放电。

HBM测试电路

至此，关于CMOS逻辑IC使用注意事项的内容就全部结束啦！希望通过这几篇文章，能够助您在电路设计中突破难关、提升工作效率。未来随着技术的不断进步，新的材料、新的IC设计和制造技术将不断涌现，芝子期待与您一起探索电子设计的新边界，共同创造更加智能、高效和可靠的电子系统。

来源：东芝半导体

免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。

【CMOS逻辑IC的使用注意事项】—深入电子设计，需要这份指南（一）

在上期的芝识课堂中，我们介绍了一部分CMOS逻辑IC设计的常见问题以及处理办法。本期课堂将继续探讨如何优化CMOS逻辑IC的性能，特别是负载电容连接技巧和功耗计算，这些因素对于电路的设计极其重要。

负载电容和CMOS输出引脚的连接问题

在将负载电容连接到CMOS集成电路（IC）的输出引脚时，须谨慎选择电容的大小。具体来说，大电容会增加CMOS输出的传输延迟，并且电容的充/放电过程会增加进出的电流，这可能导致电路中的噪声问题，甚至可能因电流过大而损坏连接引线。此外，由于电流在掉电时会流向输出寄生二极管，因此大负载电容不可直接连接到CMOS IC上。

若需将电容器直接连接到CMOS IC的输出端以增加其延迟时间或过滤噪声，则应选择500pF或更小的电容。当需要较大的电容时，应在IC输出端和电容器之间连接限流电阻（R）。具有输出容限功能的CMOS IC不需要限流电阻（R）来断电。但可能需要一个限流电阻（R）来限制进入电容的充电电流。

不仅如此，大负载电容也不应直接连接到CMOS IC的输入引脚。

当电容由于掉电而放电时，电流流向内部保护二极管，并通过输入引脚返回到V_CC。因此，大负载电容不能直接连接到输入引脚。如果需要直接连接电容，推荐最高选择500 pF的器件。如果需要更大的电容器，则应在IC输入端和电容器之间连接限流电阻（Rs）。

连接大负载电容

计算工作电流和功耗

如何计算通用逻辑IC的功耗？可通过获取静态电流和动态电流，然后将该电流乘以施加到IC的电压来计算通用逻辑IC的功耗。

静态功耗：PS

当CMOS逻辑处于静态（即当其输入电压几乎保持不变）时，除了流过内部反向偏置pn结的微小漏电流（即静态供电电流，I_CC）以外，几乎没有电流流动。

静态功耗是将I_CC乘以供电电压：P_S＝V_CC×I_CC

V_CC：施加在逻辑IC上的电压。

I_CC：如数据表所示的静态供电电流。

静态功耗：P_L＋P_PD

动态供电电流是指当输入在高电平和低电平之间转换时流过CMOS逻辑IC的电流。该电流在电容充放电过程中流动。必须同时考虑寄生电容（内部等效电容）和负载电容。

动态功耗是将动态供电电流乘以施加在p沟道或n沟道MOSFET上的电压。为方便起见，以下计算将假定此电压等于V_CC，此时动态供电电流最大。

负载电容（C_L）引起的动态功耗：P_L

P_L指外部负载充电和放电时的功耗，如右图所示。

C_L引起的动态功耗

存储在负载电容上的电荷量（Q_L）计算为Q_L＝C_L×V_CC，C_L为负载电容。

设输出信号频率为f_OUT（＝1/T_OUT），则平均电流（I_L）表示为：I_L＝Q_L／T＝C_L×V_CC×f_OUT；因此，动态功耗（P_L）为：P_L＝V_CC×I_L＝CL×V_CC²×f_OUT；

如果一个IC有多个输出，其动态功耗可计算如下：P_L＝V_CC²×Σ（C_Ln×f_OUTn）

内部等效电容（C_PD）引起的动态功耗：P_PD

CMOS逻辑IC具有各种寄生电容，如右图所示。这些电容可等效地表示为C_PD（实际上，C_PD的基于零负载条件下相对较高频率（1 MHz）时的功耗计算得出的）。

P_PD是IC的等效电容消耗的功率，可按与P_L相同的方式考虑。但请注意，P_PD的计算是基于输入频率（f_IN）：P_PD＝V_CC×I_L＝CPD×V_CC²×f_IN。

C_PD引起的动态功耗

总功耗（P_TTL）可以表示为静态功耗（P_S）和动态功耗（P_L+P_PD）之和：P_TTL＝P_S＋P_L＋P_PD。

输入容限功能可用于电平转换

输入容限功能允许在电源激活时或电压为0 V时，向输入端施加高达最大工作电压的电压，允许电平从较高电压转换为较低电压。例如，东芝的74VHC和74LCX系列可用于将5 V转换至3 V，74VCX系列可用于将3V转换至1.2 V。

无输入容限和掉电保护功能的CMOS逻辑IC的等效输入／输出电路

在输入侧插入二极管以进行ESD防护。如果施加的电压高于V_CC或在IC关断时施加电压，则输入端和电源之间的二极管可能会导通。在本例中，IC可能会被产生的大电流破坏。因此，通过使用具有输入容限功能的IC，即输入端和电源之间无二极管的IC，可以防止器件损坏。

掉电保护功能应用示例（局部掉电）

如果使用具有掉电保护功能的IC，则可以实现局部掉电。为降低功耗，具有两个电压范围（V_CC1和V_CC2）的系统可以提供局部掉电模式。在该模式下，其中由V_CC1运行的子系统将被关闭。例如，假设在电压范围V_CC1使用74VHC系列。74VHC系列在输出端和电源之间有一个非预期的寄生二极管。因此，当V_CC2>V_CC1时，该寄生二极管导通。在这种情况下，IC可能会被产生的大电流破坏。使用既没有输入也没有输出寄生二极管的IC（如74VHCT、74LCX和74VCX系列）可以防止器件损坏。这些系列提供掉电保护。

东芝每个系列都具有输入容限和输出掉电保护功能：

其中，TC4049BF/BP，TC4050BF/BP，TC74HC4049BP/BF/BFT，74HC4049D，TTC74HC4050BP/BF/BFT和74HC4050D具有允许从较高电压到较低电压电平转换的输入容限功能。

除这些使用事项和功能外，在使用CMOS逻辑IC时也应注意噪声的危害。下期内容我们将进入实际的应用案例，学习电路设计中的噪声以及应对策略，欢迎关注！

来源：东芝半导体

免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。