电容

很多MCU开发者对MCU晶体两边要各接一个对地电容的做法表示不理解,因为这个电容有时可以去掉。参考很多书籍,却发现书中讲解的很少,提到最多的往往是:对地电容具稳定作用或相当于负载电容等,都没有很深入地去进行理论分析。

另外一方面,很多爱好者都直接忽略了晶体旁边的这两个电容,他们认为按参考设计做就行了。但事实上,这是MCU的振荡电路,又称“三点式电容振荡电路”,如下图所示。

1.jpg

MCU三点式电容振荡电路

其中,Y1是晶体,相当于三点式里面的电感;C1和C2是电容,而5404和R1则实现了一个NPN型三极管(大家可以对照高频书里的三点式电容振荡电路)。相关推荐:单片机中晶振的工作原理是什么?

接下来将为大家分析一下这个电路    

首先,上面电路图中5404必须搭一个电阻,不然它将处于饱和截止区,而不是放大区,因为R1相当于三极管的偏置作用,能让5404处于放大区域并充当一个反相器,从而实现NPN三极管的作用,且NPN三极管在共发射极接法时也是一个反相器。    

其次将用通俗的方法为大家讲解一下这个三点式振荡电路的工作原理。    

众所周知,一个正弦振荡电路的振荡条件为:系统放大倍数大于1,这个条件较容易实现;但另一方面,还需使相位满足360°。而问题就在于这个相位:由于5404是一个反相器,因此已实现了180°移相,那么就只需C1、C2和Y1再次实现 180°移相就可以了。恰好,当C1、C2和Y1形成谐振时,就能实现180移相;最简单的实现方式就是以地作为参考,谐振的时候,由于C1、C2中通过的电流相同,而地则在C1、C2之间,所以恰好电压相反,从而实现180移相。    

再则,当C1增大时,C2端的振幅增强;当C2降低时,振幅也增强。有时即使不焊接C1、C2也能起振,但这种现象不是由不焊接C1、C2的做法造成的,而是由芯片引脚的分布电容引起,因为C1、C2的电容值本来就不需要很大,这一点很重要。

那么,这两个电容对振荡稳定性到底有什么影响呢?    

由于5404的电压反馈依靠C2,假设C2过大,反馈电压过低,这时振荡并不稳定;假设C2过小,反馈电压过高,储存能量过少,则容易受外界干扰,还会辐射影响外界。而C1的作用与C2的则恰好相反。在布板的时候,假设为双面板且比较厚,那么分布电容的影响则不是很大;但假设为高密度多层板时,就需要考虑分布电容,尤其是VCO之类的振荡电路,更应该考虑分布电容。    

因此,那些用于工控的项目,建议最好不要使用晶体振荡,而是直接接一个有源的晶振。    

很多时候大家会采用32.768K的时钟晶体来做时钟,而不是通过单片机的晶体分频来做时钟,其中原因想必很多人也不明白,其实上这是和晶体的稳定度有关:频率越高的晶体,Q值一般难以做高,频率稳定度也比较差;而 32.768K晶体在稳定度等各方面的性能表现都不错,还形成了一个工业标准,比较容易做高。另外值得一提的是,32.768K是16 bit数据的一半,预留最高1 bit进位标志,用作定时计数器内部数字计算处理也非常方便。

来源:单片机与嵌入式

免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 22

很多MCU开发者对MCU晶体两边要各接一个对地电容的做法表示不理解,因为这个电容有时可以去掉。笔者参考了很多书籍,却发现书中讲解的很少,提到最多的往往是:对地电容具稳定作用或相当于负载电容等,都没有很深入地去进行理论分析。而另外一方面,很多爱好者都直接忽略了晶体旁边的这两个电容,他们认为按参考设计做就行了。但事实上,这是MCU的振荡电路,又称“三点式电容振荡电路”,如图1所示。

图1:MCU的三点式电容振荡电路

其中,Y1是晶体,相当于三点式里面的电感;C1和C2是电容,而5404和R1则实现了一个NPN型三极管(大家可以对照高频书里的三点式电容振荡电路)。

接下来将为大家分析一下这个电路:首先,5404必需搭一个电阻,不然它将处于饱和截止区,而不是放大区,因为R1相当于三极管的偏置作用,能让5404处于放大区域并充当一个反相器,从而实现NPN三极管的作用,且NPN三极管在共发射极接法时也是一个反相器。

其次将用通俗的方法为大家讲解一下这个三点式振荡电路的工作原理。众所周知,一个正弦振荡电路的振荡条件为:系统放大倍数大于1,这个条件较容易实现;但另一方面,还需使相位满足360°。而问题就在于这个相位:由于5404是一个反相器,因此已实现了180°移相,那么就只需C1、C2和Y1再次实现180°移相就可以了。恰好,当C1、C2和Y1形成谐振时,就能实现180移相;最简单的实现方式就是以地作为参考,谐振的时候,由于C1、C2中通过 的电流相同,而地则在C1、C2之间,所以恰好电压相反,从而实现180移相。

再则,当C1增大时,C2端的振幅增强;当C2降低时,振幅也增强。有时即使不焊接C1、C2也能起振,但这种现象不是由不焊接C1、C2的做法造成的,而是由芯片引脚的分布电容引起,因为C1、C2的电容值本来就不需要很大,这一点很重要。

那么,这两个电容对振荡稳定性到底有什么影响呢?由于5404的电压反馈依靠C2,假设C2过大,反馈电压过低,这时振荡并不稳定;假设C2过小,反馈电压过高,储存能量过少,则容易受外界干扰,还会辐射影响外界。而C1的作用与C2的则恰好相反。在布板的时候,假设为双面板且比较厚,那么分布电容的影响则不是很大;但假设为高密度多层板时,就需要考虑分布电容,尤其是VCO之类的振荡电路,更应该考虑分布电容。

因此,那些用于工控的项目,笔者建议最好不要使用晶体振荡,而是直接接一个有源的晶振。很多时候大家会采用32.768K的时钟晶体来做时钟,而不是通过单片机 的晶体分频来做时钟,其中原因想必很多人也不明白,其实上这是和晶体的稳定度有关:频率越高的晶体,Q值一般难以做高,频率稳定度也比较差;而32.768K晶体在稳定度等各方面的性能表现都不错,还形成了一个工业标准,比较容易做高。另外值得一提的是,32.768K是16 bit数据的一半,预留最高1 bit进位标志,用作定时计数器内部数字计算处理也非常方便。

来源:单片机与嵌入式

围观 62

1. 匹配电容-----负载电容是指晶振要正常震荡所需要的电容。一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。一般晶振两端所接电容是所要求的负载电容的两倍。这样并联起来就接近负载电容了。

2. 负载电容是指在电路中跨接晶体两端的总的外界有效电容。他是一个测试条件,也是一个使用条件。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。

3. 一般情况下,增大负载电容会使振荡频率下降,而减小负载电容会使振荡频率升高。

4. 负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和,可看作晶振片在电路中串接电容。负载频率不同决定振荡器的振荡频率不同。标称频率相同的晶振,负载电容不一定相同。因为石英晶体振荡器有两个谐振频率,一个是串联揩振晶振的低负载电容晶振:另一个为并联揩振晶振的高负载电容晶振。所以,标称频率相同的晶振互换时还必须要求负载电容一至,不能冒然互换,否则会造成电器工作不正常。

晶振旁的电阻(并联与串联)

一份电路在其输出端串接了一个22K的电阻,在其输出端和输入端之间接了一个10M的电阻,这是由于连接晶振的芯片端内部是一个线性运算放大器,将输入进行反向180度输出,晶振处的负载电容电阻组成的网络提供另外180度的相移,整个环路的相移360度,满足振荡的相位条件,同时还要求闭环增益大于等于1,晶体才正常工作。

晶振输入输出连接的电阻作用是产生负反馈,保证放大器工作在高增益的线性区,一般在M欧级,输出端的电阻与负载电容组成网络,提供180度相移,同时起到限流的作用,防止反向器输出对晶振过驱动,损坏晶振。

和晶振串联的电阻常用来预防晶振被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的接触电镀,这将引起频率的上升,并导致晶振的早期失效,又可以讲drive level调整用。用来调整drive level和发振余裕度。

Xin和Xout的内部一般是一个施密特反相器,反相器是不能驱动晶体震荡的.因此,在反相器的两端并联一个电阻,由电阻完成将输出的信号反向 180度反馈到输入端形成负反馈,构成负反馈放大电路.晶体并在电阻上,电阻与晶体的等效阻抗是并联关系,自己想一下是电阻大还是电阻小对晶体的阻抗影响小大?

电阻的作用是将电路内部的反向器加一个反馈回路,形成放大器,当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振,由于晶体的Q值非常高,因此电阻在很大的范围变化都不会影响输出频率。过去,曾经试验此电路的稳定性时,试过从100K~20M都可以正常启振,但会影响脉宽比的。

晶体的Q值非常高, Q值是什么意思呢? 晶体的串联等效阻抗是 Ze = Re + jXe, Re<< |jXe|, 晶体一般等效于一个Q很高很高的电感,相当于电感的导线电阻很小很小。Q一般达到10^-4量级。

避免信号太强打坏晶体的。电阻一般比较大,一般是几百K。

串进去的电阻是用来限制振荡幅度的,并进去的两颗电容根据LZ的晶振为几十MHZ一般是在20~30P左右,主要用与微调频率和波形,并影响幅度,并进去的电阻就要看 IC spec了,有的是用来反馈的,有的是为过EMI的对策

可是转化为 并联等效阻抗后,Re越小,Rp就越大,这是有现成的公式的。晶体的等效Rp很大很大。外面并的电阻是并到这个Rp上的,于是,降低了Rp值 -----> 增大了Re -----> 降低了Q

关于晶振

石英晶体振荡器是高精度和高稳定度的振荡器,被广泛应用于彩电、计算机、遥控器等各类振荡电路中,以及通信系统中用于频率发生器、为数据处理设备产生时钟信号和为特定系统提供基准信号。

一、石英晶体振荡器的基本原理

1、石英晶体振荡器的结构

石英晶体振荡器是利用石英晶体(二氧化硅的结晶体)的压电效应制成的一种谐振器件,它的基本构成大致是:从一块石英晶体上按一定方位角切下薄片(简称为晶片,它可以是正方形、矩形或圆形等),在它的两个对应面上涂敷银层作为电极,在每个电极上各焊一根引线接到管脚上,再加上封装外壳就构成了石英晶体谐振器,简称为石英晶体或晶体、晶振。其产品一般用金属外壳封装,也有用玻璃壳、陶瓷或塑料封装的。

2、压电效应

若在石英晶体的两个电极上加一电场,晶片就会产生机械变形。反之,若在晶片的两侧施加机械压力,则在晶片相应的方向上将产生电场,这种物理现象称为压电效应。如果在晶片的两极上加交变电压,晶片就会产生机械振动,同时晶片的机械振动又会产生交变电场。在一般情况下,晶片机械振动的振幅和交变电场的振幅非常微小,但当外加交变电压的频率为某一特定值时,振幅明显加大,比其他频率下的振幅大得多,这种现象称为压电谐振,它与LC回路的谐振现象十分相似。它的谐振频率与晶片的切割方式、几何形状、尺寸等有关。

3、符号和等效电路

当晶体不振动时,可把它看成一个平板电容器称为静电电容C,它的大小与晶片的几何尺寸、电极面积有关,一般约几个PF到几十PF。当晶体振荡时,机械振动的惯性可用电感L来等效。一般L的值为几十mH 到几百mH。晶片的弹性可用电容C来等效,C的值很小,一般只有0.0002~0.1pF。晶片振动时因摩擦而造成的损耗用R来等效,它的数值约为100Ω。由于晶片的等效电感很大,而C很小,R也小,因此回路的品质因数Q很大,可达1000~10000。加上晶片本身的谐振频率基本上只与晶片的切割方式、几何形状、尺寸有关,而且可以做得精确,因此利用石英谐振器组成的振荡电路可获得很高的频率稳定度。

4、谐振频率

从石英晶体谐振器的等效电路可知,它有两个谐振频率,即(1)当L、C、R支路发生串联谐振时,它的等效阻抗最小(等于R)。串联揩振频率用fs表示,石英晶体对于串联揩振频率fs呈纯阻性,(2)当频率高于fs时L、C、R支路呈感性,可与电容C。发生并联谐振,其并联频率用fd表示。

根据石英晶体的等效电路,可定性画出它的电抗—频率特性曲线。可见当频率低于串联谐振频率fs或者频率高于并联揩振频率fd时,石英晶体呈容性。

二、石英晶体振荡器类型特点

石英晶体振荡器是由品质因素极高的石英晶体振子(即谐振器和振荡电路组成。晶体的品质、切割取向、晶体振子的结构及电路形式等,共同决定振荡器的性能。国际电工委员会(IEC)将石英晶体振荡器分为4类:普通晶体振荡(TCXO),电压控制式晶体振荡器(VCXO),温度补偿式晶体振荡(TCXO),恒温控制式晶体振荡(OCXO)。目前发展中的还有数字补偿式晶体损振荡(DCXO)等。

普通晶体振荡器(SPXO)可产生10^(-5)~10^(-4)量级的频率精度,标准频率1—100MHZ,频率稳定度是±100ppm。SPXO没有采用任何温度频率补偿措施,价格低廉,通常用作微处理器的时钟器件。封装尺寸范围从21×14×6mm及5×3.2×1.5mm。

电压控制式晶体振荡器(VCXO)的精度是10^(-6)~10^(-5)量级,频率范围1~30MHz。低容差振荡器的频率稳定度是±50ppm。通常用于锁相环路。封装尺寸14×10×3mm。

温度补偿式晶体振荡器(TCXO)采用温度敏感器件进行温度频率补偿,频率精度达到10^(-7)~10^(-6)量级,频率范围1—60MHz,频率稳定度为±1~±2.5ppm,封装尺寸从30×30×15mm至11.4×9.6×3.9mm。通常用于手持电话、蜂窝电话、双向无线通信设备等。

恒温控制式晶体振荡器(OCXO)将晶体和振荡电路置于恒温箱中,以消除环境温度变化对频率的影响。OCXO频率精度是10^(-10)至10^(-8)量级,对某些特殊应用甚至达到更高。频率稳定度在四种类型振荡器中最高。

三、石英晶体振荡器的主要参数

晶振的主要参数有标称频率,负载电容、频率精度、频率稳定度等。不同的晶振标称频率不同,标称频率大都标明在晶振外壳上。如常用普通晶振标称频率有:48kHz、500 kHz、503.5 kHz、1MHz~40.50 MHz等,对于特殊要求的晶振频率可达到1000 MHz以上,也有的没有标称频率,如CRB、ZTB、Ja等系列。

负载电容是指晶振的两条引线连接IC块内部及外部所有有效电容之和,可看作晶振片在电路中串接电容。负载频率不同决定振荡器的振荡频率不同。标称频率相同的晶振,负载电容不一定相同。因为石英晶体振荡器有两个谐振频率,一个是串联揩振晶振的低负载电容晶振:另一个为并联揩振晶振的高负载电容晶振。所以,标称频率相同的晶振互换时还必须要求负载电容一至,不能冒然互换,否则会造成电器工作不正常。

频率精度和频率稳定度:由于普通晶振的性能基本都能达到一般电器的要求,对于高档设备还需要有一定的频率精度和频率稳定度。频率精度从10^(-4)量级到10^(-10)量级不等。稳定度从±1到±100ppm不等。这要根据具体的设备需要而选择合适的晶振,如通信网络,无线数据传输等系统就需要更高要求的石英晶体振荡器。因此,晶振的参数决定了晶振的品质和性能。在实际应用中要根据具体要求选择适当的晶振,因不同性能的晶振其价格不同,要求越高价格也越贵,一般选择只要满足要求即可。

四、石英晶体振荡器的发展趋势

1、小型化、薄片化和片式化:为满足移动电话为代表的便携式产品轻、薄、短小的要求,石英晶体振荡器的封装由传统的裸金属外壳覆塑料金属向陶瓷封装转变。例如TCXO这类器件的体积缩小了30~100倍。采用SMD封装的TCXO厚度不足2mm,目前5×3mm尺寸的器件已经上市。

2、高精度与高稳定度,目前无补偿式晶体振荡器总精度也能达到±25ppm,VCXO的频率稳定度在10~7℃范围内一般可达±20~100ppm,而OCXO在同一温度范围内频率稳定度一般为±0.0001~5ppm,VCXO控制在±25ppm以下。

3、低噪声,高频化,在GPS通信系统中是不允许频率颤抖的,相位噪声是表征振荡器频率颤抖的一个重要参数。目前OCXO主流产品的相位噪声性能有很大改善。除VCXO外,其它类型的晶体振荡器最高输出频率不超过200MHz。例如用于GSM等移动电话的UCV4系列压控振荡器,其频率为650~1700 MHz,电源电压2.2~3.3V,工作电流8~10mA。

4、低功能,快速启动,低电压工作,低电平驱动和低电流消耗已成为一个趋势。电源电压一般为3.3V。目前许多TCXO和VCXO产品,电流损耗不超过2 mA。石英晶体振荡器的快速启动技术也取得突破性进展。例如日本精工生产的VG—2320SC型VCXO,在±0.1ppm规定值范围条件下,频率稳定时间小于4ms。日本东京陶瓷公司生产的SMD TCXO,在振荡启动4ms后则可达到额定值的90%。OAK公司的10~25 MHz的OCXO产品,在预热5分钟后,则能达到±0.01 ppm的稳定度。

五、石英晶体振荡器的应用

1、石英钟走时准、耗电省、经久耐用为其最大优点。不论是老式石英钟或是新式多功能石英钟都是以石英晶体振荡器为核心电路,其频率精度决定了电子钟表的走时精度。从石英晶体振荡器原理的示意图中,其中V1和V2构成CMOS反相器石英晶体Q与振荡电容C1及微调电容C2构成振荡系统,这里石英晶体相当于电感。振荡系统的元件参数确定了振频率。

一般Q、C1及C2均为外接元件。另外R1为反馈电阻,R2为振荡的稳定电阻,它们都集成在电路内部。故无法通过改变C1或C2的数值来调整走时精度。但此时我们仍可用加接一只电容C有方法,来改变振荡系统参数,以调整走时精度。根据电子钟表走时的快慢,调整电容有两种接法:若走时偏快,则可在石英晶体两端并接电容C,如图4所示。

此时系统总电容加大,振荡频率变低,走时减慢。若走时偏慢,则可在晶体支路中串接电容C。如图5所示。此时系统的总电容减小,振荡频率变高,走时增快。只要经过耐心的反复试验,就可以调整走时精度。因此,晶振可用于时钟信号发生器。

2、随着电视技术的发展,近来彩电多采用500kHz或503 kHz的晶体振荡器作为行、场电路的振荡源,经1/3的分频得到 15625Hz的行频,其稳定性和可靠性大为提高。面且晶振价格便宜,更换容易。

3、在通信系统产品中,石英晶体振荡器的价值得到了更广泛的体现,同时也得到了更快的发展。许多高性能的石英晶振主要应用于通信网络、无线数据传输、高速数字数据传输等。

晶振的负载电容

晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。

晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic(集成电路内部电容)+△C(PCB上电容).就是说负载电容15pf的话,两边个接27pf的差不多了,一般a为6.5~13.5pF

各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联. 在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点.

以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.

设计考虑事项:

1. 使晶振、外部电容器(如果有)与 IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器时,如果线路太长,会使它对 EMC、ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。

2. 尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。

3. 当心晶振和地的走线

4. 将晶振外壳接地

如果实际的负载电容配置不当,第一会引起线路参考频率的误差。另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪。

当波形出现削峰,畸变时,可增加负载电阻调整(几十K到几百K)。要稳定波形是并联一个1M左右的反馈电阻。

本文转自:畅学电子

围观 225

对于正弦信号,流过一个元器件的电流和其两端的电压,它们的相位不一定是相同的。这种相位差是如何产生的呢?这种知识非常重要,因为不仅放大器、自激振荡器的反馈信号要考虑相位,而且在构造一个电路时也需要充分了解、利用或避免这种相位差。下面探讨这个问题。

首先,要了解一下一些元件是如何构建出来的;其次,要了解电路元器件的基本工作原理;第三,据此找到理解相位差产生的原因;第四,利用元件的相位差特性构造一些基本电路。

一、电阻、电感、电容的诞生过程

科学家经过长期的观察、试验,弄清楚了一些道理,也经常出现了一些预料之外的偶然发现,如伦琴发现X射线、居里夫人发现镭的辐射现象,这些偶然的发现居然成了伟大的科学成就。电子学领域也是如此。

科学家让电流流过导线的时候,偶然发现了导线发热、电磁感应现象,进而发明了电阻、电感。科学家还从摩擦起电现象得到灵感,发明了电容。发现整流现象而创造出二极管也是偶然。

二、元器件的基本工作原理

电阻——电能→热能

电感——电能→磁场能,&磁场能→电能

电容——电势能→电场能,&电场能→电流

由此可见,电阻、电感、电容就是能源转换的元件。电阻、电感实现不同种类能量间的转换,电容则实现电势能与电场能的转换。

1、电阻

电阻的原理是:电势能→电流→热能。

电源正负两端贮藏有电势能(正负电荷),当电势加在电阻两端,电荷在电势差作用下流动——形成了电流,其流动速度远比无电势差时的乱序自由运动快,在电阻或导体内碰撞产生的热量也就更多。

正电荷从电势高的一端进入电阻,负电荷从电势低的一端进入电阻,二者在电阻内部进行中和作用。中和作用使得正电荷数量在电阻内部呈现从高电势端到低电势端的梯度分布,负电荷数量在电阻内部呈现从低电势端到高电势端的梯度分布,从而在电阻两端产生了电势差,这就是电阻的电压降。同样电流下,电阻对中和作用的阻力越大,其两端电压降也越大。

因此,用R=V/I来衡量线性电阻(电压降与通过的电流成正比)的阻力大小。

对交流信号则表达为:R=v(t)/i(t)。

注意,也有非线性电阻的概念,其非线性有电压影响型、电流影响型等。

2、电感

电感的原理:电感——电势能→电流→磁场能,&磁场能→电势能(若有负载,则→电流)。

当电源电势加在电感线圈两端,电荷在电势差作用下流动——形成了电流,电流转变磁场,这称为“充磁”过程。若被充磁电感线圈两端的电源电势差撤销,且电感线圈外接有负载,则磁场能在衰减的过程中转换为电能(如负载为电容,则为电场能;若负载为电阻,则为电流),这称为“去磁”过程。

衡量电感线圈充磁多少的单位是磁链——Ψ。电流越大,电感线圈被冲磁链就越多,即磁链与电流成正比,即Ψ=L*I。对一个指定电感线圈,L是常量。

因此,用L=Ψ/I表达电感线圈的电磁转换能力,称L为电感量。电感量的微分表达式为:L=dΨ(t)/di(t)。

根据电磁感应原理,磁链变化产生感应电压,磁链变化越大则感应电压越高,即:v(t)=d dΨ(t)/dt。

综合上面两公式得到:v(t)=L*di(t)/dt,即电感的感应电压与电流的变化率(对时间的导数)成正比,电流变化越快则感应电压越高。

3、电容

电容的原理:电势能→电流→电场能,电场能→电流。

当电源电势加在电容的两个金属极板上,正负电荷在电势差作用下分别向电容两个极板聚集而形成电场,这称为“充电”过程。若被充电电容两端的电源电势差撤销,且电容外接有负载,则电容两端的电荷在其电势差下向外流走,这称为“放电”过程。电荷在向电容聚集和从电容两个极板向外流走的过程中,电荷的流动就形成了电流。

要特别注意,电容上的电流并不是电荷真的流过电容两个极板间的绝缘介质,而只是充电过程中电荷从外部向电容两个极板聚集形成的流动,以及放电过程中电荷从电容两个极板向外流走而形成的流动。也就是说,电容的电流其实是外部电流,而非内部电流,这与电阻、电感都不一样。

衡量电容充电多少的单位是电荷数——Q。电容极板间电势差越大,说明电容极板被冲电荷越多,即电荷数与电势差(电压)成正比,即Q=C*V。对指定电容,C是常量。

因此,用C=Q/V表达电容极板贮存电荷的能力,称C为电容量。

电容量的微分表达式为:C=dQ(t)/dv(t)。

因为电流等于单位时间内电荷数的变化量,即i(t)=dQ(t)/dt,综合上面两个公式得到:i(t)=C*dv(t)/dt,即电容电流与其上电压的变化率(对时间的导数)成正比,电压变化越快则电流越大。

小结:v(t)=L*di(t)/dt

表明电流变化形成了电感的感应电压(电流不变则没有感应电压形成)。

i(t)=C*dv(t)/dt表明电压变化形成了电容的外部电流(实际是电荷量变化。电压不变则没有电容的外部电流形成)。

三、元件对信号相位的改变

首先要提醒,相位的概念是针对正弦信号而言的,直流信号、非周期变化信号等都没有相位的概念。

1、电阻上的电压电流同相位

因为电阻上电压v(t)=R*i(t),若i(t)=sin(ωt+θ),则v(t)=R* sin(ωt+θ)。所以,电阻上电压与电流同相位。

2、电感上的电流落后电压90°相位

因为电感上感应电压v(t)=L*di(t)/dt,若i(t)=sin(ωt+θ),则v(t)=L*cos(ωt+θ)。所以,电感上电流落后感应电压90°相位,或者说感应电压超前电流90°相位。

直观理解:设想一个电感与电阻串联充磁。从充磁过程看,充磁电流的变化引起磁链的变化,而磁链的变化又产生感应电动势和感应电流。根据楞次定律,感应电流方向与充磁电流相反,延缓了充磁电流的变化,使得充磁电流相位落后于感应电压。

3、电容上的电流超前电压90°相位

因为电容上电流i(t)=C*dv(t)/dt,若v(t)=sin(ωt+θ),则i(t)=L*cos(ωt+θ)。

所以,电容上电流超前电压90°相位,或者说电压落后电流90°相位。

直观理解:设想一个电容与电阻串联充电。从充电过程看,总是先有流动电荷(即电流)的积累才有电容上的电压变化,即电流总是超前于电压,或者说电压总是落后于电流。

下面的积分方程能体现这种直观性:

v(t)=(1/C)*∫i(t)*dt=(1/C)*∫dQ(t),即电荷变化的积累形成了电压,故dQ(t)相位超前v(t);而电荷积累的过程就是电流同步变化的过程,即i(t)与dQ(t)同相。因此i(t)相位超前于v(t)。

四、元件相位差的应用

——RC文氏桥、LC谐振过程的理解

无论RC文氏桥,还是LC的串联谐振、并联谐振,都是由电容或/和电感容元件的电压、电流相位差引起的,就像机械共振的节拍一样。

当两个频率相同、相位相位的正弦波叠加时,叠加波的幅度达到最大值,这就是共振现象,在电路里称为谐振。

两个频率相同、相位相反的正弦波叠加,叠加波的幅度会降到最低,甚至为零。这就是减小或吸收振动的原理,如降噪设备。

当一个系统中有多个频率信号混合时,如果有两个同频信号产生了共振,那么这个系统中其它振动频率的能量就被这两个同频、同相的信号所吸收,从而起到了对其它频率的过滤作用。这就是电路中谐振过滤的原理。

谐振需要同时满足频率相同和相位相同两个条件。电路如何通过幅度-频率特性选择频率的方法以前在RC文氏桥中讲过,LC串并联的思路与RC相同,这里不再赘述。

下面我们来看看电路谐振中相位补偿的粗略估计(更精确的相位偏移则要计算)

1、RC文氏桥的谐振(图1)

若没有C2,正弦信号Uo的电流由C1→R1→R2,通过R2上压降形成Uf输出电压。由于支路电流被电容C1移相超前Uo 90°,这超前相位的电流流过R2(电阻不产生相移!),使得输出电压Uf电压超前于Uo 90°。

在R2上并联C2,C2从R2取得电压,由于电容对电压的滞后作用,使得R2上电压也被强制滞后。(但不一定有90°,因为还有C1→R1→C2电流对C2上电压即Uf的影响,但在RC特征频率上,并联C2后Uf输出相位与Uo相同。)

小结:并联电容使得电压信号相位滞后,称为电压相位的并联补偿。

详解电容、电感的相位差是如何产生的?

2、LC并联谐振(图2)

若没有电容C,正弦信号u通过L感应到次级输出Uf,Uf电压超前于u 90°;在L初级并联电容C,由于电容对电压的滞后作用,使得L上电压也被强制滞后90°。因此,并联C后Uf输出相位与u相同。

3、LC串联谐振(图3)

对于输入正弦信号u,电容C使得串联回路中负载R上的电流相位超前于u 90°,电感L则使得同一串联回路中的电流相位再滞后90°二者相位偏移刚好抵消。因此,输出Uf与输入u同相。

总 结:

(注意,相位影响不一定都是90°,与其它部分相关,具体则要计算)

串联电容使得串联支路电流相位超前,从而影响输出电压相位。

并联电容使得并联支路电压相位滞后,从而影响输出电压相位。

串联电感使得串联支路电流相位滞后,从而影响输出电压相位。

并联电感使得并联支路支路电压超前,从而影响输出电压相位。

更简洁的记忆:

电容使电流相位超前,电感使电压相位超前。(均指元件上的电流或电压)

电容——电流超前,电感——电压超前。

免责声明:本文转自网络,版权归原作者所有,如涉及作品版权问题,请及时与我们联系,谢谢!

围观 89

我们都知道电容是电路中使用量最多的器件,我们经常接触的电容是陶瓷电容、铝电解电容、钽电解电容。

我们电路设计越来越多的是以MCU、CPU为核心的数字电路设计,周边的时钟、电源电路。所以我们以这三种电容为主。


图中开关Q的不同位置代表了输出的“0”“1”两种状态。

假定由于电路状态装换,开关Q接通RL低电平,负载电容对地放电,随着负载电容电压下降,它积累的电荷流向地,在接地回路上形成一个大的电流浪涌。

随着放电电流建立然后衰减,这一电流变化作用于接地引脚的电感LG,这样在芯片外的电路板“地”与芯片内的地之间,会形成一定的电压差,如图中VG。同样的对于电源端,每次信号翻转,都会引入了电压差。

当N多的翻转出现的时候,我们需要运用去耦电容,去耦电容可以防止这种噪声向外传播,所以我们放一些电容靠近器件的电源管脚。

由于去耦电容一般对电容器的精度没有很严格要求,选用时可根据设计值,选用相近容量或容量接近的电容器就可以。

实际的电容存在奇生电感与等效串联电阻。由于单个电容的ESR、ESL相近,他们的阻抗特性也是相近的,单个电容与多个特性相同的电容并联阻抗特性图


容值不同的电容


所以在这个场景中,我们需要一种:

1、1nF~10uF容量,精度要求不高;

2、由于用量比较大(电源管脚比较多),成本比较低、相同容量情况下体积比较小的电容;

3、ESR、ESL比较小的电容。(需要去耦的信号频率比较高,并保证去耦效果)

多层片陶瓷电容(MLCC)就显得非常合适。

电源系统的去耦设计的一个原则,就是在需要考虑的频率范围内,使整个电源分配系统的阻抗最低。

由于芯片特别是CPU、FPGA、DSP等,多IO、大功率芯片作为电路的核心,这些芯片的电源管脚也比较多,所以去耦电容的用量就比较大。


一般我们芯片由于速率越来越高,所以接口电平也就越来越低,导致我们的电路板上会有多种电压值的电源,早期数字电路电源以5V、3.3V为主,现在数字电路电源原来越丰富:2.5V、1.8V、1.5V、1.1V、1.0V、0.9V,可调可控电源等等。所以这些开关电源的输入电容和输出电容也需要大量使用。

由于铝电解电容容量容易做大,耐压比较做高,所以电源的输入电容主要会选择铝电解电容。输出电容会选择铝电解电容和钽电容。铝电解电容的电容量:0.47--10000u,额定电压:6.3--450V。铝电解电容的主要特点:体积小,容量大,损耗大,漏电大,耐压比较高。

早期,开关电源的输入电容和输出电容会使用铝电解电容,在对期望ESR比较小的场景我们会选择钽电解电容。


但是铝电解电容有个致命的弱点,就是电解液会干涸,寿命比较短,另外ESR比较大。钽电解电容由于其失效模式比较恐怖,会爆炸,可能引起燃烧。


目前,随着MLCC的工艺优惠持续发展,我们会在一些小电流低电压的开关电源的输入、输出端采用MLCC代替铝电解电容。

一般来说,开关电源的输出端电容一般在100uF以上,陶瓷电容虽然标称值可以达到100uF,但是由于其温度稳定性差、电容值会随着直流电压的增大而增大。最主要的原因是输出端电容的容值很可能需要数百甚至数千uF,如果使用陶瓷电容,往往由于其单体容量有限,达不到滤波的效果。

目前大量的固态钽电容、固态铝电容逐步替代铝电解电容和钽电解电容。

相比铝电解电容寿命长、更可靠;相对MnO2钽电解电容来说,没有恐怖的失效模式,且更不容易失效。相对MLCC来说直流偏压特性更稳定、温度特性更稳定。

最大的问题是:贵。目前一些利润比较高的行业已经逐步大量使用 固态铝电解电容。由于钽元素相对比较稀缺,有可能全球耗尽。所以固体铝电容越来越多的被使用。

由于耐压和容量还需要进一步提升,所以还有一个发展过程。但是,电容一样会像CPU一样遵循类似摩尔定律的规律快速发展。


但是固体电容也有弱点。固定电容实际使用的就是高分子聚合物(Polymer)。Polymer钽电容比MnO2钽电容在热稳定性上稍微差一些。MnO2钽电容不存在老化寿命的问题,而Polymer电容的退化机理主要是由于高分子有机体在高温下会分解导致导电率下降,可以算半永久失效。Polymer钽电容在潮敏性能上不如MnO2钽电容,主要原因是阴极材料Polymer聚合物在特定温度下会与水和氧起作用而分解,导致容量、ESR等特性下降甚至失效。因此会特别要求回流焊温度条件下,不能有潮气侵入。

以上说的本质都是电源滤波。

对于温度稳定性、精度其实都没有特别严格的要求。所以也是大家最常用的几种电容。

MLCC并不只是应用于去耦电容或者电源滤波。振荡器、谐振器的槽路电容,以及高频电路中的耦合电容,这时普通的X7R、X5R普通特性的陶瓷电容已经不能满足要求,我们需要温度特性更好的陶瓷电容。


带温度补偿的C0G电容器适合用于振荡器、谐振器的槽路电容,以及高频电路中的耦合电容。

但是模拟电路除了电源滤波、储能、去耦等场景之外,还有一个比较重要的应用就是信号滤波。交流耦合的本质就是一种信号滤波。


RC、LC滤波的时候,C值的精度和稳定度就显得尤为重要。由上图可以知道电容的容值会影响幅频特性、相频特性。

在一些多通道信号的场景中,需要保证各个通道的信号相位一致性和稳定度,例如相控阵雷达、声呐系统等,我们就需要精确的控制电容的容值。

在时钟或者射频信号中,我们还需要振荡器、谐振器等等,不但需要电容值稳定精准,还需要更好的Q值。

这时,无极性的钽电容、聚苯乙烯电容、高稳定度的陶瓷电容、云母电容就有了其特有的需求场景。


我们在设计一次电源(ACDC)时,还需要使用安规电容。需求是:内阻小、耐压高。 安规电容器是行业对抑制电源电磁干扰用固定电容器的俗称,因为该类电容符合安全规范、且通过安全规范测试认证,同时其本体印刷有多个国家的安全认证LOGO标志,故而称为安规电容器。此类电容在实际应用中的“安规”表现在:即使电容器失效后,也不会导致 电击,不危及人身安全;此外,它采用阻燃材料制造,顶多会爆炸(只是炸裂,没有火产生,只产生气体),然后就是短路,不会导致火灾发生。聚脂薄膜类电容就符合这种场景的需求。

通常,X电容多选用纹波电流比较大的聚脂薄膜类电容。这种类型的电容体积较大,但其允许瞬间充放电的电流也很大,而其内阻相应较小。普通电容纹波电流的指标都很低,动态内阻较高。用普通电容代替X电容,除了电容耐压无法满足标准之外,纹波电流指标也难以符合要求。

我们在电路设计过程中,由于不同的应用场景,需要不同容值、耐压、精度、温度稳定度、电压稳定度、Q值、ESR、ESL等参数。而一种工艺和材料的电容很难满足电路设计的各种场景。所以不断衍生出各种电容器。只不过数字电路的发展迅猛、而模拟电路相对逐步萎缩,所以很多电容种类已经不为硬件工程师所知。

本文转自:硬件十万个为什么 ,转载此文目的在于传递更多信息,版权归原作者所有。

围观 135

1.电阻电容的封装形式如何选择,有没有什么原则?比如,同样是104的电容有0603、0805的封装,同样是10uF电容有3216,0805,3528等封装形式,选择哪种封装形式比较合适呢?

我看到的电路里常用电阻电容封装:
电容:
0.01uF可能的封装有0603、0805
10uF的封装有3216、3528、0805
100uF的有7343
320pF封装:0603或0805
电阻:
4.7K、10k、330、33既有0603又有0805封装。

请问怎么选择这些封装?

答:贴片的封装主要有:0201 1/20W 0402 1/16W 0603 1/10W 0805 1/8W 1206 1/4W

电容电阻外形尺寸与封装的对应关系是: 0402=1.0x0.5 0603=1.6x0.8 0805=2.0x1.2 1206=3.2x1.6 1210=3.2x2.5 1812=4.5x3.2 2225=5.6x6.5
电容本身的大小与封装形式无关,封装与标称功率有关。它的长和宽一般是用毫米表示的。但是型号是采用的英寸的表示方法。

选择合适的封装第一要看你的PCB空间,是不是可以放下这个器件。一般来说,封装大的器件会比较便宜,小封装的器件因为加工进度要高一点,有可能会贵一点,然后封装大的电容耐压值会比封装小的同容量电容耐压值高,这些都是要根据你实际的需要来选择的,另外,小封装的元器件对贴装要求会高一点,比如 SMT机器的精度。如手机里面的电路板,因为空间有限,工作电压低,就可以选用0402的电阻和电容,而大容量的钽电容就多为3216等等大的封装

2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连,有时候引脚之间(如A-1和B-2)之间却要加上一片电阻,如22欧,请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?

答:这个电阻一般是串电阻,拿来做阻抗匹配的,当然也可以做降压用,用于3.3V I/O 连接2.5V I/O类似的应用上面。阻值的选择要认真看Datasheet,来计算

3.藕合电容如何布置?有什么原则?是不是每个电源引脚布置一片0.1uf?有时候看到0.1uf和10uf联合起来使用,为什么?

答:电容靠近电源脚。

补充一点看法:

在两个芯片的引脚之间串连一个电阻,一般都是在高速数字电路中,为了避免信号产生振铃(即信号的上升或下降沿附近的跳动)。原理是该电阻消耗了振铃功率,也可以认为它降低了传输线路的Q值。

通常在数字电路设计中要真正做到阻抗匹配是比较困难的,原因有二:1、实际的印制板上连线的阻抗受到面积等设计方面的限制;2、数字电路的输入阻抗和输出阻抗不象模拟电路那样基本固定,而是一个非线性的东西。

实际设计时,我们常用22到33欧姆的电阻,实践证明,在此范围内的电阻能够较好地抑制振铃。但是事物总是两面的,该电阻在抑制振铃的同时,也使得信号延时增加,所以通常只用在频率几兆到几十兆赫兹的场合。频率过低无此必要,而频率过高则此法的延时会严重影响信号传输。另外,该电阻也往往只用在对信号完整性要求比较高的信号线上,例如读写线等,而对于一般的地址线和数据线,由于芯片设计总有一个稳定时间和保持时间,所以即使有点振铃,只要真正发生读写的时刻已经在振铃以后,就无甚大影响。

前面已经补充了一点,再补充一点:关于接地问题。

接地是一个极其重要的问题,有时关系到设计的成败。

首先要明确的是,所有的接地都不是理想的,在任何时候都具有分布电阻与分布电感,前者在信号频率较低时起作用,后者则在信号频率高时成为主要影响因素。由于上述分布参数的存在,信号在经过地线的时候,会产生压降以及磁场。若这些压降或磁场(以及由该磁场引起的感应电压)耦合到其它电路的输入,就可能会被放大(模拟电路中)或影响信号完整性(数字电路中)。所以,一般要求在设计时就考虑这些影响,有一个大致的原则如下:

1、在频率较低的电路中(尤其是模拟电路或模数混合电路中的模拟部分),采用单点接地,即各级放大器的地线(包括电源线)分别接到电源输出端,成为星形连接,并且在这个星的节点上接一个大电容。这样做的目的是避免信号在地线上的压降耦合到其他放大器中。

2、在模拟电路中(尤其是小信号电路)要避免出现地线环,因为环状的地线会产生感应电流,此电流造成的感应电势是许多干扰信号的来源。

3、如果是单纯的数字电路(包括模数混合电路中的数字部分)且信号频率不高(一般不超过10兆),可以共用一组电源与地线,但是必须注意每个芯片的退耦电容必须靠近芯片的电源与地引脚。

4、在高速的数字电路(例如几十兆的信号频率)中,必须采取大面积接地,即采用4层以上的印制板,其中有一个单独的接地层。这样做的目的是给信号提供一个最短的返回路径。由于高速数字信号具有很高的谐波分量,所以此时地线与信号线之间构成的回路电感成为主要影响因素,信号的实际返回路径是紧贴在信号线下面的,这样构成的回路面积最小(从而电感最小)。大面积接地提供了这样的返回路径的可能性,而采用其他的接地方式均无法提供此返回路径。需要注意的是,要避免由于过孔或其他器件在接地平面上造成的绝缘区将信号的返回路径割断(地槽),若出现这种情况,情况会变得十分糟糕。

5、高频模拟电路,也要采取大面积接地。但是由于此时的信号线要考虑阻抗匹配问题,所以情况更复杂一些,在这里就不展开了。

来源:网络,整理本文出于传播相关技术知识,版权归原作者所有。

围观 73

电容击穿的概念

电容的电介质承受的电场强度是有一定限度的,当被束缚的电荷脱离了原子或分子的束缚而参加导电,就破坏了绝缘性能,这一现象称为电介质的击穿。

电容器被击穿的条件

电容器被击穿的条件达到击穿电压。

击穿电压是电容器的极限电压,超过这个电压,电容器内的介质将被击穿.额定电压是电容器长期工作时所能承受的电压,它比击穿电压要低.电容器在不高于击穿电压下工作都是安全可靠的,不要误认为电容器只有在额定电压下工作才是正常的。

定义PN结发生临界击穿对应的电压为PN结的击穿电压BV,BV是衡量PN结可靠性与使用范围的一个重要参数,在PN结的其它性能参数不变的情况下,BV的值越高越好。


电容击穿是开路还是短路

电容击穿后则相当于短路,原因是当电容接在直流上时是是看为开路,接在交流电上时看为短路,电容有个性质是通交隔直,击穿一词在电工的理解是短路,击穿形成的原因主要是外界电压超过其标称电压所导致的永久性破坏,叫做击穿。

在固体电介质中发生破坏性放电时,称为击穿。击穿时,在固体电介质中留下痕迹,使固体电介质永久失去绝缘性能。如绝缘纸板击穿时,会在纸板上留下一个孔。可见击穿这个词仅限用于固体电介质中。


电容击穿的原因

电容击穿的根本原因就是其电介质的绝缘性被破坏,产生了极化。造成电介质绝缘性被破坏的原因有:

① 工作电压超过了电容的最大耐压;

② 电容质量不好,漏电流大,温度逐渐升高,绝缘强度下降。


避免介质击穿的方法

① 采用绝缘强度高的材料;

② 绝缘材料有一定厚度,且不含杂质,如气泡或水分;

③ 设法使电场按要求分布,避免电力线在某些地方过于密集。

④ 有极性电容的极性接反或者接到了交流电源之上。


电容击穿后能否恢复

① 电介质是气体或者是液体,均是自恢复绝缘介质,击穿可逆;

② 电介质是固体,击穿不可逆,是唯一击穿后不可恢复的绝缘介质。

本文转自:电子工程师笔记,转载此文目的在于传递更多信息,版权归原作者所有。

围观 138

不要什么地方都用0.1μF电容

demi的头像

滤波电容在开关电源中起着非常重要的作用,如何正确选择滤波电容,尤其是输出滤波电容的选择则是每个工程技术人员都十分关心的问题。我们在电源滤波电路上可以看到各种各样的电容,100uF,10uF,100nF,10nF不同的容值,那么这些参数是如何确定的?

涤纶电容是以涤纶为介质的电子产品基本元件,在各种直流或中低频脉动电路中使用。涤纶电容介电常数较高、体积小、容量大、稳定性较好,适宜做旁路电容;容量价格比及容量体积比都大于电解电容、瓷片电容。

一、构成

涤纶电容的最简单结构可由两个金属板中间夹一层绝缘介质组成。在两个金属板(极板)间加一个电 压,极板就能储存电荷。 储存电荷的大小与极板间电压与极板面积(容量)成正比,与极板间的距离成反比。Q=CV 即C=Q/V=εS/4πd(《详见薄膜电容器理论计算及修正》)Q—极板上储存的电荷;C—电容器(PF);V—极板间的电压(V);ε——介质介电常数(聚酯膜为3.0,聚丙烯膜2.1);S—金属极板面积(mm2);d—极板间的距离(mm)。

二、特点

1. 体积小,重量轻。

2. 稳定性好,可靠性高。

3. 引线直接焊于电极,损耗小。

4. 有感结构,聚酯膜、环氧树脂包封。

三、种类

涤纶电容的种类繁多,按其可调节性可分为固定电容器、微调电容器、可变电容器三种;按介质分有气体介质、无机固体介质、有机固体介质、电解介质、液体介质及复合介质等电容器。 其中:气体电容器包括空气、真空、充气式电容器; 无机固体电容器包括云母、陶瓷及玻璃釉电容器; 有机固体电容器包括有机薄膜及纸介电容器; 电解介质电容器包括铝电解、铌电解及钽电解电容器; 液体介质电容器包括各种有机油质及液体电容器; 复合介质电容器包括有机固体复合、无机固体复合、有机固体与无机固体复合制做的电容器。

四、应用

在各种直流或中低频脉动电路中使用,适宜作为旁路电容使用。并且品种丰富的产品广泛运用于各个行业的电器设备上:电力,石油化工,自动控制,机械,船舶,铁路运输,通讯,楼宇自动化等。

五、与其它电容的区别

1. 陶瓷电容

涤纶电容是指用金属箔膜做素子,卷成圆柱形或者扁柱形芯子,介质是涤纶,涤纶薄膜电容。而陶瓷电容是用高介电常数的电容器陶瓷钛酸钡一氧化钛挤压成圆管、圆片或圆盘作为介质,并用烧渗法将银镀在陶瓷上作为电极制成。

涤纶电容的电容量在40p--4up,额定电压在63--630V;高频陶瓷电容电容量在1p--6800p,额定电压在63--500V;低频陶瓷电容电容量在10p--4.7up,额定电压在50V--100V。

另外,高频陶瓷电容具有高频损耗小,稳定性好等特点,适用于高频电路。低频陶瓷电容具有体积小,价格低等特点,但损耗大,稳定性差,适用于要求不高的低频电路。

2.CBB电容

涤纶电容又叫聚酯电容符号为CL,电容量一般40p--4μp,额定电压63--630V,主要特点体积小容量大耐热耐湿但稳定性差一般应用在对稳定性和损耗要求不高的低频电路。

聚丙烯电容即CBB电容,电容量一般1000p--10μ,额定电压:63--2000V主要特点体积小,稳定较上者性好,能代替大部分聚苯或云母电容,用于要求较高的电路。

3. 独石电容

涤纶电容介电常数较高,体积小,容量大,稳定性较好,适宜做旁路电容。而独石电容是多层陶瓷电容器的别称,独石电容比较稳定,问温漂系数小,电容值可以做到1uF,寿命长,等效直流电阻小。独石电容比一般瓷介电容器大(10pF~10μF),且电容量大、体积小、可靠性高、电容量稳定、耐高温、绝缘性好等优点,但价格稍贵。独石电容器不仅可替代云母电容器和纸介电容器,还取代了某些钽电容器,广泛应用在小型和超小型电子设备(如液晶手表和微型仪器)中。

其实不论是哪种电容,在电路中都是不可或缺的,因此一定要根据电路的要求和它们的特性选择合适的电容。并且在选购的时候必须要选择正规品牌所生产的电容,至少可以保障相应的品质,避免因为品质不佳影响到电容的性能。

来源:凯利讯半导体商城

围观 842

陈亮 | 文

说起电容,想必大家都不陌生,大到卫星航母,小到智能手环,电路里处处离不开电容,电路中的电容形态各异,发挥的作用也各不相同。最常用的功能可能要数储能,滤波和耦合了。记得最早接触电容还是高中那会,物理老师给我们讲电容和电容器,电容的特性就是隔直通交。当时我和小伙伴那叫一个一脸懵逼,两个极板中间明明是绝缘的真空,电流到底是怎么流过绝缘的真空的?今天我们就来看看电流到底是怎么流过绝缘介质的。

看到这屏幕前的小伙伴想必也懵逼了,难道我点错了,这里不是要讲隔直通交吗?亲,你没有迷路,这里就是隔直通交会场,请稍安勿躁,待我翻开笔记慢慢道来。

电容顾名思义就是能存储电荷,那怎样才能存储电荷呢?首先得有两块金属导体,中间是绝缘电介质,介质可以是空气、可以是真空、也可以是FR4等等。看到这,熟悉PCB的各位小伙伴是不是想起了啥?没错,PCB中的导体间同样会构成电容,典型的就是相邻的电源平面和GND平面,相邻的信号线等。

当然构成电容的两导体间的距离不能太远,都说距离产生美,合适的距离可以让人只会关注她的美丽,但是如果远到看不见,哪里还看得到美,电容也是这样。

在两个导体上面加上电压时,两导体上就会存储电荷,效果如下图。


如上图演示效果:在电容没有被施加电压的时候,两端的自由电子数量没有变化,两端导体是呈中性的,如果给电容施加电压,电容一端会聚集比平时更多的自由电子,此端导体呈负电极,另一端导体失去大部分自由电子,此端导体呈正电极。

就这样一个导体上增加电荷,并从另一个导体取出电荷,看起来就像把电荷加到一个导体上,而这些电荷又从另一个导体上流出。所以当电压变化时,就有等效电流流经电容器。

举个栗子:

电容器相当于一个中间有橡胶隔膜的管子,橡胶隔膜相当于电容器内部的介质,分开的两部分相当于电容器的两极板,如果管子两端不受压力时(相当于不加电压),被分开的两部分含有相同的水量(相当于自由电子),一旦管子受到了压力(一端加电压),上面腔体中的压力就会增加,橡胶隔膜向下膨胀,使水从下面腔体流出 ,尽管水流没有经过橡胶隔膜,但是橡胶隔膜迫使水从下面腔体流出,就像电流从电容器流出一样,这就是电容的等效电流。


说到这,相信大家应该明白等效电流到底是怎么来的了。可问题又来了,我知道了等效电流怎么产生的,但是怎么知道等效电流有多大呢?大家瞄一眼下面的公式就明白了。

等效电流的计算公式:

ΔQ 电容器上电荷的变化量

Δt 电荷变化经历的时间

C 电容量

dV 导体间电压变化

dt 电压变化经历的时间

通过公式,我们可以看到影响等效电流大小的因素有两个。

第一个因素是dV/ dt:即电压变化率,单位时间内电压变化越大,等效电流也越大。

第二个因素是C:即电容量,电容量越大,等效电流越大。

电容通交流阻直流奥秘就是能否生成等效电流。(划重点)因为有电压变化的交流信号才能产生等效电流流经电容,所以电容对交流信号相当于一个短路器件。而直流信号因为没有电压的变化,不会产生等效电流,所以电容器对直流信号相当于一个开路。

在实际的应用中如电源的滤波电容,就是利用电容隔直通交属性,对直流电源开路,对高频噪声短路,将高频噪声短路进GND, 在不影响直流电源的情况下去除了噪声,使电源更干净。

耦合电容更是将隔直通交属性表现的淋漓尽致,阻断前后级的直流分量,只允许交流信号通过。更多应用就不在这里一一列举了,高速先生也写过很多电容应用方面的文章,有兴趣的小伙伴可以查阅。

前面我们讲了影响等效电流大小的因素之一是电容量的大小,那么问题来了。哪些因素会影响电容量的大小呢?

网友@ 龍鳳呈祥的答案堪称标准答案
决定电容器容量的大小有以下几个因素:
【1】极板间的距离越小,正负电荷间相互吸引力越大,电容器储存电荷的能力也增大,所以电容量与极板间的距离成反比。
【2】两极板的面积大,容纳的电荷就越多,电容量也越大,所以电容量与极板面积成正比。
【3】介质材料。不同的介质对极板上的正负电荷间的作用的影响不同,在相同的极板面积和距离时,以空气为介质的电容量最小,而用其他介质时,电容量都要增大。

本文转自:微信号 - 高速先生,转载此文目的在于传递更多信息,版权归原作者所有。

围观 419

页面

订阅 RSS - 电容