封装

01、引言 

使用 STM32 进行项目开发时,在原理图和 PCB 设计中都需要使用相应的元件封装 库。STM32 元件封装库的准确性是保证设计成功的前提。在最新版本的 STM32CubeMX 中内置了 STM32 元件封装的下载工具,下载的封装库 文件经 EDA 工具转换后可以在原理图和 PCB 设计中调用。

本文将对如何下载和转换做简单的示例说明。

02、在 STM32CubeMX 中下载 STM32 封装文件 

下面我们以 STM32H503CBT 为例简单介绍下如何在 STM32CubeMX 中下载 STM32 MCU 的封装库文件。

打开 STM32CubeMX(本例中使用 Version 6.9.0)后,选中所使用的 STM32 型号 后进入配置页面。

根据电路的需求,分配相应的功能给 STM32 的管脚。(如果不需要在原理图 STM32 封装库中显示管脚所分配的功能,这一步可以忽略。)

这时,我们将见到如下图所示的元件示意图:

1.png

▲ 图1. CubeMX 中的 STM32H503CVTx

点击上图右上角的 Tools 菜单栏。进入 Tools 界面后点击左边的 CAD 菜单,进入 CAD 元件封装库配置和下载页面。 

2.png

▲ 图2. CAD 元件库界面

然后根据硬件设计中使用的 EDA 工具在下图选项框中选择 CAD 文件格式: 

3.png

▲ 图3. CAD 格式选择

可以选择的 STM32 元件库封装格式支持主流的 EDA 设计工具,包括 PADS, Altium Designer, Cadence 等等。这里以 Altium Designer (AD) 和 Pads 为例,可以看到将要 下载的工具格式被列出在下载格内,且支持一次性多格式下载:

4.png

▲ 图4. 选择不同格式工具下载 

从 CubeMX 下载得到的 STM32 CAD 文件是基于 Ultra Librarian 工具在云端生成 的,这里我们需要勾选同意 Ultra Librarian 的条款和条件,不需要再下载安装 Ultra Librarian 工具。

5.png

▲ 图5

在页面的右上角有个选择按钮可以用来选择管脚名的显示方式: 

6.png

▲ 图6 

当选择 Pin name 时,原理图封装库中管脚名按封装名显示:

7.png

▲ 图7. Pin name

如果选择了 Project naming, 管脚名按分配的功能名称显示:

8.png

▲ 图8. Project Name 

选择 Dual 则管脚名和功能名都显示:

9.png

▲ 图9. Dual

更改上述的管脚名显示等选项后,点击 Refresh symbol previews 按钮可以刷新显示。

10.png

▲ 图10. 下载和刷新菜单 

在 PCB 封装库的 Footprint 显示下面有 Basic 和 Detailed 两种显示,Detailed 显示 比 Basic 显示多了一些尺寸标注:

11.png

▲ 图11. Basic 和 Detail 显示 

最后我们点击图 10 所示的下载菜单下载库文件。

如果选择了管脚名的功能定义显示, 可能会先弹出一个警告信息:因为工具不支持一 些特殊的字符,这些字符会被替换:

12.png

▲ 图12. 特殊字符替换警告  

忽略这些信息,点击 Download anyway。等待,此时 Refresh symbol previews 下 的状态条会抖动, 过一会将显示:

13.png

▲ 图13. 选择目标目录下载 

选择将文件保存到电脑目标地址即可。

03、在 EDA 工具中导入封装文件生成封装库 

下载下来的 UL 生成文件并不是 EDA 工具可以直接使用的封装库文件,而是一些中间 文件, 必须在 EDA 工具中导入转换后才可以被 EDA 工具使用。下面我们以最常用的 Altium Designer 和 PADS 为例来说明这一过程。

3.1. 在 Altium Designer 中生成封装库 

我们使用 Altium Designer 22.9 来演示如何从 CubeMX 下载的文件生成库文件,不同版本的 AD 工具导入过程可能略有差异。解压刚才从 CubeMX 下载的压缩文件,在 AltiumDesigner 目录下我们可以看到共有 6 个文件:

14.png

▲ 图14

打开 AD 软件,在菜单栏打开 File --> Open 后找到解压文件中的.prjscr 工程文件打开

15.png

▲ 图15. AD 打开工程文件

工程打开后如下图:

16.png

▲ 图16. 打开后的工程 

 接着运行脚本,File --> Run Script… 

17.png

▲ 图17. 运行脚本  

在弹框中选择 UL_Form.pas 后点击 OK 运行。

18.png

▲ 图18. 选择文件运行脚本

紧接着会生成另一个弹窗,选择导入刚才解压的 UL 生成的 TXT 文件,点击开始导入:

19.png

图19. 选择 TXT 文件后导入  

等待一会可以看到库文件已经生成:

20.png

图20. 生成的 LibPkg 文件 

生成的.pcblib 库文件需要关闭 AD 再重新打开后才能正常检视/使用。

21.jpg

22.jpg

图21. 生成的库文件 

3.2. 在 PADS 中生成封装库 

打开下载的 PADS 封装导入文件,可以看到压缩包内有三个文件:

23.jpg

图22. 

PADS 的库导入相对简单,打开 PADS Layout, 点击菜单栏 File --> Library, 弹出元 件库管理框 Library Manger:

24.jpg

图23. 元件库管理器

在元件库管理器框中依次选择: 

Decals --> Import 导入 pads.d 文件 如图 24 

Parts --> Import 导入 Pads.p 文件,如图 25 

Logic --> Import Pads.c 文件, 如图 26 

导入后点击 Open 即可生成对应的库文件。 

25.jpg

图24. 导入 Decals 封装 

26.jpg

图25. 导入 Parts 库

27.jpg

图26. 导入 Logic 库 

28.jpg

图27. 生成的原理图封装库

29.jpg

图28. 生成的 PCB 电气封装库 

04、小结 

使用 STM32CubeMX 下载得到的元件封装可以让工程师从繁琐的元件封装库设计中解放出来,特别是当管脚数目较多时。

很多用户对原理图封装库的外形,尺寸,管脚排列/命名,功能排列等方面,以及对 PCB 封装的焊盘大小,阻焊设计,字符标注等方面有特别的要求,下载的文件效果可能不 能全部满足要求。这些客户可以在下载的文件上做适当的修改。这样可以避免全新设计封 装库过程中可能发生的各种错误,特别是常发生的 PCB 封装尺寸中的错误。

来源:STM32

免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 65

随着5G技术的发展,射频前端(RFFE)设计变得越来越复杂,而系统级封装(SiP)技术因其可集成多颗裸芯片与无源器件的特点,开始被广泛用于射频前端的设计中。

芯片设计与封装设计传统上是由各自工程团队独立完成,这样做的缺陷是增加了迭代时间和沟通成本。如果能够实现芯片和封装协同设计,不仅可大幅减少迭代次数,提高设计成功率,而且使能芯片工程师在设计流程中随时评估封装性能。

目前在市场上,要实现快速的芯片和封装协同仿真的方法并不多。芯和半导体独创的这套联合仿真流程中,三维建模简单易用,并配有专门针对联合仿真的优化求解器,能够提供更高的仿真加速和仿真效率。

三维建模和仿真流程

1.导入芯片和封装版图文件

在Metis工具中,可直接导入Cadence的设计文件(.mcm/.sip/.brd)、ODB++文件、以及DXF和GDS文件。本案例中芯片和封装版图均为GDS格式,同时还需要layermap文件和仿真工艺信息lyr文件。依次导入芯片和封装版图后,在Metis 3D视图中自动生成了它们的三维结构(图2),此时它们的相对位置是任意,需要通过Bump将它们连接在一起。

“
图1 导入版图界面

“图2
图2 导入芯片和封装文件

2.模型堆叠

在左侧的项目管理栏,选择Assemblies,进入堆叠设置界面。在上侧Model栏,我们将芯片设置为Upper Model,将封装设置为Lower Model(图3)。

“图3
图3 切割后的模型 左:Serdes; 右:DDR

接着我们使用拖拽功能,将Upper Model拖拽至正确的封装焊点位置(图4)。

“图4
图4 移动upper Model至正确位置(右图)

最后创建合适的Bump模型,通过在芯片pad上点击增加Bump模型,将芯片和封装结构连接在一起(图5)。

“图5
图5 Bump建模及添加

3.端口添加

模型堆叠完毕后,用户可以直接在3D视图中添加集总端口,其中信号类型,金属层次,端口阻抗可任意配置。在本案例中,我们选择封装焊盘的一边作为信号端口。

“图6
图6 叠层及端口管理

“图7
图7 生成的最终仿真模型

4.仿真环境设置

Metis的网格划分、金属和过孔模型可以根据不同的结构进行分开设置,从而达到仿真精度与效率的双重提升。本案例中芯片的金属设置为Thick,过孔为Lumped,网格大小为50um,而封装的金属设置为3D,过孔为3D,网格大小为200um。最后点击Run Solver进行联合仿真。

“图8
图8 芯片的仿真设置

5.仿真结果比对

我们分别仿真了不带封装和带封装两种应用场景,来分析封装对芯片滤波特性的影响。绿色曲线是不带封装的芯片仿真数据,红色曲线是带封装的芯片仿真数据。通过对比RL和IL两个指标,我们发现在通带内滤波器特性并没有明显恶化,但是由于封装的容性寄生,导致带外的抑制性能急剧下降。这将对射频系统接收信号和本征信号带来干扰,从而导致信号的阻塞。由此我们得出结论,封装效应是芯片设计不得不考虑的重要因素,同时Metis能很好的解决联合仿真建模困难,优化设计效率低的问题。

“
图9 RL与IL比对结果

总结

本文介绍了一种采用芯和半导体的Metis工具实现芯片和封装联合仿真的方法。通过Metis分别导入芯片和封装的版图文件,将芯片倒装焊在封装基板上,建立三维堆叠模型。最后使用Metis进行快速的电磁仿真分析,我们考察了封装对芯片性能指标的影响。此案例可以帮助设计人员进行芯片和封装协同设计可大幅减少迭代次数,提高设计成功率,使能芯片工程师在设计流程中随时评估封装性能。

来源:芯和半导体
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:
cathy@eetrend.com)。

围观 330
订阅 RSS - 封装