低功耗

硬件设计中,需要考虑的一个重要问题就是低功耗设计,但是如果你火候不够,往往会误入“自以为是低功耗”的怪圈。现在让我们来看看老司机是如何点评低功耗设计中的8大现象的。

现象一:我们这系统是220V供电,就不用在乎功耗问题了。

点评:低功耗设计并不仅仅是为了省电,更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低,器件寿命则相应延长(半导体器件的工作温度每提高10度,寿命则缩短一半)。

现象二:这些总线信号都用电阻拉一下,感觉放心些。

点评:信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电的观念来对待这几瓦的功耗)。

现象三:CPU和FPGA的这些不用的I/O口怎么处理呢?先让它空着吧,以后再说。

点评:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出(当然外面不能接其它有驱动的信号)。

现象四:这款FPGA还剩这么多门用不完,可尽情发挥吧。

点评:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。

现象五:这些小芯片的功耗都很低,不用考虑。

点评:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是每个脚可驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。

现象六

存储器有这么多控制信号,我这块板子只需要用OE和WE信号就可以了,片选就接地吧,这样读操作时数据出来得快多了。

点评:大部分存储器的功耗在片选有效时(不论OE和WE如何)将比片选无效时大100倍以上,所以应尽可能使用CS来控制芯片,并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。

现象七:这些信号怎么都有过冲啊?只要匹配得好,就可消除了。

点评:除了少数特定信号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得最好。像TTL的输出阻抗不到50欧姆,有的甚至20欧姆,如果也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法接受的,另外信号幅度也将小得不能用,再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同,也没办法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。

现象八:降低功耗都是硬件人员的事,与软件没关系。

点评:硬件只是搭个舞台,唱戏的却是软件,总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的,如果软件能减少外存的访问次数(多使用寄存器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它争对具体单板的特定措施都将对降低功耗作出很大的贡献。

本文转载自网络,仅供学习交流。

围观 314

CML Microcircuits针对智能设备中的现有电话和未来高质量语音应用最新推出下一代语音编解码器,新产品CMX655D标志着语音编解码器的重大革新,具有超低功耗并实现了更高集成度,能够在各种应用中提供更先进的功能。

CMX655D集成有两个匹配通道和数字信号处理(DSP),以及功率为1W、效率高达90%的无滤波D类放大器和对于数字MEMS麦克风的支持,而这些功能以前只能通过添加其他组件才能实现。此外,CMX655D的设计充分利用了先进的制造工艺,使得器件在所有工作模式下都消耗非常低的功率,并且能够在1.8V至3.6V电源下工作,而不是要求5V来达到1W输出功率。这些功能使其成为电池供电设备的理想选择。

CML Microcircuits无线语音和数据产品经理David Brooke解释道:“从整个行业的投资来看,纯语音编解码器长期以来发展不够,原因是行业大部分投入都集中在智能手机的多媒体编解码器。这使原始设备制造商无法直接受益于在工艺技术方面取得的重大进展,以及在同一时期内MEMS麦克风和扬声器技术的进步。通过发布CMX655D,我们正在将语音编解码器引入到智能设备,从而能够应对上述问题。”

目前,人们对有线和无线电话的使用仍在增加,语音编解码器在任何使用语音作为界面的应用中都是麦克风和扬声器之间的关键部件。虽然智能手机行业一直在专注于多媒体编解码器,但随着消费者越来越习惯于使用语音作为与先进的电子设备互动的界面,因而对多媒体编解码器市场之外的更高质量语音的需求也在增加。除了在电话中需要提供更高质量的音频以外,随着制造商继续使我们的生活更“智能化”,在家用电器和数字助理等设备中使用自然语音和听觉反馈的功能也在不断增多。

为了改进用户体验,制造商越来越多地转向信号处理技术并将数字滤波器应用于语音信号,这通常需要单独的DSP或高端微控制器(MCU)。现在,由于CMX655D集成了DSP功能,OEM可以不再需要外部DSP或仅仅需要一个低端MCU。CMX655D具有超低的功耗,对于实现麦克风的所有功能,仅仅需要大约500μA,而其他编解码器则需要几mA。以更低的系统功耗来提供更高级的功能是行业发展的重要趋势,CMX655D的低功耗和高集成度可使制造商能够为更广泛的应用添加高质量语音功能,这些应用包括基于对讲机的门禁系统和其他安全系统、智能家电、以及家庭、工作场所和工厂中的语音系统,该器件也可为现有的电话应用带来显著的优势。

CMX655D具有两个独立的麦克风通道,能够以全双工模式工作,同时保持相对信号相位。例如,一个设备能够支持双向通信,同时具有回声消除功能。DSP提供的语音滤波器能够涵盖经典电话的300Hz~3.4kHz和高清音频的50Hz~7kHz,而所有信号路径都支持高达21kHz的音频带宽,采样率可为8、16、32或48k样本/秒。作为传统的电话编解码器,CMX655D支持A律(A-law)和μ律(µ-law)压缩扩展(companding)。两个并行通道具有完全独立的信号路径,但共享一个通用串行音频接口,支持I2S(为数字音频设备设计的Inter-IC Sound串行总线)以及用于设备控制的I2C和SPI接口。

CMX655D除了具备低功耗和高集成度之外,其他功能还包括可编程信号电平检测、自主超低功耗语音检测和噪声门控。扬声器路径具有动态范围控制功能,即使输入发生变化,也可确保输出扬声器的音量恒定。这在对讲通信或安全系统中是一个特别有用的功能。

CMX655D可提供各种开发工具支持,包括EV6550D评估套件,现在采用小型4x4mm QFN封装供货。

围观 387

-基于Silicon Labs Gecko微控制器的采用Digi XBee预认证调制解调器提供LPWAN连接的开发套件-

Silicon Labs日前推出采用Digi International Digi XBee3™ 预认证蜂窝调制解调器的全新LTE-M扩展套件,可为电池供电的物联网设备提供超低功耗、远程的无线连接。LTE-M扩展套件与Silicon Labs的EFM32 Giant Gecko 11入门套件配合使用,可简化并加速网关和终端设备的开发过程,这些终端设备通常运行在深度休眠模式,并且需要长电池使用寿命。该解决方案非常适用于农业、资产跟踪、智能能源和智能城市等物联网应用。

Silicon Labs高级副总裁兼物联网产品高级总经理Matt Johnson表示:“Silicon Labs和Digi International共同致力于采用一流的物联网和M2M技术,将人、网络和‘物’连接起来。我们与Digi International合作提供灵活的LTE-M蜂窝网络连接功能,能部署远程、随时可用的云连接应用。”

Digi International产品管理总监Mark Tekippe表示:“合作开发的LTE-M扩展套件与Silicon Labs的MCU入门套件配合使用,可快速实现蜂窝物联网连接并且避免昂贵的蜂窝设备认证,从而加速开发。Digi XBee3蜂窝调制解调器和Silicon Labs Gecko MCU是实现超低功耗云连接产品的理想组合。预认证的Digi XBee3蜂窝调制解调器易于配置,可通过LTE-M和NB-IoT网络提供安全、灵活的开箱即用型连接。”

J. Brehm&Associates的物联网战略负责人Mike Krell补充道:“对于需要长电池使用寿命、有LTE级别可靠性和低延迟的LPWAN应用来说,LTE-M是一个极好的选择。LTE-M与现有的LTE网络兼容,并且将与未来的5G技术共存。这些提供易于使用的开发工具来加速LTE-M解决方案的供应商,将在蜂窝物联网市场增长时获得先机。”

开发人员可以利用LTE-M扩展套件的开发工具,包括Digi Remote Manager®、Silicon Labs Energy Profiler和预烧录的演示程序,快速提供优化的LTE-M产品。通过AT&T和Verizon蜂窝网络认证的Digi XBee3调制解调器与节能型EFM32微控制器(MCU)相结合,开发人员可凭借这一移动物联网开发工具包设计先进的、低功耗广域网(LPWAN)连接产品。

灵活易用的一体化套件

  •   通过FCC和运营商终端设备认证的Digi XBee3 LTE-M调制解调器
  •   Giant Gecko 11 MCU入门套件,即用型MCU套件开发工具和演示
  •   通用Digi XBee®系列,可轻松迁移到NB-IoT
  •   Digi XBee API框架,MicroPython和XCTU®软件工具,可简化开发
  •   Digi TrustFence®,集成的设备安全、身份识别和数据隐私保护
  •   Digi Remote Manager®,用于无线设备配置和固件更新
  •   MCU示例代码可轻松从Giant Gecko 11迁移到其他Silicon Labs低功耗EFM32 MCU和EFR32无线Gecko SoC和模块

价格与供货

Silicon Labs的LTE-M扩展套件和EFM32 Giant Gecko 11入门套件(SLSTK3701A)现已上市,售价均为99美元。SLSTK3701A套件为开发者熟悉Giant Gecko MCU提供了极好的起点。要了解有关LTE-M扩展套件和Giant Gecko入门套件的更多信息,请浏览网站:silabs.com/lte-m。

围观 403

借助业内首个变化率报告功能测量温度波动

温度测量对保证物联网(IoT)和个人计算设备的功能性极为重要,开发人员必须在设备中集成温度传感器来减少能耗,降低应用中的系统电压。为了满足这些需求,美国微芯科技公司(Microchip Technology Inc.)推出了5款新型1.8V温度传感器,包括业内最小的五通道、标准引线间距温度传感器。EMC181x温度传感器系列还引入了系统温度变化率报告功能,该功能可以对系统温度波动情况进行提前预警。

利用单个集成温度传感器监控多个位置的温度,可减少电路板复杂度、简化设计。EMC181x温度传感器系列的工作电压为1.8V,提供多条远程检测通道,可适应从2到5条通道的不同设计需求。该系列产品非常适合从3.3V系统迁移到更低电压轨的应用,例如电池供电的物联网应用、个人计算设备、现场可编程门阵列(FPGA)和图形处理器(GPU)。另外,EMC181x系列的寄存器和电压与Microchip颇受欢迎的3.3V EMC14xx温度传感器兼容,使得向1.8V应用迁移可测试并且可行。该传感器提供采用8引脚2 x 2mm封装的三通道传感器和采用10引脚2 x 2.5mm封装的五通道传感器,因此还可以降低远程温度监控所需的设备数量。

凭借测量系统温度变化率这项功能,EMC181x器件在业内首次实现二维温度感应。除了报告常规温度,这项功能还可以通知客户系统中的温度变化率,并通过分享数据帮助客户更好地调节应用。该系统非常适合闭环控制系统和其他优先处理低电压轨的应用,提前通知温度的升高或降低,预防潜在的系统故障。

Microchip的混合信号及线性产品部副总裁Bryan Liddiard表示:“随着客户向低电压轨迁移,对多通道、低电压温度传感器的需求持续增长。EMC181x系列证明了Microchip在温度管理领域的领导地位,可以为客户提供灵活的设计选择,以及全新的变化率报告功能。”

由于工作电压仅为1.8V,EMC181x多通道传感器系列兼容Microchip丰富的低电压和低功率单片机产品系列。

开发工具

ADM00773评估板提供演示1.8V三通道双线EMC1833温度传感器所需的一切功能,还可用于在功能上评估其他EMC181x系列产品。它有助于评估变化率、温度报警极限值和阻抗误差修正(REC)等可编程功能,还可提供远程温度测量和数据记录功能。此评估面板通过USB接口板连接到PC,并可在PC使用其自带的Microchip温度管理软件图形用户界面(GUI)。

供货

EMC181x系列包括五款器件,目前均可提供样片并已实现量产。如需了解详细信息,请联系Microchip销售代表或者全球授权分销商,也可以访问Microchip网站。如果需要购买文中提及的产品,请访问Microchip使用方便的在线销售渠道 http://www.microchipdirect.com/ ,也可以联系Microchip的授权分销合作伙伴。

围观 422

在之前的直播课堂“打造面向物联网的下一代低功耗BLE解决方案”,小伙伴听了高级现场应用工程师Harris Chan关于物联网应用开发技术的详细讲解,是否收获满满、意犹未尽呢?

“”

为了让小伙伴们更深入了解如何创建面向物联网的下一代低功耗BLE解决方案。贸泽携手赛普拉斯开设第二部分直播课堂。

作为第二部分,本场直播高级现场应用工程师Harris Chan将详解物联网专用超低功耗、高安全性、高集成度PSoC 6 MCU实用开发。

直播内容

您将收获:

1.了解双核架构以及如何优化IoT系统功耗和性能

2.了解PSoC 6 MCU中软件定义数字/模拟外设所带来的灵活性

3.借助于PSoC 6 MCU和PSoC Creator IDE轻松开发BLE应用

主讲内容

Harris Chan拥有丰富的PSoC 6 MCU动手实践教学经验!本场进阶课程主要围绕以下几个主题展开:

1.PSoC Creator IDE

2.双核架构及开发双核设计的方法

3.软件定义数字/模拟外设的灵活性

4.BLE连接设计

* 需要购买PSoC 6 BLE Pioneer套件 (CY8CKIT-062-BLE)的参与者,可至贸泽官网购买,一起跟随Harris Chan动手实验。

主讲嘉宾

“Harris
Harris Chan
高级现场应用工程师

赛普拉斯亚太区(大中国、印度和东盟国)FAE经理,负责赛普拉斯的所有产品。除了负责FAE和项目/漏斗管理,还积极地为给客户和分销商提供实验室实践培训(主要为MCU/PSoC课程),在赛普拉斯的近7年时间里培训了超过500名工程师。在加入赛普拉斯之前,他曾在National Semiconductor工作过10多年,熟练掌握了模拟和高速接口应用设计知识。他热衷于学习新技术,主持培训项目,并喜欢迎接新的挑战。他拥有香港大学电气与电子工程学士学位。

报名地址:
http://www.moore8.com/special/livevideo/0821

扫描以下二维码进行报名吧!

“”

对物联网感兴趣的你,本场直播一定不容错过。

我们还为小伙伴们准备了各种各样的福利哦!

直播福利

“”

“”
围观 374

1、如何降低功耗?

(1) 优化方向:

组合逻辑+时序逻辑+存储

(2) 组合逻辑:

  (a)通过算法优化的方式减少门电路
  (b)模块复用、资源共享

(3) 时序逻辑:

  (a)尽量减少无用的register:算法优化、模块复用
  (b)非功能性的register不使用带复位reg:数据打拍

(4) 存储:RAM

 (a)拆分RAM---------降低功耗
 (b)加大位宽降低访问频率-----------选用低主频高密度RAM---节约面积
 (c)多端口RAM替换为单端口RAM------------降低面积和功耗
 (d)采用共享RAM------------降低面积和功耗

2、如何降低面积?

(1) 优化方向:

组合逻辑+时序逻辑+存储

(2) 组合逻辑:

 (a)通过算法优化的方式减少门电路
 (b)模块复用、资源共享

(3) 时序逻辑:

 (a)尽量减少无用的register
 (b)非功能性的register不使用复位

(4) 存储结构:

 (a)合理选择reg和RAM优化面积
 (b)共享RAM
 (c)合理选择不同规格的RAM---减少面积

3. 存储结构RAM和register如何选择?

存储模块实现选择:

1) 规模小的存储结构采用寄存器实现:规模小于8x32的FIFO

2) 规模较大的存储模块采用RAM实现:如大于8x32的FIFO

原因:

1)同等容量的register功耗比较大,大容量存储采用register功耗过大
2)小规模存储采用register面积开销比较少,并且相对于RAM功耗增加不明显
3)虽然Register的布线、DFT等额外开销比较大,最终面积不见得比SRAM小

4. 不同规格的RAM如何选择?

双端口RAM(1R1W):读功耗小,面积较大 读activity较高时,能够有效降低功耗
单端口RAM(1rw):写功耗小,面积较小 写activity较高时,能够有效降低功耗

RAM

1)拆分RAM、---------降低功耗
2)加大位宽降低访问频率-----------选用低主频高密度RAM---节约面积
3)将多端口RAM替换为单端口RAM------------降低面积和功耗
4)采用共享RAM------------降低面积和功耗

5. 如何优化电路时序?

1)通过算法优化--降低关键路径的组合逻辑层数
2)逻辑复制 ---------->改善扇出、优化路径延时
3)流水线设计------组合逻辑间插入寄存器--减少延时
4)优化关键信号------适用于少量关键信号

a. 香农扩展 ----------->将关键路径信号转换为选择器的控制信号,从而将关键路径信号调整到离输出很近的位置

b. 晚到达信号的优化
   数据信号为慢信号 ------->优化if else 嵌套
   控制信号为慢信号 -------->优化if else 嵌套

6. 资源优化方案

资源由std_cell和RAM组成,弄清楚已有Gares数量和RAM容量

std_cell

1)合并寄存器和逻辑,优化电路结构

2)模块间的数据传递 尽量 先汇聚复用数据通路再传递,后级模块接受数据后可以展开再使用,避免多路传递。

RAM

1)拆分RAM、---------降低功耗
2)加大位宽降低访问频率-----------选用低主频高密度RAM---节约面积
3)将多端口RAM替换为单端口RAM------------降低面积和功耗
4)采用共享RAM------------降低面积和功耗

7. 组合逻辑的优化技巧

1)流水线设计------组合逻辑间插入寄存器--减少延时
2)模块复用、资源共享 ------->降低面积和功耗
3)逻辑复制 ---------->改善扇出、优化路径延时
4)香农扩展 ----------->将关键路径信号转换为选择器的控制信号,从而将关键路径信号调整到离输出很近的位置

来源:IC小鸽的博客

围观 544

Arm宣布旗下Arm®Artisan®物理IP将应用于台积电基于Arm架构的SoC设计22nm超低功耗(ULP)和超低漏电(ULL)平台。台积电22nmULP/ULL技术针对主流移动和物联网设备进行了优化,与上一代台积电28nm HPC+平台相比,在提升基于Arm的SoC性能的同时,更显著降低功耗和硅片面积。

“本次发布的下一代工艺技术能够以更低的功耗、在更小的面积上满足更多的功能需求,”Arm物理设计事业群总经理Gus Yeung指出,“Artisan物理IP与台积电22nmULP/ULL技术的设计和制造成本优势相结合,将为我们双方的合作伙伴带来立竿见影的每毫瓦运算性能提升及硅片面积缩减两方面优势。”

针对台积电22nmULP/ULL工艺技术推出的Artisan物理IP包含了代工厂支持的内存编译器,针对下一代边缘计算设备的低泄漏和低功耗要求进行了优化。除此之外,这些编译器还附有超高密度和高性能的物理IP标准单元库,其中含有电源管理套件和厚栅氧化物元件库,以协助优化低泄漏功耗。另外,最新的物理IP还提供了通用I/O解决方案,以确保性能、功耗和面积(PPA)的全面最优化。

台积电设计基础架构市场部高级总监李硕表示:“Artisan 物理 IP使台积电能够加速流片(tape-out)时间,从而以更快的速度将针对主流物联网和移动设备设计的尖端SoC推向市场。基于双方在28nmHPC+平台合作上的成功,台积电和Arm不断致力于在功耗和面积方面提供显著的优化,进而为双方的合作伙伴提供在更多设备上实现更优边缘计算体验的可能。”

Arm物理IP是一套广受信赖并已获广泛应用的解决方案,每年由Arm合作伙伴出货的集成电路(IC)超过100亿个。台积电22nmULP/ULL工艺技术针对Arm物理IP的整合目前正在积极推进之中,致力于在2018年下半年为双方共同的芯片合作伙伴实现流片(tape-out)。

围观 299

页面

订阅 RSS - 低功耗