AG32 硬件设计注意事项：
1、HSE 外部晶体的范围 4~16MHz，推荐 8MHz。
2、VDD/VDDA 的范围都是 3.15~3.45V，CPLD 对电源纹波的要求相对较高。VDDA 前面加上磁珠。这部分是给 PLL，ADC 等供电的。VDD33 前最好也能加磁珠。
3、除了 ADC, DAC,CMP,USB,OSC,JTAG这些端口不能重新映射，其它数字部分端口都可以重新映射到带 IO 的 PIN 上。
4、芯片支持 SWD 下载，使用 SWDCLK(TCK),SWDIO(TMS)，GND 即可。MCU 和 CPLD共用该调试接口。建议将芯片的 nRST 引出到下载器的 nRSt 上。这样可以起到与问题6 同样的效果。注意：ini 里打开:upload_srst = true
5、串口下载只支持 UART0，不能重新映射。串口下载时，注意 BOOT0(高)， BOOT1(低)。
6、BOOT0 建议不要直接接地，而通过电阻接地。调试时，如果烧录了错误程序而导致系统异常的话，可能无法再此下载程序。此时，需要将 boot0 拉高上电，这样不会再运行用户程序，这样就可以重新下载。
7、MCU+CPLD 应用时，如果要用有源晶振，时钟从 OSC_IN 引入。如果纯 CPLD 应用有源时钟请从带 GB 的 PIN 引入。新版 supra 已经可以支持纯 CRLD应用的时候使用无源晶体了。无源晶体从 SOC_IN/OUT 接入。
8、上电引脚电平：
注意，其它 IO 上电时是 floating 状态。需要等 logic 部分配置生效后，用户配置的 IO上下拉才能生效。这个配置时间与 logic 部分是否压缩及文件大小本身有关，一般在20~40mS 左右。如果用户对硬件电路上的上电电平有要求的话，尽量使用外加电阻实现上下拉。内部上下拉电阻的阻值大小一般在 40k 左右。
9、BOOT 模式
10. JTAG IO
JTAG PIN 也可以复用成 IO。但是这些 PIN 默认是 JTAG 功能，因此当作普通 IO 使用前，必须先 disable。比如 SYS_DisableNJTRST()、SYS_DisableJTDI()、SYS_DisableJTDO()。
注意:
如果使用到的引脚是复用引脚，则默认是IO功能。使用为特定功能时，需要先设置为复用属性，用函数 GPIO_AF_ENABLE 设置(参考各驱动样例代码)。
如果使用到的引脚是特殊的JTAG引脚(JNTRST、JTDO、JTDI、JTMS、JTCK)，则默认是 JTAG 功能，而不是 IO 功能。这时需要先将 IO 口设置为普通 IO 才能使用。可使用如下函数来设置为普通 IO:
SYS_DisableNJTRST()、SYS_DisableJTDI()、SYS_DisableJTD0().(由于 AG32 默认使用 jtag 的 swd 模式，所以保留 JIMS、JTCK即而)。
11. VH 系列 RWDS 引脚必须短接，这个是给内部 psram 作为时钟使用的。
来源：AGM MIcro
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。