11月24日，在2025 RISC-V产业发展大会暨RDSA国际论坛举办期间，为响应对RISC-V生态的支持，作为中国RISC-V RDSA产业联盟成员的凌烟阁芯片科技，正式宣布在台积电、积塔半导体工艺上验证通过的Magpie32 RISC-V MCU参考设计方案，面向行业开放开源代码及参考设计流程并免费授权。
2025 RISC-V产业发展大会暨RDSA国际论坛
通过开放免费授权，为院校科研机构、芯片设计企业等提供可靠的自主可控技术底座。凌烟阁希望以开源共享的理念深化 RISC-V 生态建设，以自主可控技术为科研与产业创新注入强劲动力，为国产芯片产业加速突破贡献一份力量。
凌烟阁RISC-V MCU 参考设计平台是面向高端集成电路领域打造的高可靠、模块化芯片开发支撑体系，以自主可控技术为核心，聚焦车规级、生物医疗、工业控制等关键场景需求，构建了从 IP 支撑、工艺适配到全流程服务的完整技术生态。
凌烟阁RISC-V CPU研发规划
本次开放的Magpie32 RISC-V MCU参考设计方案免费授权，免费授权内容包含RTL开源代码，功能仿真验证环境（UVM），综合脚本及时序约束（SDC）。平台以开源 RISC-V 32bit CPU 内核为核心，已衍生出两款经过工艺验证的专用 MCU 设计方案：基于台积电 40nm 工艺的 Magpie-A1 与基于积塔半导体 40nm 工艺的 Magpie-G1。
Magpie-A1在TSMC 40nm芯片流片
Magpie-A1 ：基于台积电40nm 工艺验证成功，搭载 Magpie32 RISC-V CPU 内核，聚焦生物医疗领域的低功耗、高可靠性需求。
内置高规格 ADC/DAC/LDO/OSC/PLL 等模拟 IP，其中 4-ch 16-bit SAR ADC、12-bit R2R DAC、8-ch 电压比较器等配置，可精准匹配生物医疗设备的信号采集与处理需求，目前已与澳门大学联合实验室达成合作，应用于生物医疗芯片合作开发项目。
Magpie-G1在积塔半导体 GTA 40nm芯片流片
Magpie-G1：基于积塔半导体 40nm 工艺验证成功，同样采用 Magpie32 RISC-V CPU 内核打造车规级专用 MCU，已通过 ISO 26262:2018 车用安全规范认证，满足汽车电子领域的严苛功能安全要求。
核心规格方面：Magpie32 架构搭载 RISC-V 双核锁步 CPU，支持整型运算、位操作、压缩指令等基础指令集及嵌入式专用指令，配合 32KB ROM 安全启动、双 64KB SRAM 存储配置，保障系统稳定运行。其 PLL 输出时钟频率覆盖 20MHz~1.25GHz，LDO 输出电压范围 0.9V~3.3V，片上 32KHz 振荡电路提供稳定低频时钟，同时支持 RISC-V 标准 Debug 规格与平台级中断 PLIC，为开发者提供灵活高效的研发支持。
Magpie32积塔半导体GTA 40nm流片Demo
深度践行开放共赢理念，为合作企业打造低门槛、高效率的技术获取路径。此次免费授权开放 RTL 开源代码、UVM 仿真验证环境等资源，相较于 ARM-M0 等架构的授权收费模式，可大幅降低研发成本和准入门槛，缩短产品上市周期。尤其对于中小型设计企业及初创团队，这一支持将帮助其快速切入高可靠SoC芯片赛道，提升市场竞争力。针对企业个性化的技术支持需求，凌烟阁还可提供专项培训与现场指导等增值服务，全方位减少企业研发顾虑。
Magpie32 RISC-V MCU拓展多场景应用
作为开源指令集架构的核心力量，RISC-V 的发展离不开产业链上下游的协同创新与资源共享。Magpie32 MCU 以其高可靠性、多场景适配性的技术优势，丰富了 RISC-V 生态的优质 IP供给，降低了开发者的准入成本，将吸引更多企业参与 RISC-V 芯片的研发与应用。通过技术共享推动应用场景的多元化拓展，从工业自动化、智能家电到汽车电子、医疗设备，RISC-V 架构的市场渗透率将进一步提升。此外，凌烟阁与国产晶圆厂的深度合作经验，也将为联盟内企业提供工艺适配参考，加速国产芯片从设计到量产的全流程落地，助力 RISC-V 在全球芯片架构竞争中占据更有利地位。
此次免费授权不仅是企业社会责任的体现，更是对 RISC-V 开源精神的践行。未来，凌烟阁将继续深耕高可靠芯片技术研发，通过技术共享、生态共建，与行业伙伴携手推动 RISC-V 产业高质量发展，为全球半导体产业的多元化创新贡献中国力量。
来源：凌烟阁
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。