kelly 发布于：周五, 09/09/2016 - 15:39 ，关键词：
1. 系统时钟
1.1 外部高速时钟接法
外部无源晶振电路如下图所示，晶振两脚接约 22pf 电容，并上 1M 反馈电阻。因芯片内部没有集成反
馈电阻，为保证 XTAL 起振，必须接 1M 欧姆电阻；
1.2 外部时钟异常常见原因
运行程序通常用到外部高速时钟做系统时钟源，有时候在调试中会遇到系统时钟异常导致程序停止运行，以下列出几点可能的原因：
1) 外部晶振未加反馈电阻，导致外部无稳定时钟输入；
2) 外部晶振范围 8~24MHz；
3) 晶振与芯片引脚间断路；
4) 晶振质量问题导致，不正常起振；
5) 芯片系统时钟配置过程错误等等。
1.3 内部高速时钟做系统时钟频率是多少
内部高速振荡电路 HSI_RC 为 48MHz，精度正负 1%，做系统时钟时为 6 分频即 8MHz。
内部晶振使用有以下 2 种情况：
1) 直接开启内部晶振作为系统时钟，不使用 PLL，即 48MHz 经过 6 分频后为 8MHz
2) 使用经过 PLL 倍频后的内部时钟作为系统时钟，是以 48MHz 经过 4 分频之后的 12MHz 为基准往上倍频的。(例如想要得到内部 72MHz 的系统时钟，应该 PLL 设置为 6 倍频，即12MHz*6=72MHz。)
1.4 PLL 时钟源有哪些各是多少
1) 内部 48MHz HSI_RC 时钟 4 分频做 PLL 时钟源；
2) 外部时钟 2 分频做 PLL 时钟源；
3) 外部时钟 1 分频做 PLL 时钟源。
更多详情请点击附件进行下载：
