电磁兼容性（EMC，即Electromagnetic Compatibility）是指设备或系统，在其电磁环境中符合要求运行，并不对其环境中的其它设备产生无法忍受的电磁骚扰的能力。

PCB产品设计过程中需要重点考虑EMC，通常70%以上的EMC问题都来自于板级的设计。如果时钟信号没有做好屏蔽，相对应的频点或是倍频之后的频点就可能成为辐射点；信号没有完整可靠的参考平面，传输过程中就会产生反射，进而影响测试结果；对于模拟电路或是高频电路区域没有进行屏蔽，也会对EMI（电磁干扰 Electro Magnetic Interference）测试的结果产生很大影响。

EMC工程师常用的三个主要措施：屏蔽，接地，滤波，适当的匹配和端接也会产生不错的效果。

下面我们从PCB设计过程中的四个阶段，来分析和改善板卡的EMC设计。

PCB叠层及阻抗设计

随着信号频率的不断提高，设计中对板卡的叠层和所选择的材料要求也越来越高。

信号传输过程中不可避免的会产生损耗，频率越高损耗越严重，所以基材的选择也是EMC设计的重要部分。目前市场上通常使用的都是FR4板材，基材分为覆铜板（Core芯板）和半固化片（PP），PCB就是通过不同的Core和PP进行压合而成。

选择板材时需要关注的特性参数如下，其中高频板材的介电常数和介质损耗越低，板卡上的信号完整性越好，进而可以获得更好的EMC性能：

• 玻璃化转变温度（Tg）,  HTG>=150度。

• 基材的热分解温度（Td）,  Td>=330度。

• 介质常数（Dk），高频板信号设计和仿真必须考虑。

• 介质损耗因素（Df），高频板信号设计和仿真必须考虑。

首先，高速板卡硬件设计时不建议PCB采用两层板设计，因为两层板很难进行阻抗控制。如需满足常用的单端50ohm和差分100ohm阻抗，线宽和间距上都会占用很大的空间，信号布线时要有伴地线才能做到阻抗控制，具体的阻抗值可参考下图一所示。

两层板没有完整的地平面来做参考层面，信号的回流路径长，会影响信号传输的质量。

所以建议至少采用四层板电路设计，才能获得更好的EMC效果。通常的叠构包括四层：
Top/Ground/Power/Bottom，Top层是主要器件的布局层，Ground可以为Top层的器件提供完整的参考平面，Bottom层尽量减少信号的布线，更多的提供电源的布线。

如果板卡的电源相对较少，Power层也可以做Ground来为Bottom层提供完整的参考层面。

常用的四层板叠层如图二所示，阻抗如图三和图四所示：

其次，关于高频PCB应用的基材选择时，介质常数Dk和介质损耗因素Df是两个重要的参数（如图五所示），还有玻璃化转变温度Tg和基材的热分解温度Td，这些参数都会对板卡的EMC测试产生很大的影响。

基材的选择既要保证信号质量，同时也要考虑生产成本，最大程度上保证PCB的设计质量。国内常用的板材有：Tu768，S1170等。

常用的叠层设计规则如下：

1）至少有一个连续完整的地平面控制阻抗和信号质量；

2）电源和地平面靠近放置，这样可以减少电源对地阻抗，进而降低电源噪声对信号完整性的影响；

3）叠层尽量避免两个信号层相邻，如果相邻加大两个信号层的间距；

4）避免两个电源平面相邻，特别是由于信号层铺电源而导致的电源平面相邻；

5）叠层能做到对阻抗的有效控制，满足通用的单端50ohm和差分100ohm阻抗要求，及其他一些常规的阻抗需求，USB 90ohm阻抗；

6）两个外层（Top和Bottom）尽可能铺地，特别是板边及敏感器件周围，并且连续增加地孔，避免长距离的无过孔的铜皮；

总之，PCB叠层和阻抗会为板卡的EMC设计提供良好的基础，提供一个最基本的信号框架，在这个框架内需要满足信号及电源完整性的各种质量要求，合理的层叠可以减少板卡本身的EMI辐射，整体上提升板卡的EMC等级。

PCB器件布局设计

集成电路的设计包含模拟电路和数字电路，模拟器件灵敏度高，带宽越大，抗干扰度越差；数字电路取决于噪声容限或噪声抗干扰度。噪声容限即叠加在输入信号上的噪声最大允许值，如下图所示：

板级的EMC滤波设计，需要严格区分不同模块区域，尽量避免模拟和数字电路混合布局，电源模块电路单独空间，接口器件做好防护，时钟和高频信号内层布线，这些都可以减少信号的交叉带来不必要的影响。

通常电路需要遵循以下的一些基本原则：

1）高速、中速、低速电路要分开；DDR, MIPI, Flash等相对独立的高速电路布局要优先考虑，其他普通的GPIO等低速电路避免交叉。

2）强电流、高电压、强辐射元器件远离弱电流、低电压、敏感元器件；若12V电源供电，保证足够的安全距离并且滤波电路靠近输入端。

一般电源防雷保护器件的顺序是：压敏电阻、保险丝、抑制二极管、EMI 滤波器、电感或者共模电感，对于原理图缺失上面任意器件顺延布局；

3）开关电源是否远离AD\DA转换器、模拟器件、敏感器件、时钟器件；开关电源布局要紧凑，输入\输出要分开；

4）一般对接口信号的保护器件的顺序是：ESD(TVS管)、隔离变压器、共模电感、电容、电阻，对于原理图缺失上面任意器件顺延布局；

5）电平变换芯片（如RS232）是否靠近连接器(如串口)放置, 易受ESD干扰的器件，如NMOS、CMOS器件等，是否已尽量远离易受ESD干扰的区域（如单板的边缘区域）。

6）模拟电路和数字电路要分开布局，可以保证单点接地；电源模块尽量集中摆放，PLL或是LDO电源可靠近负载端减少线路电感。

7）晶体、晶振和时钟分配器与相关的IC器件要尽量靠近；时钟电路的滤波器(尽量采用“∏”型滤波)要靠近时钟电路的电源输入管脚；晶体、晶振和时钟分配器的布局要注意远离大功率的元器件、散热器等发热的器件，晶振尽量远离板边和接口器件。

8）电容务必要靠近电源管脚放置，而且容值越小的电容要越靠近电源管脚；EMI滤波器要靠近芯片电源的输入口；原则上每个电源管脚一个0.1uF的小电容、一个集成电路一个或多个10uF储能电容，可以根据具体情况进行增减；

9）对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源。

PCB信号布线约束设计

结合上述章节的叠层阻抗设计和器件布局为基础，我们已经为信号完整性创建了一个非常稳定的平台，接下来就要考虑如何在信号布线方面来改善并提高EMC设计的效果。

随着频率的上升，信号跳变产生的电磁能量也在增加。如果回路电感很大，就会使得交流信号的感抗很大，信号不仅会在板内传输，同时还会辐射到空间中去。这时就要引入微带线或者带状线，他们可以给信号提供一个低阻抗的传输路径，电磁能量就被控制在了导体之间的介质中。主要原因是信号路径与回流路径靠得更近，这样整个回路的电感就减小了。

由此可知，参考平面对传输线的单位长度有效电感的影响是很大的。

可以想象，在高频条件下，如果信号拥有很好的回流路径，那么它所感受到的回路电感就会很小，信号就会按照人们的意愿从发射端传输到接收端，如果信号感受到的回路电感很大就会产生辐射问题。

通常信号层要有完整的地平面来做为参考平面，保证回流路径最短。

下面总结一些通用的能有效提高EMC效果的规则：

1）关键高速信号线，时钟信号等敏感信号，走线避免跨越参考平面，就是我们通常所说的跨分割，参考平面的改变会对信号电平产生不可预知的跳变。

2）关键信号线走线避免“U”型或“O”型，这样会形成自环路；除非特别需要延时匹配的信号，像DDR，Flash，SD等需要时钟和数据延时匹配，其他的尽量避免人为的增加布线长度。

3）时钟信号线尽量远离板边或是外置接口器件，布线距离越短越好，远离开关电源等干扰器件。晶振下面避免其他容易受影响的信号布线，建议铺地铜皮。

有些远距离的时钟信号，HDMI和USB等高速信号尽量内层布线，间距保证满足3W原则，特殊功能的可以采取伴地线处理，同时每隔200mil左右增加地孔。

4）相同功能的总线要并行走、中间不要夹插其它信号；接收信号和发送信号分开布线，避免平行走线。

5）芯片内部的地管脚避免共用地孔，尽量每个管脚保证一个地孔，特别是DDR高速信号管脚的地，密集的区域可以适当增加地孔。

6）浪涌抑制器件（TVS管、压敏电阻）对应的信号走线是否在表层短且粗（一般10mil以上）；不同接口之间的走线要清晰，不要互相交叉；接口线到所连接的保护和滤波器件要尽量短；接口线必须要经过保护或滤波器件再到信号接收芯片；接口器件的固定孔是否接到保护地，保护地和信号地之间通常保持80mil以上的安全间距；变压器、光耦等前后的地是否分开；

连接到机壳上的定位孔、扳手等没有直接接到信号地上。

7）电源平面针对地平面内缩，保证满足20H原则（H为电源和地平面之间的介质厚度），如果电源数量不多，可以把电源平面也设置成地和电源的混合平面。

8）电源部分若有AC220V的，信号或是铜皮的安全间距要保持300mil以上；DC48V的安全间距要保持在80mil以上，DC12V需要30mil以上，这些安全间距的对象包括走线，铜皮，过孔，焊盘等所有相关因素。

9）时钟或是其他容易产生EMI的信号，尽量避免采用插装件的管脚或测试点，需要预留测试点的选择表贴焊盘。换层过孔比较密集的区域建议增加滤波电容。DDR时钟信号和DQS尽量内层布线，注意匹配电阻和端接电路的位置。

10）高频电流环路面积S越大，EMI辐射越严重。减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一，就是想方设法减小高频电流环路面积S。布线时就要减少非必要的绕线或缩短连线，减少高频电流回路面积。

11）环路电流频率f越高，引起的EMI辐射越严重，电磁辐射场强随电流频率f的平方成正比增大。减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之一，就是想方设法减小骚扰源高频电流频率f，即减小骚扰电磁波的频率f。

PCB包地设计规则

谈到EMC设计就不可避免的要提到“地”，在PCB设计中有很多不同的概念，如数字地、模拟地、信号地、机壳地、电源地、防雷地、共模地、安全地、参考地、大地、RF地、静电地、防护地、单点地以及多点地等等。所有以电压电平为工作特性的电气设备都需要有参考，而这个参考绝大多数情况下是0V，最后大家约定俗成的把这个0V参考叫成了“地”。

对于一个3.3V的数字信号，这个3.3V电平就是相对于0V参考而言的。

对于一般的数字信号，用参考的说法其实也是更准确的，信号通过这个参考来达到回流的目的。关于回流，并不只有“地”才可以回流，实际上一切皆可回流，包括地、电源以及旁边的信号。但是通常PCB设计中都会有一个完整的地平面来提供参考平面。
下面整理了一些关于PCB地设计的常用规则：

1）器件贴片层（Top）的相邻层建议保证完整的地平面，为芯片提供短而有效的回流路径，芯片的地管脚可以直接通过过孔连接到地平面，对后续EMC测试起到非常重要的作用。

2）电源平面的相邻层也要有完整的地平面，降低电源对地阻抗，可以有效的抑制电源噪声对其他信号的影响，提高EMC效果。

3）时钟信号在空间允许的情况下，可以采用包地处理，地线上均匀地增加地孔，这样可以有效抑制时钟信号的平行辐射。特别是远距离的布线，输入和输出端或是信号换层处都要增加地孔或是滤波电容。

4）ACDC和DCDC电源的输入地和输出地要尽量分开，避免输入的噪声耦合到板内的电源或地上面。对于48V和12V电源，要尽量增加地的铜皮面积，最好大于相应的电源面积。

5）电源平面在满足过流的前提下，板卡周围尽可能增加地平面，这们也可以抑制电源噪声的平行辐射。

6）各个IO接口的外壳地尽量和板内的信号地通过电感或是磁珠隔离，模拟器件的地与数字地采用单点接地，相应的电源或地平面也要做分配。模拟信号与数字信号的布线保持足够的安全距离。

7）高速信号板通常是多层板，都会有完整的地参考平面。信号线包地的主要目的是减少信号间的串扰。包地线是位于攻击线和被攻击线之间的隔离线，它可以有效的减少信号之间的电容，插入屏蔽地线后信号与地耦合，不在与邻近线耦合，使线间串扰大大降低。

另外包地线不仅仅只是屏蔽了电场，信号线上的电流也在包地线上产生了方向相反的感应电流，包地线上的感应电流产生的磁力线进一步抵消了动态线在静态线位置处所产生的杂散磁力线。如图六：

8）针对两层板的PCB设计，由于缺少完整的参考平面，重要信号的包地就非常重要。包地线的宽度要尽量宽，最好在信号宽度的两倍以上。同时多打过孔，过孔间距小于信号线上信号波长1/5。一方面可以减小信号回路面积，另外防止信号线与其他信号线之间的串扰。

以上我们介绍了板级EMC设计需要注意的几个主要方面，成熟的产品会在整个设计过程中充分考虑EMC的相关影响因素，通过不断地改善来实现最终的产品化。

通孔在连接多层PCB的不同层上的走线方面起着导体的作用（印刷电路板）。

在低频情况下，过孔不会影响信号传输。但是，随着频率的升高（高于1 GHz）和信号的上升沿变得陡峭（最多1ns），过孔不能简单地视为电连接的函数，而是必须仔细考虑过孔对信号完整性的影响。通孔表现为传输线上阻抗不连续的断点，导致信号反射。

然而，通孔带来的问题更多地集中在寄生电容和寄生电感上。过孔寄生电容对电路的影响主要是延长信号的上升时间并降低电路的运行速度。

但是，寄生电感会削弱旁路电路的作用并降低整个电源系统的滤波功能。

1、通孔对阻抗连续性的影响

根据通孔存在和通孔不存在时的TDR（时域反射仪）曲线，在通孔不存在的情况下确实发生明显的信号延迟。

在不存在通孔的情况下，向第二测试孔传输信号的时间跨度为458ps，而在存在通孔的情况下，向第二测试孔传输信号的时间跨度为480ps。因此，通过引线将信号延迟22ps。

信号延迟主要由通孔的寄生电容引起，可通过以下公式得出：

在该式中，d 2是指焊盘直径（mm）在地面上，d 1是指焊盘通孔的直径（mm），T为PCB板厚度（mm），εr 参考层的介电常数C到寄生电容（ pF）。

在本讨论中，通孔的长度为0.96mm，通孔直径为0.3mm，焊盘的直径为0.5mm，介电常数为4.2，涉及上述公式，计算出的寄生电容约为0.562pF。

对于电阻为50Ω的信号传输线，此过孔将导致信号的上升时间发生变化，其变化量由以下公式计算：

根据上面介绍的公式，由通孔电容引起的上升时间变化为30.9ps，比测试结果（22ps）长9ps，这表明理论结果和实际结果之间确实存在变化。

总之，通孔寄生电容引起的信号延迟不是很明显。

然而，就高速电路设计而言，应特别注意在跟踪中应用过孔的多层转换。

与寄生电容相比，过孔具有的寄生电感会导致更多的电路损坏。通孔的寄生电感可以通过以下公式得出：

在该公式中，L表示通孔的寄生电感（nH），h表示通孔的长度（mm），d表示通孔的直径（mm）。

通孔寄生电感引起的等效阻抗可以通过以下公式计算得出：

测试信号的上升时间为500ps，等效阻抗为4.28Ω。但是通孔导致的阻抗变化达到12Ω以上，这表明测量值与理论计算值存在极大的差异。

2、通孔直径对阻抗连续性的影响

根据一系列实验，可以得出结论，通孔直径越大，通孔的不连续性就越大。

在高频，高速PCB设计过程中，通常将阻抗变化控制在±10％的范围内，否则可能会产生信号失真。

3、焊盘尺寸对阻抗连续性的影响

寄生电容对高频信号频带内的谐振点具有极大的影响，带宽会随着寄生电容而发生偏移。影响寄生电容的主要因素是焊盘尺寸，其对信号完整性的影响相同。因此，焊盘直径越大，阻抗不连续性就会越强。

当焊盘直径在0.5mm至1.3mm范围内变化时，由通孔引起的阻抗不连续性将不断减小。当焊盘尺寸从0.5mm增加到0.7mm时，阻抗将具有相对较大的变化幅度。随着焊盘尺寸的不断增加，通孔阻抗的变化将变得平滑。因此，焊盘直径越大，通孔引起的阻抗不连续性越小。

4、通过信号的返回路径

返回信号流的基本原理是，高速返回信号电流沿最低电感路径流动。

由于PCB板包含一个以上的接地层，因此返回信号电流直接沿着信号线下方最靠近信号线的接地层的一条路径流动。当所有信号电流从一个点流到另一点时都沿着同一平面流动时，如果信号通过通孔从一个点流到另一个点，那么当接地时，返回信号电流将不会跳跃。

在高速PCB设计中，可以通过信号电流提供返回路径，以消除阻抗失配。围绕过孔，接地过孔可以设计成为信号电流提供返回路径，并在信号过孔和接地过孔之间产生电感环路。即使由于过孔的影响而导致阻抗不连续，电流也将能够流向电感环路，从而改善信号质量。

5、通孔的信号完整性

S参数可用于评估通孔对信号完整性的影响，表示通道中所有成分的特性，包括损耗，衰减和反射等。

根据本文利用的一系列实验，表明接地通孔能够减小传输损耗，并且在通孔周围形成更多的接地通孔，传输损耗将更低。通过在过孔周围添加接地孔可以在一定程度上减少过孔引起的损耗。

6、结论

结论一

通孔引起的阻抗不连续性受通孔直径和焊盘尺寸的影响。通孔直径和焊盘直径越大，引起的阻抗不连续性将越严重。通孔引起的阻抗不连续性通常会随着焊盘尺寸的增加而减小。

结论二

添加接地通孔可以明显改善通孔阻抗不连续性，可以将其控制在±10％的范围内。此外，添加接地通孔还可以明显提高信号完整性。

一、原理图常见错误

（1）ERC报告管脚没有接入信号：

a. 创建封装时给管脚定义了I/O属性；
b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；
c. 创建元件时pin方向反向，必须非pin name端连线。
d.而最常见的原因，是没有建立工程文件，这是初学者最容易犯的错误。

（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。

（3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。

（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.

二、PCB中常见错误

（1）网络载入时报告NODE没有找到

a. 原理图中的元件使用了pcb库中没有的封装；
b. 原理图中的元件使用了pcb库中名称不一致的封装；
c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin number 为e,b,c, 而pcb中为1，2，3。

（2）打印时总是不能打印到一页纸上

a. 创建pcb库时没有在原点；

b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符，缩小pcb, 然后移动字符到边界内。

（3）DRC报告网络被分成几个部分：

表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。

如果作较复杂得设计，尽量不要使用自动布线。

三、PCB制造过程中常见错误

（1）焊盘重叠

a.造成重孔，在钻孔时因为在一处多次钻孔导致断钻及孔的损伤。

b.多层板中,在同一位置既有连接盘,又有隔离盘,板子做出表现为 • 隔离,连接错误。

（2）图形层使用不规范

a.违反常规设计,如元件面设计在Bottom层,焊接面设计在TOP层, 使人造成误解。

b.在各层上有很多设计垃圾,如断线,无用的边框,标注等。

（3）字符不合理

a.字符覆盖SMD焊片,给PCB通断检测及元件焊接带来不便。

b.字符太小,造成丝网印刷困难,太大会使字符相互重叠,难以分辨，字体一般>40mil。

（4）单面焊盘设置孔径

a.单面焊盘一般不钻孔,其孔径应设计为零,否则在产生钻孔数据时,此位置出现孔的坐标.如钻孔应特殊说明。

b.如单面焊盘须钻孔，但未设计孔径，在输出电、地层数据时软件将此焊盘做为 SMT焊盘处理，内层将丢掉隔离盘。

（5）用填充块画焊盘

这样虽然能通过DRC检查,但在加工时不能直接生成阻焊数据,该焊盘覆盖阻焊剂不能焊接。

（6）电地层既设计散热盘又有信号线，正像及负像图形设计在一起，出现错误。

（7）大面积网格间距太小

网格线间距<0.3mm，PCB制造过程中，图形转移工序在显影后产生碎膜造成断线，提高加工难度。

（8）图形距外框太近

应至少保证0.2mm以上的间距(V-cut处0.35mm以上)，否则外型加工时引起铜箔起翘及阻焊剂脱落.影响外观质量（包括多层板内层铜皮）。

（9）外形边框设计不明确

很多层都设计了边框,并且不重合,造成PCB厂家很难判断以哪一条线成型，标准边框应设计在机械层或BOARD层，内部挖空部位要明确。

（10）图形设计不均匀

造成图形电镀时,电流分布不匀,影响镀层均匀,甚至造成翘曲。

（11）异型孔短

异型孔的长/宽应>2:1,宽度>1.0mm,否则数控钻床无法加工。

（12）未设计铣外形定位孔

如有可能在PCB板内至少设计2个直径>1.5mm的定位孔。

（13）孔径标注不清

a.孔径标注应尽量以公制标注，并且以0.05递增。

b.对有可能合并的孔径尽可能合并成一个库区。

c.是否金属化孔及特殊孔的公差（如压接孔）标注清楚。

（14）多层板内层走线不合理

a.散热焊盘放到隔离带上，钻孔后容易出现不能连接的情况。
b.隔离带设计有缺口，容易误解。
c.隔离带设计太窄，不能准确判断网络

（15）埋盲孔板设计问题

设计埋盲孔板的意义：
a.提高多层板的密度 30% 以上，减少多层板的层数及缩小尺寸
b.改善 PCB 性能，特别是特性阻抗的控制（导线缩短，孔径减少）
c.提高 PCB 设计自由度
d.降低原材料及成本，有利于环境保护。

还有人将这些问题归纳到工作习惯方面，出问题的人常有这些不良习惯。

缺乏规划

俗谚说， "如果一个人事前没有计划，便会发现麻烦会找上门。"这当然也适用于PCB的设计。让PCB设计可以成功的许多步骤之一是，选择合适的工具。现今的PCB设计工程师可在市面上找到许多功能强大且易于使用的EDA套件。每一款都有本身独特的能力，优点和局限性。另外，还应该注意，没有一款软件是万无一失的，所以诸如组件封装不匹配的问题是一定会发生的。没有一款单一工具可满足你所有需求的情况是有可能发生的，虽然如此，你还是必须事先下功夫研究，努力找出最适合你需求的最佳产品。网络上的一些信息，可以帮助你快速上手。

沟通不良

尽管将PCB的设计外包给其他厂商的作法正变得越来越普遍，而且往往非常具有成本效益，但这种做法可能不适合复杂度高的PCB设计，因在这种设计中，性能和可靠性是极其关键的。随着设计复杂度的增加，为实时地确保精确的组件布局和布线，工程师和PCB设计者之间的面对面沟通就变得非常重要，这种面对面的沟通将有助于省去日后昂贵的重做（rework）工作。

同样重要的是，在设计过程的早期阶段就要邀请PCB板制造商加入。他们可以对您的设计提供初步的反馈，他们可根据其流程和程序让效率最大化，长远来看，这将可帮助你省下可观的时间和金钱。借着让他们知道你的设计目标，及在PCB布局的早期阶段邀请他们参与，你可以在产品投入生产之前即可避免任何潜在的问题，并缩短产品上市的时间。

未能彻底测试早期的原型

原型板可以让你证明你的设计是按照原来的规格在运作。原型测试可以让你在大批量生产之前验证PCB的功能和质量，及其性能。成功的原型测试需要大量的时间和经验，但一个强大的测试计划和一组明确的目标可缩短评估时间，且也可以降低生产相关错误的可能性。如果原型测试过程中发现任何问题，就需要在重新配置过的电路板之上进行第二次的测试。在设计过程的早期阶段将高危险因素纳入，你将可从测试的多次迭代中受益，及早找出任何潜在的问题，降低风险，确保计划可如期完成。

使用低效的布局技术或不正确的组件

更小，更快的设备让PCB设计工程师要为复杂的设计布局，这种设计将采用更小的组件来减少占用面积，且它们也将放得更加靠近。采用一些技术，例如内部PCB层上的嵌入式分立器件，或引脚间距更小的球栅数组（BGA）封装，都将有助于缩小电路板尺寸，提高性能，并保留空间，以便在遇到问题后可以重做。当与具有高引脚数和更小间距的组件搭配使用时，在设计时间选择正确的电路板布局技术是很重要的，如此即可避免在日后出现问题，及尽量降低制造成本。
　　
此外，一定要仔细研究，那些你打算使用的替代组件之取值范围和性能特点，即使是那些被标示为可直接插入的替换组件（drop-in replacement）。替换组件特性的微小变化，可能就足以搞砸整个设计的性能。

忘记为你的工作备份

将重要数据备份起来。这还需要我来提醒吗？至少，你应该将你最重要的工作成果和其他难以替代的文件备份起来。尽管大多数的公司每天都会将公司的所有数据备份起来，但一些规模较小的公司可能不会这样做，或者如果你是在家工作的人也不会这样做。现今，将数据备份到云端是如此的方便和便宜，实在没有任何借口不将数据备份起来，将数据保存在安全的处所，以免它被窃、遇到火灾、和其他本地性的灾害。

成为单人岛屿

虽然你可能认为你的设计是完美无瑕的，且犯错根本就不会是你的风格，但很多时候，你的同侪会在你的设计看到一些你没有注意到的错误。有时候，即使你知道了设计的复杂细节，对它接触较少的人可能可以保持一种更客观的态度，并提供宝贵的见解。与你的同侪经常检视你的设计，有助于找到不可预见的问题，并让你的计划保持在正确的轨道上，将费用维持在预算之内。
当然，犯错不可避免，但只要能学到教训，下次就能设计出优秀的产品。

很多画PCB的人，会认为丝印不影响电路的性能，所以，对丝印并不重视。但是，对于一个专业的硬件工程师来说，必须重视这些细节。

下面介绍如何优雅地弄好PCB丝印。

一、摆放的位置

一般来说，电阻、电容、管子等器件的丝印，摆放的时候，不要使用四个方向，这样会导致调试、维修、焊接的时候，看丝印看得很累（板子要转几个方向）。

所以，建议摆放成两个方向，如下图所示。这样，将会非常方面查看丝印。

如下图所示，元件附近太密集，放不下丝印的话，可以在附近空白的地方，写上丝印，标好箭头，最好再画个框，这样好辨认一些。

二、过孔尽量不要打在丝印上

如下图所示，过孔了打在8字那里，打板回来之后，你会分不清，它是R48还是R49。

三、丝印不要压在高速信号线上（如，时钟线等）

这条建议是针对在顶层或底层的高速信号线，因为这类信号线，可以看作是微带线。

而微带线上的信号跑的速度（相速度）跟介质有关，如果丝印压到线了，如下图所示，介质将会变得不均匀，导致相速度发生变化，最终表现为阻抗不连续，影响信号质量。

当然，在内电层的信号线将不存在这种问题。

四、丝印的阅读方向要跟使用方向要一致

如下图所示，丝印的阅读方向和芯片的使用方向一致，主要是焊接的时候，减少焊反的概率。

其它的，如：电解电容等，也可以不遵循该建议，因为你可以标明正负极性。

五、丝印上要标清楚引脚号

如下图所示，P3接插件上，标了4个引脚号，方便调试/安装。此外，在引脚密集的地方最好也标一下，如：芯片、FPC插座等。

同时，也符合上一条建议，P3的阅读方向，跟接插件的使用方向一致。

六、特殊封装的丝印

针对BGA、QFN这类特殊封装，丝印的尺寸要跟芯片的尺寸完全一致（如下图所示），否则，会很难对齐，从而影响焊接。

七、安装孔的丝印

这里，在安装孔附近增加了螺丝的丝印，同时标明了长度和螺丝总数，方便安装。

八、丝印的二义性

最常用的RS232，很多人会标注RX和TX，但是PC端也有RX和TX啊，什么时候用交叉线，什么时候用不交叉的？

这就导致了丝印产生了歧义，让人傻傻地分不清。

这里，增加了两个箭头，以指标信号的流向（如下图所示），这样，一看就知道该怎样接线了。

不光是RS232可以这样做，其它的，如：SPI等，带收发信号线的，都可以这样做。

九、标明功能

一些用户使用的元件，如：按键、灯、旋钮等，需要写上功能、用途。如下图所示，按键为设置键，灯是状态指示灯。

十、增加LOGO

有空间的话，可以在板子上增加公司的LOGO、防静电标志、一维码、二维码。

有做认证的话，要加上认证的LOGO。

有发热元件，可以加高温标志。

有强电元件，可以加高压标志。

一、金手指的定义(Gold Finger或称 Edge Connector)

将PCB板一端插入连接器卡槽，用连接器的插接脚作为pcb板对外连接的出口，使焊盘或者铜皮与对应位置的插接脚接触来达到导通的目的，并在pcb板此焊盘或者铜皮上沉金或者镀上镍金，因为成手指形状所以称为金手指。

二、金手指PCB的表面处理方式

电镀镍金：厚度可达3-50u”，因其优越的导电性、抗氧化性以及耐磨性，被广泛应用于需要经常插拔的金手指PCB或者需要经常进行机械磨擦的PCB板上面，但因为镀金的成本极高所以只应用于金手指等局部镀金处理。电金工艺颜色是银白色的，没有沉金的那么黄，缺点是可焊接略差。

2.沉金：厚度常规1u”，最高可达3u”因其优越导电性、平整度以及可焊性，被广泛应用于有按键位、绑定IC、BGA等设计的高精密PCB板，对于耐磨性能要求不高的金手指PCB，也可以选择整板沉金工艺，沉金工艺成本较电金工艺成本低很多。沉金工艺的颜色是金黄色。

三、金手指设计时需要注意的事项

在PCB设计时见到类似下图的外形和封装时，第一反应就是板上有金手指。对金手指比较简单的判断方法：器件的TOP 和BOTTOM 面都有PIN 的器件；会有如下图中的防呆U型槽。

板上有金手指时，需要做好金手指的细节处理。

PCB板金手指细节处理：

1) 对于经常需要插拔的PCB板，为了增加金手指的耐磨性，金手指通常需要电镀硬金。

2) 金手指需要倒角，通常是45°，其他角度如20°、30°等。如果设计中没有倒角，则有问题；如下图，箭头所示为45°倒角：

3) 金手指需要做整块阻焊开窗处理，PIN 不需要开钢网；

4) 沉锡、沉银焊盘需要距离手指顶端最小距离14mil；建议设计时焊盘距离手指位1mm 以上，包括过孔焊盘；

5) 金手指的表层不要铺铜；

下图为一金手指的设计，可供参考：

6) 金手指内层所有层面需要做削铜处理，通常削铜宽度大3mm；可以做半手指削铜和整个手指削铜。在PCIE设计中，也有指明金手指区域的铜要全部削掉；

金手指的阻抗会比较低，削铜（手指下挖空）可以减小金手指和阻抗线之间的阻抗差值，同时对ESD 也有好处；

建议：金手指焊盘下全削铜。

四、PCB金手指加工的注意事项

1. 可斜边处理的板厚1.2-2.4m的板厚均可斜边处理。不在此板厚范围无法斜边处理。

2. 斜边深度及角度，一般默认为20-45度之间。金手指距板边需留有足够的斜边间距，根据不同金手指PCB的板厚或设计需求，我们建议设计时金手指距板边的距离为0.6-1.5mm，避免斜边时伤到金手指，金手指距板边的距离小于0.6mm的，要求斜边处理会有伤到金手指的风险。

以下为几种常见的斜边角度及深度示意图，供大家参考。