PCB

集成无源组件实现小型化解决方案和无 PCB 安装

全球微电子工程公司 Melexis 今日宣布隆重推出集成无源组件(392Ω 电阻和去耦电容)的无 PCB 双线制霍尔效应锁存器--- MLX92223,其完全兼容行业标准的电子控制单元 (ECU),无需另外使用任何外部组件。

随着汽车制造商愈加青睐使用电动座椅调节机构,精确检测座椅位置的重要性与日俱增。MLX92223 集成了霍尔效应锁存器与 ECU 相连接所需的常用外接无源组件。达到这种集成度后,PCB 中无需安装任何传感器,实现了一种更加小型化的解决方案,即使在空间受限的情况下,OEM 也能集成锁存器和模块,进一步提升客户的舒适度和安全性。

Melexis 采用的磁传感器技术具有先进的偏移消除功能,其温度系数可通过编程设定,因此 MLX92223 可补偿磁铁随温度变化的特性。电源端电阻的集成意味着 OEM 无需连接常用的外部串联电阻,集成的去耦电容可提供 MLX92223 更好的 EMC 和 ESD 性能。此外,MLX92223 集成内部稳压电路和灌电流的输出。芯片的其他特性包括反向电压保护,热保护,当芯片结温超过阈值,会限制输出电流。

谈及新产品的发布,产品线经理 Dieter Verstreken 表示:“MLX92223 专为应用座椅位置传感器的汽车制造商服务,符合驾乘人员对安全性和舒适度的要求。根据对座椅位置的检测反馈,电子控制单元 (ECU) 对部署安全气囊或张紧安全带等安全功能进行有效调节。MLX92223 实现对座椅位置检测传感器方案的革新,这款产品同样适用于其他消费类和工业应用。”

MLX92223 采用 TO-92-3L 封装,工作温度范围为 -40°C 至 +150°C。

围观 87

任何散热解决方案的目标都是确保设备的工作温度不超过其制造商规定的安全限值。在电子工业中,这个工作温度被称为器件的“结温”。例如,在处理器中,这个术语字面上指的是电能转换为热量的半导体结。

为了保持工作,热量必须以确保可接受的结温的速率流出半导体。当热流从整个器件封装的结处移动时,这种热流遇到阻力,就像电子在流过导线时面对电阻一样。在热力学方面,这种电阻称为导电电阻,由几个部分组成。从结点开始,热量可以流向元件的壳体,可以放置散热器。这被称为ΘJC,或结至壳体的热阻。热量也可以从组件的顶部表面流出并流入板中。这被称为结到电路板电阻,或ΘJB

ΘJB定义为当热路径仅从结点到电路板时,结点和电路板之间的温差除以功率。为了测量ΘJB,器件的顶部是绝缘的,冷板连接到电路板边缘(图1)。这是真正的热阻,这是器件的特性。唯一的问题是,在实际应用中,人们不知道从不同路径传输了多少功率。


图1:横截面图环形冷板RΘJB 2 。

ΨJB是使用多个传热路径时的温差的度量,例如组件的侧面和顶部董事会。这些多路径是实际系统中固有的,必须谨慎使用测量。

由于组件内有多个传热路径,单个电阻不能用于精确计算结温。从结到环境的热阻必须进一步细分为电阻网络,以提高结温预测的精度。简化的电阻网络如图2所示。


图2:结至环境电阻网络。

Joiner等人 1 完成的先前工作将ΘJMA与电路板温度相关联(见公式1)。 ΘJMA是在评估所有传热路径时从结到环境的总热阻。在这种情况下,ΘCA由散热器热阻以及器件和接收器之间的界面电阻表示。

表1列出了典型BGA组件的JEDEC参数。这些用于以下示例计算中:

ΘJMA=移动空气热阻的结点

ΘJB=结至电路板的热阻

ΘJC=结至壳体的热阻

ΘCA= Case环境热阻

TBA =电路板温升

参数说明值单位ΘJC热电阻 -

结到外壳0.45°C/WΘJB热阻 -

结至电路板2.6°C/W TDP热设计功率20 W Tj最高结温105°C

表1:典型热封装规格

随着电路板布局变得越来越密集,需要设计出使用尽可能少空间的优化散热解决方案。简而言之,没有余量允许过度设计的散热器具有紧密的元件间距。考虑板耦合的影响是这种优化的重要部分。只有在考虑结壳到壳体的传热路径时才存在使用超大尺寸散热器的可能性。

为确保在55°C环境温度下的105°C结温,典型元件(见表1)需要2.05°C/W的散热器电阻(如果忽略电路板导通)。当考虑电路板导通时,假设电路板温度与空气温度相同,实际结温可能低至74°C。这表示散热片大于必要的温度。

从这个例子可以看出,必须考虑来自元件连接点的所有传热路径。仅使用ΘJC和ΘCA值可能导致大于最佳的散热器,并且可能无法准确预测工作结温。使用建议的相关性也可以预测从实验中得知电路板温度时的结温,如图3所示。


图3:电路板温度升高对结温的影响。

当存在多个元件时,情况变得比仅使用电路板上的单个元件复杂得多。通过PCB的组件之间存在传导耦合,以及组件和相邻卡之间的辐射和对流耦合。图4显示了一个带有两个元件的简单PCB。两个元件的功耗假定为P1和P2,并且假设我们可以忽略辐射传热。每个器件下的电路板温度分别为Tb1和Tb2。我们还假设电路板上两个元件之间的横向电阻为θb1b2。


图4:具有两个元件的PCB的简单原理图。



图5:具有两个组件的PCB的简单电阻网络。

在节点J1,J2处应用能量平衡,b1和b2:

有四个方程和四个未知数:Tj1,Tj2。 Tb1和Tb2。未知数可以通过求解联立方程来确定。这个简单的例子表明,通过传导路径耦合两个元件,找到结温会变得复杂得多。在实际应用中,当遇到具有不同导电平面的多个组件和多个PCB时,情况比上述示例复杂得多,所有导电平面都通过传导,对流和辐射相互作用。

为了获得合理的答案,设计师必须使用合理的工程判断来近似不同组件之间的耦合。这可以通过以下方法实现:

方法1 - 使用控制体积法或电阻网络模型的分析模型。这种方法需要过度简化问题;否则解决方案变得非常复杂和不切实际。

方法2 - 在简化几何上使用CFD,如Guenin [4] 所述。该方法表明组件的等效表面积为:

其中An是组件的等效占位面积,Pn是组件的功耗,PTotal是总功耗,ATotal是PCB的总表面积。在计算等效占位面积之后,可以使用CFD模拟具有占位面积An和功耗为1瓦的单个元件的简单PCB。此过程可有效计算电路板温度与环境温度(θBA)之间的差值,功耗为1瓦。图6显示了一个这样的元件的CFD模拟,图7显示了θBA作为PCB尺寸的函数。图7可用于通过简单计算其有效占地面积来确定其他组件的θBA。假设所有组件具有相同的占位面积。


图6:PCB上单个组件的CFD模拟


图7:作为PCB尺寸 4 的函数的ΘBA分布。

电路板温度可以计算如下:

结温可以计算为:

其中ψJB是特征参数。

方法3 - 如果PCB可用,通过实验测量电路板温度TB,并使用公式8来查找结温。同样,这是近似值,因为器件耦合到PCB的条件可能与JEDEC测试板使用的条件完全不同。

出处:电子发烧友

围观 24

思考:你知道PCB行业一直涨价的原因吗?

demi的头像

PCB上游主要包括覆铜板、铜箔、铜球、半固化片、金盐、油墨、干膜及其他化工材料,柔性电路板的主要原料还包括覆盖膜、电磁膜等。下游主要应用于计算机、通讯设备、工业控制、汽车电子、消费电子和航天航空等领域,覆盖范围非常广泛。

PCB电镀后处理的工艺环节解析

demi的头像

完整的PCB电镀工艺包括电镀的后处理,广义地说,所有电镀层在完成电镀以后都要进行后处理。最简单的后处理包括热水清洗和干燥。而许多镀层还要求有钝化、着色、染色、封闭、涂装等后处理,以使镀层的性能得到更好发挥和加强。

PCB工艺中底片变形问题分析

demi的头像

一、底片变形原因与解决方法:

原因:
(1)温湿度控制失灵
(2)曝光机温升过高

解决方法:
(1)通常情况下温度控制在22±2℃,湿度在55%±5%RH。
(2)采用冷光源或有冷却装置的曝机及不断更换备份底片

二、底片变形修正的工艺方法:

1、在掌握数字化编程仪的操作技术情况下,首先装底片与钻孔试验板对照,测出其长、宽两个变形量,在数字化编程仪上按照变形量的大小放长或缩短孔位,用放长或缩短孔位后的钻孔试验板去应合变形的底片,免除了剪接底片的烦杂工作,保证图形的完整性和精确性。称此法为“改变孔位法”。

2、针对底片随环境温湿度变化而改变的物理现象,采取拷贝底片前将密封袋内的底片拿出,工作环境条件下晾挂4-8小时,使底片在拷贝前就先变形,这样就会使拷贝后的底片变形就很小,称此法“晾挂法”。

3、对于线路简单、线宽及间距较大、变形不规则的图形,可采用将底片变形部分剪开对照钻孔试验板的孔位重新拚接后再去拷贝,称此法“剪接法”。

4、采用试验板上的孔放大成焊盘去重变形的线路片,以确保最小环宽技术要求,称此法为“焊盘重叠法”。

一. 前言

孔无铜属于pcb功能性问题,随着科技的发展PCB精度(纵横比)要求亦越来越来高,它不但给PCB制造者带来的麻烦(成本与品质的矛盾),而且给下游客户埋下了严重的品质隐患!下面就此做简单分析,希望能对相关同仁有所启示和帮助!

二. 鱼骨图分析

三. 孔无铜的分类及特征

1. PTH孔无铜:表铜板电层均匀正常,孔内板电层从孔口至断口处分布都较均匀,图电后断口处被图电层包住。

2. 板电铜薄孔无铜:

(1)整板板电铜薄孔无铜―――表铜及孔铜板电层都很薄,经图电前处理微蚀后孔中间大部分板电铜都被蚀掉,图电后被图电层包住;

(2)孔内板电铜薄孔无铜―――表铜板电层均匀正常,孔内板电层从孔口至断口处呈递减拉尖趋势,且断口处一般处于孔的中间部位,断口处铜层左

右均匀性与对称性较好,图电后断口处被图电层包住。

3. 修坏孔:

(1)铜检修坏孔―――表铜板电层均匀正常,孔铜板电层无拉尖趋势,断口处不规则,可能出现在孔口也可能出现在孔中间,在孔壁上往往会出现粗糙凸起等不良,图电后断口处被图电层包住。

(2)蚀检修怀孔―――表铜板电层均匀正常,孔铜板电层无拉尖趋势,断口处不规则,可能出现在孔口也可能出现在孔中间,在孔壁上往往会出现粗糙凸起等不良,断口处图电层未将板电层包住。

4. 塞孔无铜:图电蚀刻后,有明显的物质卡塞在孔中,大部分孔壁被蚀掉,断口处图电层未将板电层包住。

5. 图电孔无铜:断口处图电层未将板电层包住―――图电层与板电层厚度均匀,断口处齐断;图电层呈拉尖趋势直至消失,板电层超过图电层继续延伸一段距离再行断开。


四. 改善方向:

1. 操作(上下板、参数设定、保养、异常处理);

2. 设备(天车、加料器、加热笔、震动、打气、过滤循环);

3. 材料(板材、药水);

4. 方法(参数、程序、流程及品质控制);

5. 环境(脏、乱、杂导致的变异)。

6. 量测(药水化验、铜检目视)。

来源:百度文库

围观 23

一、什么是无卤基材

无卤素基材:

按照JPCA-ES-01-2003标准:氯(C1)、溴(Br)含量分别小于0.09%Wt(重量比)的覆铜板,定义为无卤型覆铜板。(同时,CI+Br总量≤0.15%[1500PPM])

二、为什么要禁卤

卤素:

指化学元素周期表中的卤族元素,包括氟(F)、氯(CL)、溴(Br)、碘(1)。目前,阻燃性基材,FR4、CEM-3等,阻燃剂多为溴化环氧树脂。

相关机构研究表明,含卤素的阻燃材料(聚合多溴联苯PBB:聚合多溴化联苯乙醚PBDE),废弃着火燃烧时,会放出二嗯英(dioxin戴奥辛TCDD)、苯呋喃(Benzfuran)等,发烟量大,气味难闻,有高毒性气体,致癌,人体摄入后无法排出,严重影响健康。

因此,欧盟的法律禁止使用的是PBB和PBDE等六种物质。中国信息产业部同样文件要求,投入市场的电子信息产品不能含有铅、汞、六价铬、聚合多溴联苯或聚合多溴化联苯乙醚等物质。

据了解,PBB和PBDE在覆铜板行业已基本上不在使用,较多使用的是除PBB和PBDE以外的溴阻燃材料,例如四溴双苯酚A,二溴苯酚等,其化学分子式是CISHIZOBr4。这类含溴作阻燃剂的覆铜板虽未有任何法律法规加以规定,但这类含溴型覆铜板,燃烧或电器火灾时,会释放出大量有毒气体(溴化型),发烟量大;在PCB作热风整平和元件焊接时,板材受高温(>200)影响,也会释放出微量的溴化氢;是否也会产生有毒气体,还在评估中。

综上。卤素作为原材料使用带来的负面后果影响巨大,禁卤是有很必要的。

三、无卤基板的原理

就目前而言,大部分的无卤材料主要以磷系和磷氮系为主。含磷树脂在燃烧时,受热分解生成偏聚磷酸,极具强脱水性,使高分子树脂表面形成炭化膜,隔绝树脂燃烧表面与空气接触,使火熄灭,达到阻燃效果。含磷氮化合物的高分子树脂,燃烧时产生不燃性气体,协助树脂体系阻燃。

四、无卤板材的特点

1、材料的绝缘性

由于采用P或N来取代卤素原子因而一定程度上降低了环氧树脂的分子键段的极性,从而提高质的绝缘电阻及抗击穿能力。

2、材料的吸水性

无卤板材由于氮磷系的还氧树脂中N和P的狐对电子相对卤素而言较少,其与水中氢原子形成氢键的机率要低于卤素材料,因而其材料的吸水性低于常规卤素系阻燃材料。对于板材来说,低的吸水性对提高材料的可靠性以及稳定性有一定的影响。

3、材料的热稳定性

无卤板材中氮磷的含量大于普通卤系材料卤素的含量,因而其单体分子量以及Tg值均有所增加。在受热的情况下,其分子的运动能力将比常规的环氧树脂要低,因而无卤材料其热膨胀系数相对要小。

相对于含卤板材,无卤板材具有更多优势,无卤素板材取代含卤板材也是大势所趋。

五、生产无卤PCB的体会

1、层压

层压参数,因不同公司的板材可能会有所不同。就拿上面所说的生益基板及PP做多层板来说,其为保证树脂的充分流动,使结合力良好,要求较低的板料升温速率(1.0-1.5℃/min)及多段的压力配合,另在高温阶段则要求时间较长,180℃维持50分钟以上。以下是推荐的一组压板程序设定及实际的板料升温情况。压出的板检测其铜箔与基板的结合力为1.ON/mm,图电后的板经过六次热冲击均未出现分层、气泡现象。

2、钻孔加工性

钻孔条件是一个重要参数,直接影响PCB在加工过程中的孔壁质量。无卤覆铜板由于采用P、N系列官能团增大了分子量同时增强了分子键的刚性,因而也增强了材料的刚性,同时,无卤材料的Tg点一般较普通覆铜板要高,因此采用普通FR-4的钻孔参数进行钻孔,效果一般不是很理想。钻无卤板时,需在正常的钻孔条件下,适当作一些调整。

3、耐碱性

一般无卤板材其抗碱性都比普通的FR-4要差,因此在蚀刻制程上以及在阻焊后返工制程上,应特别注意,在碱性的退膜液中浸泡时间不能太长,以防出现基材白斑。

4、无卤阻焊制作

目前世面上推出的无卤阻焊油墨也有很多种,其性能与普通液态感光油墨相差不大具体操作上也与普通油墨基本差不多。

无卤PCB板由于具有较低的吸水率以及适应环保的要求,在其他性能也能够满足PCB板的品质要求,因此,无卤PCB板的需求量已然越来越大。

来源:电子发烧友网

围观 124

解决EMI问题的办法很多,现代的EMI抑制方法包括:利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发,讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。

电源汇流排

在IC的电源引脚附近合理地安置适当容量的电容,可使IC输出电压的跳变来得更快。然而,问题并非到此为止。由於电容呈有限频率响应的特性,这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外,电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降,这些瞬态电压就是主要的共模EMI干扰源。我们应该怎么解决这些问题?

就我们电路板上的IC而言,IC周围的电源层可以看成是优良的高频电容器,它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外,优良的电源层的电感要小,从而电感所合成的瞬态信号也小,进而降低共模EMI。

当然,电源层到IC电源引脚的连线必须尽可能短,因为数位信号的上升沿越来越快,最好是直接连到IC电源引脚所在的焊盘上,这要另外讨论。

为了控制共模EMI,电源层要有助於去耦和具有足够低的电感,这个电源层必须是一个设计相当好的电源层的配对。有人可能会问,好到什么程度才算好?问题的答案取决於电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常,电源分层的间距是6mil,夹层是FR4材料,则每平方英寸电源层的等效电容约为75pF。显然,层间距越小电容越大。

上升时间为100到300ps的器件并不多,但是按照目前IC的发展速度,上升时间在100到300ps范围的器件将占有很高的比例。对於100到300ps上升时间的电路,3mil层间距对大多数应用将不再适用。那时,有必要采用层间距小於1mil的分层技术,并用介电常数很高的材料代替FR4介电材料。现在,陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。

尽管未来可能会采用新材料和新方法,但对於今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料,通常足够处理高端谐波并使瞬态信号足够低,就是说,共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。

电磁屏蔽

从信号走线来看,好的分层策略应该是把所有的信号走线放在一层或若干层,这些层紧挨著电源层或接地层。对於电源,好的分层策略应该是电源层与接地层相邻,且电源层与接地层的距离尽可能小,这就是我们所讲的“分层"策略。

PCB堆叠

什么样的堆叠策略有助於屏蔽和抑制EMI?以下分层堆叠方案假定电源电流在单一层上流动,单电压或多电压分布在同一层的不同部份。多电源层的情形稍后讨论。

4层板

4层板设计存在若干潜在问题。首先,传统的厚度为62mil的四层板,即使信号层在外层,电源和接地层在内层,电源层与接地层的间距仍然过大。

如果成本要求是第一位的,可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能,但只适用於板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。

第一种为首选方案,PCB的外层均为地层,中间两层均为信号/电源层。信号层上的电源用宽线走线,这可使电源电流的路径阻抗低,且信号微带路径的阻抗也低。从EMI控制的角度看,这是现有的最佳4层PCB结构。第二种方案的外层走电源和地,中间两层走信号。该方案相对传统4层板来说,改进要小一些,层间阻抗和传统的4层板一样欠佳。

如果要控制走线阻抗,上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外,电源或地层上的铺铜岛之间应尽可能地互连在一起,以确保DC和低频的连接性。

6层板

如果4层板上的元件密度比较大,则最好采用6层板。但是,6层板设计中某些叠层方案对电磁场的屏蔽作用不够好,对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。

第一例将电源和地分别放在第2和第5层,由於电源覆铜阻抗高,对控制共模EMI辐射非常不利。不过,从信号的阻抗控制观点来看,这一方法却是非常正确的。

第二例将电源和地分别放在第3和第4层,这一设计解决了电源覆铜阻抗问题,由於第1层和第6层的电磁屏蔽性能差,差模EMI增加了。如果两个外层上的信号线数量最少,走线长度很短(短於信号最高谐波波长的1/20),则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每1/20波长为间隔),则对差模EMI的抑制特别好。如前所述,要将铺铜区与内部接地层多点相联。

通用高性能6层板设计一般将第1和第6层布为地层,第3和第4层走电源和地。由於在电源层和接地层之间是两层居中的双微带信号线层,因而EMI抑制能力是优异的。该设计的缺点在於走线层只有两层。前面介绍过,如果外层走线短且在无走线区域铺铜,则用传统的6层板也可以实现相同的堆叠。

另一种6层板布局为信号、地、信号、电源、地、信号,这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻,电源层和接地层配对。显然,不足之处是层的堆叠不平衡。

这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜,填铜后如果第3层的覆铜密度接近於电源层或接地层,这块板可以不严格地算作是结构平衡的电路板。填铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长,不见得处处都要连接,但理想情况下应该连接。

10层板

由於多层板之间的绝缘隔离层非常薄,所以10或12层的电路板层与层之间的阻抗非常低,只要分层和堆叠不出问题,完全可望得到优异的信号完整性。要按62mil厚度加工制造12层板,困难比较多,能够加工12层板的制造商也不多。

由於信号层和回路层之间总是隔有绝缘层,在10层板设计中分配中间6层来走信号线的方案并非最佳。另外,让信号层与回路层相邻很重要,即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。

这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是,第1层沿X方向走线,第3层沿Y方向走线,第4层沿X方向走线,以此类推。直观地看走线,第1层1和第3层是一对分层组合,第4层和第7层是一对分层组合,第8层和第10层是最后一对分层组合。当需要改变走线方向时,第1层上的信号线应藉由“过孔"到第3层以后再改变方向。实际上,也许并不总能这样做,但作为设计概念还是要尽量遵守。

同样,当信号的走线方向变化时,应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如,如果信号在第1层上走线,回路在第2层且只在第2层上走线,那么第1层上的信号即使是藉由“过孔"转到了第3层上,其回路仍在第2层,从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。

如果实际走线不是这样,怎么办?比如第1层上的信号线经由过孔到第10层,这时回路信号只好从第9层寻找接地平面,回路电流要找到最近的接地过孔(如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔,则真的走运。

假如没有这样近的过孔可用,电感就会变大,电容要减小,EMI一定会增加。当信号线必须经由过孔离开现在的一对布线层到其他布线层时,应就近在过孔旁放置接地过孔,这样可以使回路信号顺利返回恰当的接地层。对於第4层和第7层分层组合,信号回路将从电源层或接地层(即第5层或第6层)返回,因为电源层和接地层之间的电容耦合良好,信号容易传输。

多电源层的设计

如果同一电压源的两个电源层需要输出大电流,则电路板应布成两组电源层和接地层。在这种情况下,每对电源层和接地层之间都放置了绝缘层。这样就得到我们期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等,则分流就不均匀,瞬态电压将大得多,并且EMI会急剧增加。

如果电路板上存在多个数值不同的电源电压,则相应地需要多个电源层,要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下,确定配对电源层和接地层在电路板的位置时,切记制造商对平衡结构的要求。

总结

鉴於大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板,本文关於电路板分层和堆叠的讨论都局限於此。厚度差别太大的电路板,本文推荐的分层方案可能不理想。此外,带盲孔或埋孔的电路板的加工制程不同,本文的分层方法也不适用。

电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键,优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来的关键。理想情况下,信号走线层与其回路接地层之间应该有一个绝缘隔离层,配对的层间距(或一对以上)应该越小越好。根据这些基本概念和原则,才能设计出总能达到设计要求的电路板。现在,IC的上升时间已经很短并将更短,本文讨论的技术对解决EMI屏蔽问题是必不可少的。

来源:电子工程师之家

围观 93

页面

订阅 RSS - PCB