PCB

屏蔽罩位置及大小,形状,一般由硬件工程师来确定,画出一定的形状,然后由结构设计来画出屏蔽罩的详细的立体结构调整图。

屏蔽罩的焊盘宽度一般取0.6mm----0.8mm

屏蔽罩的焊盘长度一般取3---5mm,一般取5mm左右,不然太零散了

屏蔽罩的焊盘间距一般取1mm

注意,屏蔽罩的焊接脚,就是长城脚,长度可以和焊盘一般长,这里要求不高。

硬件工程师按以上方法操作,那么他就会按照元件焊盘离屏蔽罩的焊盘间隙保持在0.3mm以上,往里面塞元件。

算屏蔽罩的高度时候,按最高的元件的最大公差画出元件高度就可以了,不必要留锡膏的厚度尺寸。因为钢网厚度也就才0.1mm,不贴元件,锡膏也就是0.1mm高,而贴元件后,元件还要陷到锡膏里面去呢。再说,元件的高度,基本上都按其下差做的。然后根据最高元件的顶面到屏蔽罩内表面间隙取0.2mm,这样算出屏蔽罩的高度就可以了。

屏蔽就是对两个空间区域之间进行金属的隔离,以控制电场、磁场和电磁波由一个区域对另一个区域的感应和辐射。具体讲,就是用屏蔽体将元部件、电路、组合件、电缆或整个系统的干扰源包围起来,防止干扰电磁场向外扩散;用屏蔽体将接收电路、设备或系统包围起来,防止它们受到外界电磁场的影响。因为屏蔽体对来自导线、电缆、元部件、电路或系统等外部的干扰电磁波和内部电磁波均起着吸收能量(涡流损耗)、反射能量(电磁波在屏蔽体上的界面反射)和抵消能量(电磁感应在屏蔽层上产生反向电磁场,可抵消部分干扰电磁波)的作用,所以屏蔽体具有减弱干扰的功能。

(1)当干扰电磁场的频率较高时,利用低电阻率的金属材料中产生的涡流,形成对外来电磁波的抵消作用,从而达到屏蔽的效果。

(2)当干扰电磁波的频率较低时,要采用高导磁率的材料,从而使磁力线限制在屏蔽体内部,防止扩散到屏蔽的空间去。

(3)在某些场合下,如果要求对高频和低频电磁场都具有良好的屏蔽效果时,往往采用不同的金属材料组成多层屏蔽体。

1、盖子材料可以选用ZSNH锌锡镍合金(便宜),或者洋白铜(性能好易加工),或者不锈钢(不吃锡只能做盖子)。支架材料选用ZSNH锌锡镍合金或者洋白铜,以保证好的焊接性能。但现在也有客户把上下盖都用ZSNH做了。

2、ZSNH锌锡镍合金底座厚度0.2mm,盖子0.13mm。不锈钢盖板0.13mm洋白铜底座厚度 0.2mm,盖子0.13mm,单件式,两件式,材料:洋白铜,不锈钢,ZSNH锌锡镍合金

3、盖子和支架四周间隙0.05mm,z向间隙0mm,距离元器件0.4mm以上

4、展平后,冲刀区宽度留0.5mm。

5、屏蔽盖焊盘宽度0.7mm~1mm之间,太小不利于贴片,太大容易被外界干扰。屏蔽盖与屏蔽盖底部之间间隙最小要0.5mm(也要考虑支架焊盘与焊盘之间间距最小0.3mm)。

6、支架smt时浮锡高度0.1mm,盖子平整度0.1mm。屏蔽罩装配后距离上方器件或壳体间隙最小要0.2mm

7、屏蔽支架重心处要预设计直径5mm的吸盘区域。

8、屏蔽支架的四周墙体每边要有一到两个直径0.7~1mm的通孔,用于卡屏蔽盖。卡洞不能太多,否则很难拆卸可由供应商作出,我们给出位置尺寸。

9、屏蔽盖四周墙的最底面,距离PCB要有0.5mm的距离,防止屏蔽支架吃锡过多顶住屏蔽盖。

10、屏蔽盖散热孔直径1mm

11、如果屏蔽盖或者屏蔽支架有平面落差,注意落差分界处侧面切通,不然没法加工。另外平面内的落差拐角处要打直径3mm的孔,否则会撕裂

12、如果屏蔽盖或者屏蔽支架有平面落差,注意落差角度35~40度,太大的角度加工时冲裂

13、如果屏蔽盖或者屏蔽支架有平面落差,落差处支架与盖子面配合间隙不为0,应该为0.1mm

14、屏蔽支架平面切空处距离侧墙外壁要1mm以上,内部有向下折弯的话,折弯处侧墙距离外侧墙0.5mm,此时平面直接贴着侧墙切空

15、屏蔽支架切空区内角R0.5mm

16、屏蔽支架与PCB之间不是整面焊接,要采用2-1-2-1mm方式的长城脚焊接,2mm接触,1mm悬空方便爬锡。如此可以增加屏蔽盖的帖附强度。

17、a. 与SHIEDING-BOX配做。
b. 表面平面度为0.1MM以内。
c. 折弯内角为R0.1MM,未注圆角为R0.1MM。
d. 折弯角度为90°±0.5。
e. 未注公差按照图示公差等级
f. 图中带“*”尺寸为QC管控尺寸。
g. 开模前请与工程师检讨。(公差尺寸:小于20mm的尺寸控制在+-0.05mm; 大于20mm的尺寸控制在+-0.1mm;顶层平面度的控制在+-0.1mm;)

18、注意和线路板焊接的真确方向性

来源:励知科技

围观 87

工程更改(ECO)将推高设计成本,造成产品开发大量延迟,进而延迟产品上市时间。然而,通过认真思考经常发生问题的七大关键领域,可以规避大多数ECO。这七大领域是:元器件选择,存储器,湿度敏感等级(MSL),可测性设计(DFT),冷却技术,散热器以及热膨胀系数(CTE)。

元器件选择

为了规避ECO,全面通读元器件规格书很重要。PCB设计师一般都会例行检查元器件的电气和工程数据以及产品寿命和可用性。但当元器件处于市场推广的早期阶段,数据手册上可能还没有全部的关键指标。如果元器件上市才几个月,或者只能提供小批量样品,那么当前可获得的可靠性数据可能没有普遍性,或不够详细。举例来说,最终可能无法提供足够多的可靠性数据,或有关现场失效率的质量保证数据。

不要轻信规格书中写的表面文章很重要,而是要积极联系元器件供应商,尽可能多地了解元器件的特性以及如何将这些特性应用于设计。

元件需要处理的最大期望电流或电压就是一个很好的例子。如果所选的元件不能处理足够的电流或电压,那么元件很可能烧坏。

让我们看另外一个例子--栅格阵列(LGA)封装的器件。除了电气和机械约束外,你可能需要考虑推荐的助焊剂类型、允许或不允许的回流焊温度以及允许的焊点空洞等级。

目前还没有专门与LGA器件相关的空洞方面的IPC标准。目前在一些情况下,空洞等级最高为30%的LGA器件被认为是可靠的。然而一般来说,最大为25%的较低空洞等级更好,20%最好了。

在缺少空洞数据的条件下,设计工程师必须依靠他们的经验、技巧和常识,利用不会马上停产、可以从多个渠道获得、市场上容易找到的元件开展他们的设计。

在元器件选择过程中进行额外的分析和计算同样非常重要,比如计算峰值性能时的电流或电压。一个元器件可能规定了某个峰值温度和电流值时的性能指标。然而,针对特定的设计,PCB设计师必须采取行动确保他或她亲自做了这些关键的计算。

工程师不仅要负责计算单个元器件,而且要考虑该元器件与特定设计中使用的其它元器件之间的关系。举例来说,这种计算对于发热量很高的模拟元件来说尤其重要。比如有许多模拟元件放置在电路板的同一面,并且彼此挨着。这些元器件会产生相当大的功率,因而与电路板的另外一面(自然是数字器件)相比产生的热量会高很多。在这种情况下,插满了模拟器件的那一面有可能发生阻焊层剥离现象。

元器件电路的模拟部分会产生大量热量。过热可能导致阻焊层剥离,在最坏情况下,可能烧坏元器件。

设计和版图工程师需要在版图设计阶段合作开展元器件的布局,避免元器件太靠近电路板边缘,或太靠近另外的元器件,避免相互间没留出足够的空间。在计算机上很容易设计元器件布局,但如果在版图中没有精确地创建元器件封装,那么贴片机可能无法完美地将这些器件紧邻放置。

同样的原则也适用于存储器的选择。由于不断有新一代更先进的DRAM和闪存上市,PCB设计师要想始终走在技术前沿、及时准确地判断不断变化的存储器规范如何影响更新的设计是极具挑战性的一项任务。

比如DDR2代DRAM有别于今天的DDR3器件,而DDR3器件将有别于未来的DDR4DRAM。在写这篇文章时,JEDEC已经宣布发行DDR4标准--JESD79-4。

PCB设计师需要随时关注DDR4的崛起,并与OEM客户保持紧密合作,因为他们在推出下一代嵌入式系统时很可能包含DDR4DRAM。他们必须很好地掌握新的特性和功能动态,避免设计上的满足感以及因此导致的工程更改单。另外一件需要注意的事是,存储器价格会发生波动。

湿度敏感等级(MSL)

湿度敏感等级(MSL)很容易被忽视。如果OEM厂商在设计中不顾及MSL,关键的MSL规范没有得到正确对待,那么用户很可能不会考虑MSL信息,电路在现场使用时也就可能无法正常工作。当实际MSL等级是3、4或5时,这种可能性更高。在这种情况下,烘烤可能无法正确完成,湿气可能乘虚而入,最终导致工程更改单。当涉及LGA时,PCB装配公司将不得不替换PCB上的这些封装。

可测性设计

可测性设计(DFT)对于生产过程中开展PCB测试和调试来说非常重要。在将元器件布局到电路板上时,重要的是密切留意DFT探测点的布局位置,以及探针伸过去接触过孔、焊盘和其它测试点时的角度。

来源:深圳市路远自动化设备有限公司

围观 174

导电孔Via hole又名导通孔,为了达到客户要求,线路板导通孔必须塞孔,经过大量的实践,改变传统的铝片塞孔工艺,用白网完成线路板板面阻焊与塞孔。生产稳定,质量可靠。

Via hole导通孔起线路互相连结导通的作用,电子行业的发展,同时也促进PCB的发展,也对印制板制作工艺和表面贴装技术提出更高要求。Via hole塞孔工艺应运而生,同时应满足下列要求:

(一)导通孔内有铜即可,阻焊可塞可不塞;

(二)导通孔内必须有锡铅,有一定的厚度要求(4微米),不得有阻焊油墨入孔,造成孔内藏锡珠;

(三)导通孔必须有阻焊油墨塞孔,不透光,不得有锡圈,锡珠以及平整等要求。

随着电子产品向“轻、薄、短、小”方向发展,PCB也向高密度、高难度发展,因此出现大量SMT、BGA的PCB,而客户在贴装元器件时要求塞孔,主要有五个作用:

(一)防止PCB过波峰焊时锡从导通孔贯穿元件面造成短路;特别是我们把过孔放在BGA焊盘上时,就必须先做塞孔,再镀金处理,便于BGA的焊接。

(二)避免助焊剂残留在导通孔内;

(三)电子厂表面贴装以及元件装配完成后PCB在测试机上要吸真空形成负压才完成:

(四)防止表面锡膏流入孔内造成虚焊,影响贴装;

(五)防止过波峰焊时锡珠弹出,造成短路。

导电孔塞孔工艺的实现

对于表面贴装板,尤其是BGA及IC的贴装对导通孔塞孔要求必须平整,凸凹正负1mil,不得有导通孔边缘发红上锡;导通孔藏锡珠,为了达到客户的要求,导通孔塞孔工艺可谓五花八门,工艺流程特别长,过程控制难,时常有在热风整平及绿油耐焊锡实验时掉油;固化后爆油等问题发生。现根据生产的实际条件,对PCB各种塞孔工艺进行归纳,在流程及优缺点作一些比较和阐述:

注:热风整平的工作原理是利用热风将印制电路板表面及孔内多余焊料去掉,剩余焊料均匀覆在焊盘及无阻焊料线条及表面封装点上,是印制电路板表面处理的方式之一。

一 、热风整平后塞孔工艺

此工艺流程为:板面阻焊→HAL→塞孔→固化。采用非塞孔流程进行生产,热风整平后用铝片网版或者挡墨网来完成客户要求所有要塞的导通孔塞孔。塞孔油墨可用感光油墨或者热固性油墨,在保证湿膜颜色一致的情况下,塞孔油墨最好采用与板面相同油墨。此工艺流程能保证热风整平后导通孔不掉油,但是易造成塞孔油墨污染板面、不平整。客户在贴装时易造成虚焊(尤其BGA内)。所以许多客户不接受此方法。

二 、热风整平前塞孔工艺

2.1 用铝片塞孔、固化、磨板后进行图形转移

此工艺流程用数控钻床,钻出须塞孔的铝片,制成网版,进行塞孔,保证导通孔塞孔饱满,塞孔油墨塞孔油墨,也可用热固性油墨,其特点必须硬度大,树脂收缩变化小,与孔壁结合力好。工艺流程为:前处理→ 塞孔→磨板→图形转移→蚀刻→板面阻焊

用此方法可以保证导通孔塞孔平整,热风整平不会有爆油、孔边掉油等质量问题,但此工艺要求一次性加厚铜,使此孔壁铜厚达到客户的标准,因此对整板镀铜要求很高,且对磨板机的性能也有很高的要求,确保铜面上的树脂等彻底去掉,铜面干净,不被污染。许多PCB厂没有一次性加厚铜工艺,以及设备的性能达不到要求,造成此工艺在PCB厂使用不多。

2.2 用铝片塞孔后直接丝印板面阻焊

此工艺流程用数控钻床,钻出须塞孔的铝片,制成网版,安装在丝印机上进行塞孔,完成塞孔后停放不得超过30分钟,用36T丝网直接丝印板面阻焊,工艺流程为:前处理——塞孔——丝印——预烘——曝光一显影——固化

用此工艺能保证导通孔盖油好,塞孔平整,湿膜颜色一致,热风整平后能保证导通孔不上锡,孔内不藏锡珠,但容易造成固化后孔内油墨上焊盘,造成可焊性不良;热风整平后导通孔边缘起泡掉油,采用此工艺方法生产控制比较困难,须工艺工程人员采用特殊的流程及参数才能确保塞孔质量。

2.3 铝片塞孔、显影、预固化、磨板后进行板面阻焊。

用数控钻床,钻出要求塞孔的铝片,制成网版,安装在移位丝印机上进行塞孔,塞孔必须饱满,两边突出为佳,再经过固化,磨板进行板面处理,其工艺流程为:前处理——塞孔一预烘——显影——预固化——板面阻焊

由于此工艺采用塞孔固化能保证HAL后过孔不掉油、爆油,但HAL后,过孔藏锡珠和导通孔上锡难以完全解决,所以许多客户不接收。

2.4 板面阻焊与塞孔同时完成。

此方法采用36T(43T)的丝网,安装在丝印机上,采用垫板或者钉床,在完成板面的同时,将所有的导通孔塞住,其工艺流程为:前处理--丝印--预烘--曝光--显影--固化。

此工艺流程时间短,设备的利用率高,能保证热风整平后过孔不掉油、导通孔不上锡,但是由于采用丝印进行塞孔,在过孔内存着大量空气,在固化时,空气膨胀,冲破阻焊膜,造成空洞,不平整,热风整平会有少量导通孔藏锡。目前,我公司经过大量的实验,选择不同型号的油墨及粘度,调整丝印的压力等,基本上解决了过孔空洞和不平整,已采用此工艺批量生产。

本文转自:电子工程师之家,转载此文目的在于传递更多信息,版权归原作者所有。

围观 72

不合格的PCB化学镀镍层退除方法

demi的头像

化学镀镍层的退除要比电镀镍层困难得多,特别是对于高耐蚀化学镀镍层更是如此。不合格的化学镀镍层应在热处理前就进行退除,否则镀层钝化后退镀更困难。要求退镀液必须对基体无腐蚀,其次镀层厚度、退镀速度、退镀成本等因素都要考虑。

页面

订阅 RSS - PCB