MOS

01 MOS管种类和结构

MOSFET管是FET的一种(另一种是JFET),可以被制造成增强型或耗尽型,P沟道或N沟道共4种类型,但实际应用的只有增强型的N沟道MOS管和增强型的P沟道MOS管,所以通常提到NMOS,或者PMOS指的就是这两种。

对于这两种增强型MOS管,比较常用的是NMOS。原因是导通电阻小,且容易制造。所以开关电源和马达驱动的应用中,一般都用NMOS。下面的介绍中,也多以NMOS为主。

MOS管的三个管脚之间有寄生电容存在,这不是我们需要的,而是由于制造工艺限制产生的。寄生电容的存在使得在设计或选择驱动电路的时候要麻烦一些,但没有办法避免,后边再详细介绍。

在MOS管原理图上可以看到,漏极和源极之间有一个寄生二极管。这个叫体二极管,在驱动感性负载(如马达),这个二极管很重要。顺便说一句,体二极管只在单个的MOS管中存在,在集成电路芯片内部通常是没有的。

02 MOS管导通特性

导通的意思是作为开关,相当于开关闭合。

NMOS的特性,Vgs大于一定的值就会导通,适合用于源极接地时的情况(低端驱动),只要栅极电压达到4V或10V就可以了。

PMOS的特性,Vgs小于一定的值就会导通,适合用于源极接VCC时的情况(高端驱动)。但是,虽然PMOS可以很方便地用作高端驱动,但由于导通电阻大,价格贵,替换种类少等原因,在高端驱动中,通常还是使用NMOS。

03 MOS开关管损失

不管是NMOS还是PMOS,导通后都有导通电阻存在,这样电流就会在这个电阻上消耗能量,这部分消耗的能量叫做导通损耗。选择导通电阻小的MOS管会减小导通损耗。现在的小功率MOS管导通电阻一般在几十毫欧左右,几毫欧的也有。

MOS在导通和截止的时候,一定不是在瞬间完成的。MOS两端的电压有一个下降的过程,流过的电流有一个上升的过程,在这段时间内,MOS管的损失是电压和电流的乘积,叫做开关损失。通常开关损失比导通损失大得多,而且开关频率越快,损失也越大。

导通瞬间电压和电流的乘积很大,造成的损失也就很大。缩短开关时间,可以减小每次导通时的损失;降低开关频率,可以减小单位时间内的开关次数。这两种办法都可以减小开关损失。

04 MOS管驱动

跟双极性晶体管相比,一般认为使MOS管导通不需要电流,只要GS电压高于一定的值,就可以了。这个很容易做到,但是,我们还需要速度。

在MOS管的结构中可以看到,在GS,GD之间存在寄生电容,而MOS管的驱动,实际上就是对电容的充放电。对电容的充电需要一个电流,因为对电容充电瞬间可以把电容看成短路,所以瞬间电流会比较大。选择/设计MOS管驱动时第一要注意的是可提供瞬间短路电流的大小。

第二注意的是,普遍用于高端驱动的NMOS,导通时需要是栅极电压大于源极电压。而高端驱动的MOS管导通时源极电压与漏极电压(VCC)相同,所以这时栅极电压要比VCC大4V或10V。如果在同一个系统里,要得到比VCC大的电压,就要专门的升压电路了。很多马达驱动器都集成了电荷泵,要注意的是应该选择合适的外接电容,以得到足够的短路电流去驱动MOS管。

上边说的4V或10V是常用的MOS管的导通电压,设计时当然需要有一定的余量。而且电压越高,导通速度越快,导通电阻也越小。现在也有导通电压更小的MOS管用在不同的领域里,但在12V汽车电子系统里,一般4V导通就够用了。

05 MOS管应用电路

MOS管最显著的特性是开关特性好,所以被广泛应用在需要电子开关的电路中,常见的如开关电源和马达驱动,也有照明调光。现在的MOS驱动,有几个特别的需求,

1,低压应用
当使用5V电源,这时候如果使用传统的图腾柱结构,由于三极管的be有0.7V左右的压降,导致实际最终加在gate上的电压只有4.3V。这时候,我们选用标称gate电压4.5V的MOS管就存在一定的风险。
同样的问题也发生在使用3V或者其他低压电源的场合。

2,宽电压应用
输入电压并不是一个固定值,它会随着时间或者其他因素而变动。这个变动导致PWM电路提供给MOS管的驱动电压是不稳定的。
为了让MOS管在高gate电压下安全,很多MOS管内置了稳压管强行限制gate电压的幅值。在这种情况下,当提供的驱动电压超过稳压管的电压,就会引起较大的静态功耗。
同时,如果简单的用电阻分压的原理降低gate电压,就会出现输入电压比较高的时候,MOS管工作良好,而输入电压降低的时候gate电压不足,引起导通不够彻底,从而增加功耗。

3,双电压应用
在一些控制电路中,逻辑部分使用典型的5V或者3.3V数字电压,而功率部分使用12V甚至更高的电压。两个电压采用共地方式连接。
这就提出一个要求,需要使用一个电路,让低压侧能够有效的控制高压侧的MOS管,同时高压侧的MOS管也同样会面对1和2中提到的问题。

在这三种情况下,图腾柱结构无法满足输出要求,而很多现成的MOS驱动IC,似乎也没有包含gate电压限制的结构。

于是我设计了一个相对通用的电路来满足这三种需求。

电路图如下:


图1 用于NMOS的驱动电路


图2 用于PMOS的驱动电路

这里我只针对NMOS驱动电路做一个简单分析:

Vl和Vh分别是低端和高端的电源,两个电压可以是相同的,但是Vl不应该超过Vh。

Q1和Q2组成了一个反置的图腾柱,用来实现隔离,同时确保两只驱动管Q3和Q4不会同时导通。

R2和R3提供了PWM电压基准,通过改变这个基准,可以让电路工作在PWM信号波形比较陡直的位置。

Q3和Q4用来提供驱动电流,由于导通的时候,Q3和Q4相对Vh和GND最低都只有一个Vce的压降,这个压降通常只有0.3V左右,大大低于0.7V的Vce。

R5和R6是反馈电阻,用于对gate电压进行采样,采样后的电压通过Q5对Q1和Q2的基极产生一个强烈的负反馈,从而把gate电压限制在一个有限的数值。这个数值可以通过R5和R6来调节。

最后,R1提供了对Q3和Q4的基极电流限制,R4提供了对MOS管的gate电流限制,也就是Q3和Q4的Ice的限制。必要的时候可以在R4上面并联加速电容。

这个电路提供了如下的特性:
1,用低端电压和PWM驱动高端MOS管。
2,用小幅度的PWM信号驱动高gate电压需求的MOS管。
3,gate电压的峰值限制
4,输入和输出的电流限制
5,通过使用合适的电阻,可以达到很低的功耗。
6,PWM信号反相。NMOS并不需要这个特性,可以通过前置一个反相器来解决。

在设计便携式设备和无线产品时,提高产品性能、延长电池工作时间是设计人员需要面对的两个问题。DC-DC转换器具有效率高、输出电流大、静态电流小等优点,非常适用于为便携式设备供电。目前DC-DC转换器设计技术发展主要趋势有:(1)高频化技术:随着开关频率的提高,开关变换器的体积也随之减小,功率密度也得到大幅提升,动态响应得到改善。小功率DC-DC转换器的开关频率将上升到兆赫级。(2)低输出电压技术:随着半导体制造技术的不断发展,微处理器和便携式电子设备的工作电压越来越低,这就要求未来的DC-DC变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求。

这些技术的发展对电源芯片电路的设计提出了更高的要求。首先,随着开关频率的不断提高,对于开关元件的性能提出了很高的要求,同时必须具有相应的开关元件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。其次,对于电池供电的便携式电子设备来说,电路的工作电压低(以锂电池为例,工作电压2.5~3.6V),因此,电源芯片的工作电压较低。

MOS管具有很低的导通电阻,消耗能量较低,在目前流行的高效DC-DC芯片中多采用MOS管作为功率开关。但是由于MOS管的寄生电容大,一般情况下NMOS开关管的栅极电容高达几十皮法。这对于设计高工作频率DC-DC转换器开关管驱动电路的设计提出了更高的要求。

在低电压ULSI设计中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路。这些电路能够在低于1V电压供电条件下正常工作,并且能够在负载电容1~2pF的条件下工作频率能够达到几十兆甚至上百兆赫兹。本文正是采用了自举升压电路,设计了一种具有大负载电容驱动能力的,适合于低电压、高开关频率升压型DC-DC转换器的驱动电路。电路基于Samsung AHP615 BiCMOS工艺设计并经过Hspice仿真验证,在供电电压1.5V ,负载电容为60pF时,工作频率能够达到5MHz以上。

来源: 志博PCB

围观 7

电源工程师们都知道开关MOS在整个电源系统里面的损耗占比是不小的,我们谈及最多的就是开通损耗和关断损耗,由于这两个损耗不像导通损耗或驱动损耗一样那么直观,所以有部分人对于它计算还有些迷茫。

今天我们就来详细分析计算一下开关损耗,并论述实际状态下功率MOSFET的开通过程和自然零电压关断的过程,从而使电子工程师知道哪个参数起主导作用并更加深入理解MOSFET。

MOSFET开关损耗

1、开通过程中MOSFET开关损耗

功率MOSFET的栅极电荷特性如图1所示。值得注意的是:下面的开通过程对应着BUCK变换器上管的开通状态,对于下管是0电压开通,因此开关损耗很小,可以忽略不计。

图1:MOSFET开关过程中栅极电荷特性

开通过程中,从t0时刻起,栅源极间电容开始充电,栅电压开始上升,栅极电压为:


其中:,VGS为PWM栅极驱动器的输出电压,Ron为PWM栅极驱动器内部串联导通电阻,Ciss为MOSFET输入电容,Rg为MOSFET的栅极电阻。

VGS电压从0增加到开启阈值电压VTH前,漏极没有电流流过,时间t1为:


VGS电压从VTH增加到米勒平台电压VGP的时间t2为:


VGS处于米勒平台的时间t3为:


t3也可以用下面公式计算:


注意到了米勒平台后,漏极电流达到系统最大电流ID,就保持在电路决定的恒定最大值ID,漏极电压开始下降,MOSFET固有的转移特性使栅极电压和漏极电流保持比例的关系,漏极电流恒定,因此栅极电压也保持恒定,这样栅极电压不变,栅源极间的电容不再流过电流,驱动的电流全部流过米勒电容。过了米勒平台后,MOSFET完全导通,栅极电压和漏极电流不再受转移特性的约束,就继续地增大,直到等于驱动电路的电源的电压。

MOSFET开通损耗主要发生在t2和t3时间段。下面以一个具体的实例计算。输入电压12V,输出电压3.3V/6A,开关频率350kHz,PWM栅极驱动器电压为5V,导通电阻1.5Ω,关断的下拉电阻为0.5Ω,所用的MOSFET为AO4468。

具体参数为:

Ciss=955pF,Coss=145pF,Crss=112pF,Rg=0.5Ω;

当VGS=4.5V,Qg=9nC;

当VGS=10V,Qg=17nC,Qgd=4.7nC,Qgs=3.4nC;

当VGS=5V且ID=11.6A,跨导gFS=19S;

当VDS=VGS且ID=250μA,VTH=2V;

当VGS=4.5V且ID=10A,RDS(ON)=17.4mΩ。

开通时米勒平台电压VGP:


计算可以得到电感L=4.7μH,满载时电感的峰峰电流为1.454A,电感的谷点电流为5.273A,峰值电流为6.727A。所以,开通时米勒平台电压:

VGP=2+5.273/19=2.278V

可以计算得到:



开通过程中产生开关损耗为:


开通过程中,Crss和米勒平台时间t3成正比,计算可以得出米勒平台所占开通损耗比例为84%,因此米勒电容Crss及所对应的Qgd在MOSFET的开关损耗中起主导作用。Ciss=Crss+Cgs,Ciss所对应电荷为Qg。对于两个不同的MOSFET,两个不同的开关管,即使A管的Qg和Ciss小于B管的,但如果A管的Crss比B管的大得多时,A管的开关损耗就有可能大于B管。因此在实际选取MOSFET时,需要优先考虑米勒电容Crss的值。

减小驱动电阻可以同时降低t3和t2,从而降低开关损耗,但是过高的开关速度会引起EMI的问题。提高栅驱动电压也可以降低t3时间。降低米勒电压,也就是降低阈值开启电压,提高跨导,也可以降低t3时间从而降低开关损耗。但过低的阈值开启会使MOSFET容易受到干扰误导通,增大跨导将增加工艺复杂程度和成本。

2、关断过程中MOSFET开关损耗

关断的过程如图1所示,分析和上面的过程相同,需注意的就是此时要用PWM驱动器内部的下拉电阻0.5Ω和Rg串联计算,同时电流要用最大电流即峰值电流6.727A来计算关断的米勒平台电压及相关的时间值:VGP=2+6.727/19=2.354V。


关断过程中产生开关损耗为:


Crss一定时,Ciss越大,除了对开关损耗有一定的影响,还会影响开通和关断的延时时间,开通延时为图1中的t1和t2,图2中的t8和t9。

图2:断续模式工作波形

Coss产生开关损耗及影响

1、Coss产生的开关损耗

通常,在MOSFET关断的过程中,Coss充电,能量将储存在其中。Coss同时也影响MOSFET关断过程中的电压的上升率dVDS/dt,Coss越大,dVDS/dt就越小,这样引起的EMI就越小。反之,Coss越小,dVDS/dt就越大,就越容易产生EMI的问题。

但是,在硬开关的过程中,Coss又不能太大,因为Coss储存的能量将在MOSFET开通的过程中,放电释放能量,将产生更多的功耗降低系统的整体效率,同时在开通过程中,产生大的电流尖峰。

开通过程中大的电流尖峰产生大的电流应力,瞬态过程中有可能损坏MOSFET,同时还会产生电流干扰,带来EMI的问题;另外,大的开通电流尖峰也会给峰值电流模式的PWM控制器带来电流检测的问题,需要更大的前沿消隐时间,防止电流误检测,从而降低了系统能够工作的最小占空比值。

Coss产生的损耗为:


对于BUCK变换器,工作在连续模式时,开通时MOSFET的电压为输入电源电压。当工作在断续模式时,由于输出电感以输出电压为中心振荡,Coss电压值为开通瞬态时MOSFET的两端电压值,如图2所示。

2、Coss对开关过程的影响

图1中VDS的电压波形是基于理想状态下,用工程简化方式来分析的。由于Coss存在,实际的开关过程中的电压和电流波形与图1波形会有一些差异,如图3所 示。下面以关断过程为例说明。基于理想状态下,以工程简化方式,认为VDS在t7时间段内线性地从最小值上升到输入电压,电流在t8时间段内线性地从最大值下降到0。

图3:MOSFET开关过程中实际波形

实际过程中,由于Coss影响,大部分电流从MOSFET中流过,流过Coss的非常小,甚至可以忽略不计,因此Coss的充电速度非常慢,电流VDS上升的速率也非常慢。也可以这样理解:正是因为Coss的存在,在关断的过程中,由于电容电压不能突变,因此VDS的电压一直维持在较低的电压,可以认为是ZVS,即0电压关断,功率损耗很小。

同样的,在开通的过程中,由于Coss的存在,电容电压不能突变,因此VDS的电压一直维持在较高的电压,实际的功率损耗很大。

在理想状态的工程简化方式下,开通损耗和关断损耗基本相同,见图1中的阴影部分。而实际的状态下,关断损耗很小而开通损耗很大,见图3中的阴影部分。

从上面的分析可以看出:在实际的状态下,Coss将绝大部分的关断损耗转移到开通损耗中,但是总的开关功率损耗基本相同。图4波形可以看到,关断时,VDS的电压在米勒平台起始时,电压上升速度非常慢,在米勒平台快结束时开始快速上升。

图4:非连续模式开关过程中波形

Coss越大或在DS极额外的并联更大的电容,关断时MOSFET越接近理想的ZVS,关断功率损耗越小,那么更多能量通过Coss转移到开通损耗中。为了使 MOSFET整个开关周期都工作于ZVS,必须利用外部的条件和电路特性,实现其在开通过程的ZVS。如同步BUCK电路下侧续流管,由于其寄生的二极管或并联的肖特基二极管先导通,然后续流的同步MOSFET才导通,因此同步MOSFET是0电压导通ZVS,而其关断是自然的0电压关断ZVS,因此同步MOSFET在整个开关周期是0电压的开关ZVS,开关损耗非常小,几乎可以忽略不计,所以同步MOSFET只有RDS(ON)所产生的导通损耗,选取时 只需要考虑RDS(ON)而不需要考虑Crss的值。

注意到图1是基于连续电流模式下所得到的波形,对于非连续模式,由于开通前的电流为0,所以,除了Coss放电产生的功耗外,没有开关的损耗,即非连续模式 下开通损耗为0。但在实际的检测中,非连续模式下仍然可以看到VGS有米勒平台,这主要是由于Coss的放电电流产生的。Coss放电快,持续的时间短, 这样电流迅速降低,由于VGS和ID的受转移特性的约束,所以当电流突然降低时,VGS也会降低,VGS波形前沿的米勒平台处产生一个下降的凹坑,并伴随着振荡。

希望看到这里大家都能深入理解功率MOSFET的开关损耗。

本文转自:电源网订阅号(elecinfo),转载此文目的在于传递更多信息,版权归原作者所有。

围观 162

MOS管损耗的8个组成部分

在器件设计选择过程中需要对 MOSFET 的工作过程损耗进行先期计算(所谓先期计算是指在没能够测试各工作波形的情况下,利用器件规格书提供的参数及工作电路的计算值和预计波形,套用公式进行理论上的近似计算)。

MOSFET 的工作损耗基本可分为如下几部分:

1、导通损耗Pon

导通损耗,指在 MOSFET 完全开启后负载电流(即漏源电流) IDS(on)(t) 在导通电阻 RDS(on) 上产生之压降造成的损耗。

导通损耗计算

先通过计算得到 IDS(on)(t) 函数表达式并算出其有效值 IDS(on)rms ,再通过如下电阻损耗计算式计算:
Pon=IDS(on)rms2 × RDS(on) × K × Don
说明
计算 IDS(on)rms 时使用的时期仅是导通时间 Ton ,而不是整个工作周期 Ts ; RDS(on)会随 IDS(on)(t) 值和器件结点温度不同而有所不同,此时的原则是根据规格书查找尽量靠近预计工作条件下的 RDS(on) 值(即乘以规格书提供的一个温度系数 K )。

2、截止损耗Poff

截止损耗,指在 MOSFET 完全截止后在漏源电压 VDS(off) 应力下产生的漏电流 IDSS 造成的损耗。

截止损耗计算

先通过计算得到 MOSFET 截止时所承受的漏源电压 VDS(off) ,在查找器件规格书提供之 IDSS ,再通过如下公式计算:
Poff=VDS(off) × IDSS ×( 1-Don )

说明
IDSS 会依 VDS(off) 变化而变化,而规格书提供的此值是在一近似 V(BR)DSS 条件下的参数。如计算得到的漏源电压 VDS(off) 很大以至接近 V(BR)DSS 则可直接引用此值,如很小,则可取零值,即忽略此项。

3、开启过程损耗

开启过程损耗,指在 MOSFET 开启过程中逐渐下降的漏源电压 VDS(off_on)(t) 与逐渐上升的负载电流(即漏源电流) IDS(off_on)(t) 交叉重叠部分造成的损耗。

开启过程损耗计算

开启过程 VDS(off_on)(t) 与 IDS(off_on)(t) 交叉波形如上图所示。首先须计算或预计得到开启时刻前之 VDS(off_end) 、开启完成后的 IDS(on_beginning) 即图示之 Ip1 ,以及 VDS(off_on)(t) 与 IDS(off_on)(t) 重叠时间 Tx 。然后再通过如下公式计算:

Poff_on= fs ×∫ Tx VDS(off_on)(t) × ID(off_on)(t) × dt

实际计算中主要有两种假设 — 图 (A) 那种假设认为 VDS(off_on)(t) 的开始下降与 ID(off_on)(t) 的逐渐上升同时发生;图 (B) 那种假设认为 VDS(off_on)(t) 的下降是从 ID(off_on)(t) 上升到最大值后才开始。图 (C) 是 FLYBACK 架构路中一 MOSFET 实际测试到的波形,其更接近于 (A) 类假设。针对这两种假设延伸出两种计算公式:

(A) 类假设 Poff_on=1/6 × VDS(off_end) × Ip1 × tr × fs
(B) 类假设 Poff_on=1/2 × VDS(off_end) × Ip1 × (td(on)+tr) × fs
(B) 类假设可作为最恶劣模式的计算值。

说明:

图 (C) 的实际测试到波形可以看到开启完成后的 IDS(on_beginning)>>Ip1 (电源使用中 Ip1 参数往往是激磁电流的 初始值)。叠加的电流波峰确切数值我们难以预计得到,其 跟电路架构和器件参数有关。例如 FLYBACK 中 实际电流应 是 Itotal=Idp1+Ia+Ib (Ia 为次级端整流二极管的反向恢 复电流感应回初极的电流值 -- 即乘以匝比, Ib 为变压器 初级侧绕组层间寄生电容在 MOSFET 开关开通瞬间释放的 电流 ) 。这个难以预计的数值也是造成此部分计算误差的 主要原因之一。

4、关断过程损耗

关断过程损耗。指在 MOSFET 关断过程中 逐渐上升的漏源电压 VDS(on_off) (t) 与逐渐 下降的漏源电流 IDS(on_off)(t) 的交叉重 叠部分造成的损耗。

关断过程损耗计算

如上图所示,此部分损耗计算原理及方法跟 Poff_on 类似。 首先须计算或预计得到关断完成后之漏源电压 VDS(off_beginning) 、关断时刻前的负载电流 IDS(on_end) 即图示之 Ip2 以及 VDS(on_off) (t) 与 IDS(on_off)(t) 重叠时间 Tx 。然后再通过 如下公式计算:
Poff_on= fs ×∫ Tx VDS(on_off) (t) × IDS(on_off)(t) × dt
实际计算中,针对这两种假设延伸出两个计算公式:
(A) 类假设 Poff_on=1/6 × VDS(off_beginning) × Ip2 × tf × fs
(B) 类假设 Poff_on=1/2 × VDS(off_beginning) × Ip2 × (td(off)+tf) × fs
(B) 类假设可作为最恶劣模式的计算值。

说明:

IDS(on_end) =Ip2 ,电源使用中这一参数往往是激磁电流 的末端值。因漏感等因素, MOSFET 在关断完成后之 VDS(off_beginning) 往往都有一个很大的电压尖峰 Vspike 叠加其 上,此值可大致按经验估算。

5、驱动损耗Pgs

驱动损耗,指栅极接受驱动电源进行驱动造成之损耗

驱动损耗的计算

确定驱动电源电压 Vgs 后,可通过如下公式进行计算:
Pgs= Vgs × Qg × fs

说明

Qg 为总驱动电量,可通过器件规格书查找得到。

6、Coss电容的泄放损耗Pds

Coss电容的泄放损耗,指MOS输出电容 Coss 截止期间储蓄的电场能于导同期间在漏源极上的泄放损耗。

Coss电容的泄放损耗计算

首先须计算或预计得到开启时刻前之 VDS ,再通过如下公式进行计算:

Pds=1/2 × VDS(off_end)2 × Coss × fs

说明

Coss 为 MOSFET 输出电容,一般可等于 Cds ,此值可通过器件规格书查找得到。

7、体内寄生二极管正向导通损耗Pd_f

体内寄生二极管正向导通损耗,指MOS体内寄生二极管在承载正向电流时因正向压降造成的损耗。

体内寄生二极管正向导通损耗计算

在一些利用体内寄生二极管进行载流的应用中(例如同步整流),需要对此部分之损耗进行计算。公式如下:

Pd_f = IF × VDF × tx × fs

其中: IF 为二极管承载的电流量, VDF 为二极管正向导通压降, tx 为一周期内二极管承载电流的时间。

说明

会因器件结温及承载的电流大小不同而不同。可根据实际应用环境在其规格书上查找到尽量接近之数值。

8、体内寄生二极管反向恢复损耗Pd_recover

体内寄生二极管反向恢复损耗,指MOS体内寄生二极管在承载正向电流后因反向压致使的反向恢复造成的损耗。

体内寄生二极管反向恢复损耗计算

这一损耗原理及计算方法与普通二极管的反向恢复损耗一样。公式如下:

Pd_recover=VDR × Qrr × fs

其中: VDR 为二极管反向压降, Qrr 为二极管反向恢复电量,由器件提供之规格书中查找而得。

MOS设计选型的几个基本原则

建议初选之基本步骤:

1、电压应力

在电源电路应用中,往往首先考虑漏源电压 VDS 的选择。在此上的基本原则为 MOSFET 实际工作环境中的最大峰值漏源极间的电压不大于器件规格书中标称漏源击穿电压的 90% 。即:
VDS_peak ≤ 90% * V(BR)DSS
注:一般地, V(BR)DSS 具有正温度系数。故应取设备最低工作温度条件下之 V(BR)DSS值作为参考。

2、漏极电流

其次考虑漏极电流的选择。基本原则为 MOSFET 实际工作环境中的最大周期漏极电流不大于规格书中标称最大漏源电流的 90% ;漏极脉冲电流峰值不大于规格书中标称漏极脉冲电流峰值的 90% 即:
ID_max ≤ 90% * ID
ID_pulse ≤ 90% * IDP
注:一般地, ID_max 及 ID_pulse 具有负温度系数,故应取器件在最大结温条件下之 ID_max 及 ID_pulse 值作为参考。器件此参数的选择是极为不确定的—主要是受工作环境,散热技术,器件其它参数(如导通电阻,热阻等)等相互制约影响所致。最终的判定依据是结点温度(即如下第六条之“耗散功率约束”)。根据经验,在实际应用中规格书目中之 ID 会比实际最大工作电流大数倍,这是因为散耗功率及温升之限制约束。在初选计算时期还须根据下面第六条的散耗功率约束不断调整此参数。建议初选于 3~5 倍左右 ID = (3~5)*ID_max。

3、驱动要求

MOSFEF 的驱动要求由其栅极总充电电量( Qg )参数决定。在满足其它参数要求的情况下,尽量选择 Qg 小者以便驱动电路的设计。驱动电压选择在保证远离最大栅源电压( VGSS )前提下使 Ron 尽量小的电压值(一般使用器件规格书中的建议值)

4、损耗及散热

小的 Ron 值有利于减小导通期间损耗,小的 Rth 值可减小温度差(同样耗散功率条件下),故有利于散热。

5、损耗功率初算

MOSFET 损耗计算主要包含如下 8 个部分:
PD = Pon + Poff + Poff_on + Pon_off + Pds + Pgs+Pd_f+Pd_recover
详细计算公式应根据具体电路及工作条件而定。例如在同步整流的应用场合,还要考虑体内二极管正向导通期间的损耗和转向截止时的反向恢复损耗。损耗计算可参考下文的“MOS管损耗的8个组成部分”部分。

6、耗散功率约束

器件稳态损耗功率 PD,max 应以器件最大工作结温度限制作为考量依据。如能够预先知道器件工作环境温度,则可以按如下方法估算出最大的耗散功率:
PD,max ≤ ( Tj,max - Tamb ) / Rθj-a

其中 Rθj-a 是器件结点到其工作环境之间的总热阻,包括 Rθjuntion-case,Rθcase-sink,Rθsink-ambiance 等。如其间还有绝缘材料还须将其热阻考虑进去。

来源:电源Fan

围观 290

由于不间断电源的兴起,IGBT技术得以飞速发展。IGBT的特点是具有电流拖尾效应,因此在关断的瞬间对于抗干扰的性能要求非常严格,需要负压驱动进行辅助。当MOSFET作用在电路中时,由于MOSFET速度比较快,因此关断过程中不会产生负压,但值得一提的是,在干扰较重的情况下,这一现象是有助于提高可靠性的。本文将针对IGBT以及MOSFET器件的隔离驱动技术进行大致的介绍,帮助大家理解。

MOSFET以及IGBT绝缘栅双极性大功率管等器件的源极和栅极之间是绝缘的二氧化硅结构,直流电不能通过,因而低频的表态驱动功率接近于零。但是栅极和源极之间构成了一个栅极电容Cgs,因而在高频率的交替开通和需要关断时需要一定的动态驱动功率。小功率MOSFET的Cgs一般在10-100pF之内,对于大功率的绝缘栅功率器件,由于栅极电容Cgs较大。一般在1-100nF之间,因而需要较大的动态驱动功率。更由于漏极到栅极的密勒电容Cdg,栅极驱动功率往往是不可忽视的。

因IGBT具有电流拖尾效应,在关断时要求更好的抗干扰性,需要负压驱动。MOSFET速度比较快,关断时可以没有负压,但在干扰较重时,负压关断对于提高可靠性有很大好处。

1. 隔离驱动技术

为可靠驱动绝缘栅器件,目前已有很多成熟电路。当驱动信号与功率器件不需要隔离时,驱动电路的设计是比较简单的,目前也有了许多优秀的驱动集成电路。

2. 光电耦合器隔离的驱动器

光电耦合器的优点是体积小巧,缺点是反应较慢,因而具有较大的延迟时间(高速型光耦一般也大于300ns);光电耦合器的输出级需要隔离的辅助电源供电。

3. 无源变压器驱动

用脉冲变压器隔离驱动绝缘栅功率器件有三种方法:无源、有源和自给电源驱动。无源方法就是用变压器次级的输出直流驱动绝缘栅器件,这种方法很简单也不需要单独的驱动电源。缺点是输出波型失真较大,因为绝缘栅功率器件的栅源电容Cgs一般较大。减小失真的办法是将初级的输入信号改为具有一定功率的大信号,相应脉冲变压器也应取较大体积,但在大功率下,一般仍不令人满意。另一缺点是当占空比变化较大时,输出驱动脉冲的正负幅值变化太大,可能导致工作不正常,因此只适用于占空比变化不大的场合。

4. 有源变压器驱动

有源方法中的变压器只提供隔离的信号,在次级另有整形放大电路来驱动绝缘栅功率器件,当然驱动波形较好,但是需要另外提供单独的辅助电源供给放大器。而辅助电源如果处理不当,可能会引进寄生的干扰。

5. 调制型自给电源的变压器隔离驱动器

采用自给电源技术,只用一个变压器,既省却了辅助电源,又能得到较快的速度,当然是不错的方法。目前自给电源的产生有调制和从分时两种方法。

调制技术是比较经典的方法,即对PWM驱动信号进行高频(几个MHZ以上)调制,并将调制信号加在隔离脉冲变压器初级,在次级通过直接整流得到自给电源,而原PWM调制信号则需经过解调取得,显然,这种方法并不简单。调制式的另一缺点是PWM的解调要增加信号的延时,调制方式适于传递较低频率的PWM信号。

6. 分时型自给电源的变压器隔离驱动器

分时技术是一种较新的技术,其原理是,将信号和能量的传送采取分别进行的方法,即在变压器输入PWM信号的上升和下降沿传递信息,在输入信号的平顶阶段传递驱动所需要的能量。由于在PWM信号的上升和下降沿只传递信号,基本没有能量传输,因而输出的PWM脉冲的延时和畸变都很小,能获得陡峭的驱动输出脉冲。分时型自给电源驱动器的不足是用于低频时变压器的体积较大,此外由于自给能量的限制,驱动超过300A/1200V的IGBT比较困难。

可以看到以上这几种不同的MOS器件的隔离驱动在IGBT应用中都有着不俗的表现,并且每种驱动方式都能为设计者带来不同的功能支持。当然,本文中的内容并不是全部,而只是对这些驱动的初步介绍,为了让大家对这些专业知识有初步的了解。

来源:电源Fan

围观 438
订阅 RSS - MOS