集成电路

本文详细阐述了混合集成电路电磁干扰产生的原因,并结合混合集成电路的工艺特点提出了系统电磁兼容设计中应注意的问 题和采取的具体措施,为提高混合集成电路的电磁兼容性奠定了基础。 

1 引言   

混合集成电路(Hybrid Integrated Circuit)是由半导体集成工艺与厚(薄)膜工艺结合而制成的集成电路。混合集成电 路是在基片上用成膜方法制作厚膜或薄膜元件及其互连线,并在同一基片上将分立的半导体芯片、单片集成电路或微型元件混合 组装,再外加封装而成。具有组装密度大、可靠性高、电性能好等特点。随着电路板尺寸变小、布线密度加大以及工作频率的不断提高,电路中的电磁干扰现象也越来越突出,电磁兼容问题也就成 为一个电子系统能否正常工作的关键。电路板的电磁兼容设计成为系统设计的关键。 

2 电磁兼容原理   

电磁兼容是指电子设备和电源在一定的电磁干扰环境下正常可靠工作的能力,同时也是电子设备和电源限制自身产生电磁干 扰和避免干扰周围其它电子设备的能力。任何一个电磁干扰的发生必须具备三个基本条件:首先要具备干扰源,也就是产生有害电磁场的装置或设备;其次是要具有传 播干扰的途径,通常认为有两种方式:传导耦合方式和辐射耦合方式,第三是要有易受干扰的敏感设备。因此,解决电磁兼容性问题 应针对电磁干扰的三要素,逐一进行解决:减小干扰发生元件的干扰强度;切断干扰的传播途径;降低系统对干扰的敏感程度。  

混合集成电路设计中存在的电磁干扰有: 传导干扰、串音干扰以及辐射干扰。在解决EMI问题时,首先应确定发射源的耦合 途径是传导的、辐射的,还是串音。如果一个高幅度的瞬变电流或快速上升的电压出现在靠近载有信号的导体附近,电磁干扰的 问题主要是串音。如果干扰源和敏感器件之间有完整的电路连接,则是传导干扰。而在两根传输高频信号的平行导线之间则会产 生辐射干扰。  

3 电磁兼容设计   

在混合集成电路电磁兼容性设计时首先要做功能性检验,在方案已确定的电路中检验电磁兼容性指标能否满足要求,若不满 足就要修改参数来达到指标,如发射功率、工作频率、重新选择器件等。其次是做防护性设计,包括滤波、屏蔽、接地与搭接设 计等。第三是做布局的调整性设计,包括总体布局的检验,元器件及导线的布局检验等。通常,电路的电磁兼容性设计包括:工 艺和部件的选择、电路布局及导线的布设等。 

3.1工艺和部件的选取   

混合集成电路有三种制造工艺可供选择,单层薄膜、多层厚膜和多层共烧厚膜。薄膜工艺能够生产高密度混合电路所需的小 尺寸、低功率和高电流密度的元器件,具有高质量、稳定、可靠和灵特点,适合于高速高频和高封装密度的电路中。但只能 做单层布线且成本较高。多层厚膜工艺能够以较低的成本制造多层互连电路,从电磁兼容的角度来说,多层布线可以减小线路板 的电磁辐射并提高线路板的抗干扰能力。因为可以设置专门的电源层和地层,使信号与地线之间的距离仅为层间距离。这样,板 上所有信号的回路面积就可以降至最小,从而有效减小差模辐射。  

其中多层共烧厚膜工艺具有更多的优点,是目前无源集成的主流技术。它可以实现更多层的布线,易于内埋元器件,提高组 装密度,具有良好的高频特性和高速传输特性。此外,与薄膜技术具有良好的兼容性,二者结合可实现更高组装密度和更好性能 的混合多层电路。  

混合电路中的有源器件一般选用裸芯片,没有裸芯片时可选用相应的封装好的芯片,为得到最好的EMC特性,尽量选用表贴 式芯片。选择芯片时在满足产品技术指标的前提下,尽量选用低速时钟在 HC能用时绝不使用AC,CMOS4000能行就不用HC。电容 应具有低的等效串联电阻,这样可以避免对信号造成大的衰减。混合电路的封装可采用可伐金属的底座和壳盖,平行缝焊,具有很好的屏蔽作用。

3.2电路的布局   

在进行混合微电路的布局划分时,首先要考虑三个主要因素:输入/输出引脚的个数,器件密度和功耗。一个实用的规则是 片状元件所占面积为基片的20% ,每平方英寸耗散功率不大于2W。在器件布置方面,原则上应将相互有关的器件尽量靠近,将数字电路、模拟电路及电源电路分别放置,将高频电路与低频电 路分开。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。对时钟电路和高频电路等主要干扰和辐射源应单 独安排,远离敏感电路。输入输出芯片要位于接近混合电路封装的I/O出口处。高频元器件尽可能缩短连线,以减少分布参数和相互间的电磁干扰,易受干扰元器件不能相互离得太近,输入输出尽量远离 。震荡器尽可能靠近使用时钟芯片的位置,并远离信号接口和低电平信号芯片。元器件要与基片的一边平行或垂直,尽可能使元 器件平行排列,这样不仅会减小元器件之间的分布参数,也符合混合电路的制造工艺,易于生产。在混合电路基片上电源和接地的引出焊盘应对称布置,最好均匀地分布许多电源和接地的I/O连接。裸芯片的贴装区连接到最 负的电位平面。在选用多层混合电路时,电路板的层间安排随着具体电路改变,但一般具有以下特征。

(1)电源和地层分配在内层,可视为屏蔽层,可以很好地抑制电路板上固有的共模RF干扰,减小高频电源的分布阻抗。

(2)板内电源平面和地平面尽量相互邻近,一般地平面在电源平面之上,这样可以利用层间电容作为电源的平滑电容,同 时接地平面对电源平面分布的辐射电流起到屏蔽作用。

(3)布线层应尽量安排与电源或地平面相邻以产生通量对消作用。  

3.3导线的布局   

在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间 形成干扰,可能会导致更多的电磁兼容问题。因此,良好的布线是决定设计成功的关键。  

3.3.1 地线的布局   

地线不仅是电路工作的电位参考点,还可以作为信号的低阻抗回路。地线上较常见的干扰就是地环路电流导致的地环路干扰 。解决好这一类干扰问题,就等于解决了大部分的电磁兼容问题。地线上的噪音主要对数字电路的地电平造成影响,而数字电路 输出低电平时,对地线的噪声更为敏感。地线上的干扰不仅可能引起电路的误动作,还会造成传导和辐射发射。因此,减小这些 干扰的重点就在于尽可能地减小地线的阻抗(对于数字电路,减小地线电感尤为重要)。地线的布局要注意以下几点[3]:  

(1)根据不同的电源电压,数字电路和模拟电路分别设置地线。  

(2)公共地线尽可能加粗。在采用多层厚膜工艺时,可专门设置地线面,这样有助于减小环路面积,同时也降低了接受天 线的效率。并且可作为信号线的屏蔽体。  

(3)应避免梳状地线,这种结构使信号回流环路很大,会增加辐射和敏感度,并且芯片之间的公共阻抗也可能造成电路的 误操作。  

(4)板上装有多个芯片时,地线上会出现较大的电位差,应把地线设计成封闭环路,提高电路的噪声容限。  

(5)同时具有模拟和数字功能的电路板,模拟地和数字地通常是分离的,只在电源处连接。

3.3.2 电源线的布局   

一般而言,除直接由电磁辐射引起的干扰外,经由电源线引起的电磁干扰最为常见。因此电源线的布局也很重要,通常应遵 守以下规则[3,4]。  

(1)电源线尽可能靠近地线以减小供电环路面积,差模辐射小,有助于减小电路交扰。不同电源的供电环路不要相互重叠 。  

(2)采用多层工艺时,模拟电源和数字电源分开,避免相互干扰。不要把数字电源与模拟电源重叠放置,否则就会产生耦 合电容,破坏分离度。  

(3)电源平面与地平面可采用完全介质隔离,频率和速度很高时,应选用低介电常数的介质浆料。电源平面应靠近接地平 面,并安排在接地平面之下,对电源平面分布的辐射电流起到屏蔽作用。  

(4)芯片的电源引脚和地线引脚之间应进行去耦。去耦电容采用0.01uF的片式电容,应贴近芯片安装,使去耦电容的回路 面积尽可能减小。  

(5)选用贴片式芯片时,尽量选用电源引脚与地引脚靠得较近的芯片,可以进一步减小去耦电容的供电回路面积,有利于 实现电磁兼容。  

3.3.3信号线的布局   

在使用单层薄膜工艺时,一个简便适用的方法是先布好地线,然后将关键信号,如高速时钟信号或敏感电路靠近它们的地回路布置,最后对其它电路布线。信号线的布置最好根据信号的流向顺序排,使电路板上的信号走向流畅。如果要把EMI减到最小,就让信号线尽量靠近与它构成的回流信号线,使回路面积尽可能小,以免发生辐射干扰。低电平信 号通道不能靠近高电平信号通道和无滤波的电源线,对噪声敏感的布线不要与大电流、高速开关线平行。如果可能,把所有关键 走线都布置成带状线。不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等)应相互远离,不要平 行走线。信号间的串扰对相邻平行走线的长度和走线间距极其敏感,所以尽量使高速信号线与其它平行信号线间距拉大且平行长 度缩小。  

导带的电感与其长度和长度的对数成正比,与其宽度的对数成反比。因此,导带要尽可能短,同一元件的各条地址线或数据 线尽可能保持长度一致,作为电路输入输出的导线尽量避免相邻平行最好在之间加接地线,可有效抑制串扰。低速信号的布线 密度可以相对大些,高速信号的布线密度应尽量小。 

在多层厚膜工艺中,除了遵守单层布线的规则外还应注意:尽量设计单独的地线面,信号层安排与地层相邻。不能使用时,必 须在高频或敏感电路的邻近设置一根地线。分布在不同层上的信号线向应相互垂直,这样可以减少线间的电场和磁场耦合干扰 ;同一层上的信号线保持一定间距,最好用相应地线回路隔离,减少线间信号串扰。每一条高速信号线要限制在同一层上。信号 线不要离基片边缘太近,否则会引起特征阻抗变化,而且容易产生边缘场,增加向外的辐射。 

3.3.4 时钟线路的布局   

时钟电路在数字电路中占有重要地位,同时又是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的频谱 可达160MHz。因此设计好时钟电路是保证达到整个电路电磁兼容的关键关于时钟电路的布局,有以下注意事项:  

(1)不要采用菊花链结构传送时钟信号,而应采用星型结构,即所有的时钟负载直接与时钟功率驱动器相互连接。  

(2)所有连接晶振输入/ 输出端的导带尽量短,以减少噪声干扰及分布电容对晶振的影响。 

(3)晶振电容地线应使用尽量宽而短的导带连接至器件上;离晶振最近的数字地引脚,应尽量减少过孔。

电磁兼容之家

围观 13

独特的GreenPAK™可定制技术增强设计灵活性和可扩展性,推动汽车行业未来发展

2019年8月7日 – 高度集成电源管理、AC/DC电源转换、充电和蓝牙低功耗技术供应商Dialog半导体公司(德国证券交易所交易代码:DLG)日前宣布,率先推出针对汽车应用的可配置混合信号IC(CMIC)SLG46620-A。

在今天先进的汽车市场中,制造商需要部署最新的安全性、舒适性和自动驾驶等功能,这些功能要求越来越多的集成电路(IC)。目前支持这些功能的解决方案局限于分立器件和标准IC,需要很大的物料清单来支持。

功能丰富而强大的SLG46620-A将Dialog的GreenPAK™平台引入汽车领域,可以很好地应对这些挑战,帮助制造商降低项目成本、加速产品上市、并统一开发流程。该CMIC可以取代以往汽车应用中的数十颗元件,从而优化灵活性、尺寸和降低BOM成本。

每颗汽车级GreenPAK基础芯片均可进行配置实现多个符合AEC-Q100标准的IC之功能,包括电源时序、电压监测、系统复位、LED控制、频率检测、传感器接口等等。每颗定制的工厂配置的IC都配有独一无二的料号、丝印、汽车级数据手册和生产件批准程序(PPAP)。在生产中,客户独特的GreenPAK CMIC将在工厂进行配置和测试,以确保其功能规格符合汽车可靠性级别要求。

该CMIC有助于OEM创建灵活的基础平台,这些平台可以轻松进行定制,而无需增加额外设计费用。Dialog汽车级GreenPAK产品组合的可扩展特性使客户能够选择最适合其需求和预算的CMIC。

Dialog半导体公司汽车业务部高级副总裁Tom Sandoval表示:“汽车电子设计人员将极大的受益于SLG46620-A CMIC器件所提供的灵活性和低延迟特性。由于GreenPAK产品能够快速有效地处理异步输入,SLG46620-A是实现安全功能特性的理想选择。这是Dialog将为不断发展的汽车市场提供一系列CMIC中的第一款器件。”

了解更多有关SLG46620-A产品信息,敬请浏览网页 https://www.dialog-semiconductor.com/products/slg46620-a

围观 134

目前的电路板,主要由以下组成:

线路与图面(Pattern):线路是做为原件之间导通的工具,在设计上会另外设计大铜面作为接地及电源层。线路与图面是同时做出的。

介电层(Dielectric):用来保持线路及各层之间的绝缘性,俗称为基材。

孔(Through hole / via):导通孔可使两层次以上的线路彼此导通,较大的导通孔则做为零件插件用,另外有非导通孔(nPTH)通常用来作为表面贴装定位,组装时固定螺丝用。

防焊油墨(Solder resistant /Solder Mask) :并非全部的铜面都要吃锡上零件,因此非吃锡的区域,会印一层隔绝铜面吃锡的物质(通常为环氧树脂),避免非吃锡的线路间短路。根据不同的工艺,分为绿油、红油、蓝油。

丝印(Legend /Marking/Silk screen):此为非必要之构成,主要的功能是在电路板上标注各零件的名称、位置框,方便组装后维修及辨识用。

表面处理(Surface Finish):由于铜面在一般环境中,很容易氧化,导致无法上锡(焊锡性不良),因此会在要吃锡的铜面上进行保护。保护的方式有喷锡(HASL),化金(ENIG),化银(Immersion Silver),化锡(Immersion TIn),有机保焊剂(OSP),方法各有优缺点,统称为表面处理。

PCB板特点

可高密度化。数十年来,印制板高密度能够随着集成电路集成度提高和安装技术进步而发展着。

高可靠性。通过一系列检查、测试和老化试验等可保证PCB长期(使用期,一般为20年)而可靠地工作着。

可设计性。对PCB各种性能(电气、物理、化学、机械等)要求,可以通过设计标准化、规范化等来实现印制板设计,时间短、效率高。

可生产性。采用现代化管理,可进行标准化、规模(量)化、自动化等生产、保证产品质量一致性。

可测试性。建立了比较完整测试方法、测试标准、各种测试设备与仪器等来检测并鉴定PCB产品合格性和使用寿命。

可组装性。PCB产品既便于各种元件进行标准化组装,又可以进行自动化、规模化批量生产。同时,PCB和各种元件组装部件还可组装形成更大部件、系统,直至整机。

可维护性。由于PCB产品和各种元件组装部件是以标准化设计与规模化生产,因而,这些部件也是标准化。所以,一旦系统发生故障,可以快速、方便、灵活地进行更换,迅速恢服系统工作。当然,还可以举例说得更多些。如使系统小型化、轻量化,信号传输高速化等。

集成电路特点

集成电路具有体积小,重量轻,引出线和焊接点少,寿命长,可靠性高,性能好等优点,同时成本低,便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用,同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备,其装配密度比晶体管可提高几十倍至几千倍,设备的稳定工作时间也可大大提高。

集成电路应用实例

1. 555触摸定时开关

集成电路IC1是一片555定时电路,在这里接成单稳态电路。平时由于触摸片P端无感应电压,电容C1通过555第7脚放电完毕,第3脚输出为低电平,继电器KS释放,电灯不亮。

当需要开灯时,用手触碰一下金属片P,人体感应的杂波信号电压由C2加至555的触发端,使555的输出由低变成高电平,继电器KS吸合,电灯点亮。同时,555第7脚内部截止,电源便通过R1给C1充电,这就是定时的开始。

当电容C1上电压上升至电源电压的2/3时,555第7脚道通使C1放电,使第3脚输出由高电平变回到低电平,继电器释放,电灯熄灭,定时结束。

定时长短由R1、C1决定:T1=1。1R1*C1。按图中所标数值,定时时间约为4分钟。D1可选用1N4148或1N4001。

2. 单电源变双电源电路

附图电路中,时基电路555接成无稳态电路,3脚输出频率为20KHz、占空比为1:1的方波。3脚为高电平时,C4被充电;低电平时,C3被充电。由于VD1、VD2的存在,C3、C4在电路中只充电不放电,充电最大值为EC,将B端接地,在A、C两端就得到+/-EC的双电源。本电路输出电流超过50mA。

PCB板和集成电路的区别

集成电路是一般是指芯片的集成,像主板上的北桥芯片,CPU内部,都是叫集成电路,原始名也是叫集成块的。而印刷电路是指我们通常看到的电路板等,还有在电路板上印刷焊接芯片。

集成电路(IC)是焊接在PCB板上的;PCB版是集成电路(IC)的载体。PCB板就是印刷电路板(Printed circuit board,PCB)。印刷电路板几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件,印刷电路板都是镶在大小各异的PCB上的。除了固定各种小零件外,印刷电路板的主要功能是进行上头各项零件的相互电气连接。

简单的说集成电路是把一个通用电路集成到一块芯片上,它是一个整体,一旦它内部有损坏 ,那这个芯片也就损坏了,而PCB是可以自己焊接元件的,坏了可以换元件。

文章整理自网络,版权归原作者所有。

围观 295

集成电路按晶体管的性质分为TTL和CMOS两大类,TTL以速度见长,CMOS以功耗低而著称,其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。

有初学者在使用CMOS集成电路时,有些多余的输入端,做悬空处理,是非常不当的做法。

CMOS电路的输入端是不允许悬空的,因为悬空会使电位不定,破坏正常的逻辑关系。另外,悬空时输入阻抗高,易受外界噪声干扰,使电路产生误动作,而且也极易造成栅极感应静电而击穿。所以“与”门,“与非”门的多余输入端要接高电平,“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高,功耗也不需特别考虑时,则可以将多余输入端与使用端并联。

除了以上这一点,关于CMOS集成电路的使用,在认真阅读产品说明及有关资料,了解其引脚分布及极限参数外,还应注意以下几个问题。

1、电源问题

(1)CMOS集成电路的工作电压一般在3-18V,但当应用电路中有门电路的模拟应用(如脉冲振荡、线性放大)时,最低电压则不应低于4.5V。由于CMOS集成电路工作电压宽,故使用不稳压的电源电路CMOS集成电路也可以正常工作,但是工作在不同电源电压的器件,其输出阻抗、工作速度和功耗是不相同的,在使用中一定要注意。

(2)CMOS集成电路的电源电压必须在规定范围内,不能超压,也不能反接。因为在制造过程中,自然形成许多寄生二极管,在正常电压下,这些二极管皆处于反偏,对逻辑功能无影响,但是由于这些寄生二极管的存在,一旦电源电压过高或电压极性接反,就会使电路产生损坏。

2、驱动能力问题

CMOS电路的驱动能力的提高,除选用驱动能力较强的缓冲器来完成之外,还可将同一个芯片几个同类电路并联起来提高,这时驱动能力提高到N倍(N为并联门的数量)。

3、输入端的问题

(1)输入端接长导线时的保护。

在应用中有时输入端需要接长的导线,而长输入线必然有较大的分布电容和分布电感,易形成LC振荡,特别当输入端一旦发生负电压,极易破坏CMOS中的保护二极管。其保护办法为在输入端处接一个电阻。

(2)输入端的静电防护。

虽然各种CMOS输入端有抗静电的保护措施,但仍需小心对待,在存储和运输中最好用金属容器或者导电材料包装,不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时,工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏,如不宜穿尼龙、化纤衣服,手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时,使用的设备必须良好接地。

(3) 输入信号的上升和下降时间不易过长,否则一方面容易造成虚假触发而导致器件失去正常功能,另一方面还会造成大的损耗。

对于74HC系列限于0.5us以内。若不满足此要求,需用施密特触发器件进行输入整形。

(4)CMOS电路具有很高的输入阻抗,致使器件易受外界干扰、冲击和静电击穿,所以为了保护CMOS管的氧化层不被击穿,一般在其内部输入端接有二极管保护电路。

输入保护网络的引入使器件的输入阻抗有一定下降,但仍在108Ω以上。这样也给电路的应用带来了一些限制:

(A)输入电路的过流保护。CMOS电路输入端的保护二极管,其导通时电流容限一般为1mA在可能出现过大瞬态输入电流(超过10mA)时,应串接输入保护电阻。例如,当输入端接的信号,其内阻很小、或引线很长、或输入电容较大时,在接通和关断电源时,就容易产生较大的瞬态输入电流,这时必须接输入保护电阻,若VDD=10V,则取限流电阻为10KΩ即可。

(B) 输入信号必须在VDD到VSS之间,以防二极管因正向偏置电流过大而烧坏。因此在工作或测试时,必须按照先接通电源后加入信号,先撤除信号后关电源的顺序进行操作。在安装,改变连接,拔插时,必须切断电源,以防元件受到极大的感应或冲击而损坏。

(C)由于保护电路吸收的瞬间能量有限,太大的瞬间信号和过高的静电电压将使保护电路失去作用。所以焊接时电烙铁必须可靠接地,以防漏电击穿器件输入端,一般使用时,可断电后利用电烙铁的余热进行焊接,并先焊其接地管脚。

(D)要防止用大电阻串入VDD或VSS端,以免在电路开关期间由于电阻上的压降引起保护二极管瞬时导通而损坏器件。

4、CMOS的接口电路问题

(1)CMOS电路与运放连接。当和运放连接时,若运放采用双电源,CMOS采用的是独立的另一组电源。若运放使用单电源,且与CMOS使用的电源一样,则可直接相连。

(2)CMOS与TTL等其它电路的连接。在电路中常遇到TTL电路和CMOS电路混合使用的情况,由于这些电路相互之间的电源电压和输入、输出电平及负载能力等参数不同,因此他们之间的连接必须通过电平转换或电流转换电路,使前级器件的输出的逻辑电平满足后级器件对输入电平的要求,并不得对器件造成损坏。逻辑器件的接口电路主要应注意电平匹配和输出能力两个问题,并与器件的电源电压结合起来考虑。下面分两种情况来说明:

(A)TTL到CMOS的连接。用TTL电路去驱动CMOS电路时,由于CMOS电路是电压驱动器件,所需电流小,因此电流驱动能力不会有问题,主要是电压驱动能力问题,TTL电路输出高电平的最小值为2.4V,而CMOS电路的输入高电平一般高于3.5V,这就使二者的逻辑电平不能兼容。为此可在TTL的输出端与电源之间接一个电阻R(上拉电阻)可将TTL的电平提高到3.5V以上。

(B)CMOS到TTL的连接。CMOS电路输出逻辑电平与TTL电路的输入电平可以兼容,但CMOS电路的驱动电流较小,不能够直接驱动TTL电路。为此可采用CMOS/TTL专用接口电路,如CMOS缓冲器CC4049等,经缓冲器之后的高电平输出电流能满足TTL电路的要求,低电平输出电流可达4mA。实现CMOS电路与TTL电路的连接。 需说明的时,CMOS与TTL电路的接口电路形式多种多样,实用中应根据具体情况进行选择。

5、输出端的保护问题

(1)MOS器件输出端既不允许和电源短接,也不允许和地短接,否则输出级的MOS管就会因过流而损坏。

(2)在CMOS电路中除了三端输出器件外,不允许两个器件输出端并接,因为不同的器件参数不一致,有可能导致NMOS和PMOS器件同时导通,形成大电流。但为了增加电路的驱动能力,允许把同一芯片上的同类电路并联使用。

(3)当CMOS电路输出端有较大的容性负载时,流过输出管的冲击电流较大,易造成电路失效。为此,必须在输出端与负载电容间串联一限流电阻,将瞬态冲击电流限制在10mA以下。

转自:玩转单片机

围观 493

据TechCrunch报道,我们现在正处于计算领域真正的转折点上,我们正在使用的技术每天都在进化。嵌入式传感器和网络接入的快速融入,正将我们使用的大部分电器变成“智能设备”,它们可对我们的语音指令做出回应,同时产生的大量数据又可在尖端网络计算机或云端进行分析。

我们看到虚拟现实(VR)和增强现实(AR)技术已经被开始采用,这些技术要求大量计算和图形处理能力才能为人类提供更真实的生活体验。加上机器学习的应用,它可通过大量数据训练及时提供符合情境的信息,或是接管大量普通任务。这些新的应用都在对计算机行业发起挑战,它需要在改进承受水平的情况下提供更多计算能力。

然而,提供更多计算能力存在巨大挑战,因为摩尔定律中半导体更新换代的步伐已经减缓。所谓摩尔定律,是指通过缩小电路体积、改进性能以及能源效率,集成电路上可容纳的元器件数量每2年就会增加一倍。过去,半导体技术非常依赖下一代计算机芯片,而这些芯片的价格更便宜,速度也更快。

物理法则是无法被欺骗的,我们已经达到晶体管小型化的物理极限。然而在未来10年中,新的半导体技术节点将依然需要显著小型化和降低功耗,但是成本正在增加,历史性的改进速度也还未实现。现在我们正面临这样的情况:摩尔定律的历史性进步依然缓慢,而新的计算密集型应用却要求更强大的就算能力。这受到永不满足的消费需求所驱动,我们渴望更多数据、更强大的数据处理能力、更多实时信息以及更快的服务等。无人驾驶汽车、无人机以及机器等,都要求大量的实时信息处理、推理以及解释支持。

对于安全故障操作或迅速响应,计算可能无法全部在云端完成。我们发现计算需要移出网络边缘,并向用户靠拢。新兴智能电器和AR/VR接口需要高性能的计算能力分配到本地,包括汽车、住宅、企业或细胞塔中,同时依然需要连接到云端。

数以百万计的“物联网”设备中普遍存在的传感器,以及随着我们工作和个人生活大部分实现数字化,都会创造数据大爆炸。海量数据需要新的技术进行实时处理和分析。我们希望以全新的方式利用这些数据,比如在AR和VR混合环境中,我们可以在所在空间中看到覆盖的信息和混合呈现的图像。从根本上说,这样的要求改变了我们与技术互动的方式,要求更高的计算性能。
 
这种力量能让虚拟现实和增强现实渲染逼真的图像,将符合情境的信息或图形覆盖到真实世界的视觉上。英国皇家医学院已经在VR中记录手术,你可以很容易想象AR覆盖提供的实时信息帮助医生更精确地完成手术。这些都是真正的颠覆性应用。如果计算能够按照当前步伐进步,这种颠覆将会影响所有行业。可是,如何能够在摩尔定律衰落时保持这种进步速度?如何才能提供更多计算能力?

事实证明,工程师们可以操纵更多杠杆以推动未来计算性能提高。这就是我所谓的摩尔定律+(Moore’s Law Plus),它将要求工程师更具创意,进行跨学科、跨行业协作。摩尔定律+在四个方面打开了“创新之门”:
  1.更小的半导体设备与更具成本效益的包装和互联网技术相结合,这将使芯片技术以更新颖的方式灵活结合。
  2.利用计算处理器(CPU和GPU)的异构混合以及专门的孵化器,使用来自高级记忆中的数据训练这些引擎。
  3.打造易于编程和利用异构计算的开源软件项目和开发框架
  4.开发新的软件应用生态结构,即使用先进的机器学习、数据分析以及VR与AR渲染帮助程序更易于使用。

在摩尔定律+的时代,大学和行业将将利用这些杠杆提高性能。在铸造前沿,远紫外光刻将是有效的技术,可以驱动小型进程节点制造业向前发展,进而催生更小的新式晶体管。它们将与新的金属结构连线,以降低电阻。在半导体行业,制造业将进一步发展。

未来电器也将需要更多内存,无论是PC、移动设备还是服务器。对于服务器来说,某些特定工作负载,特别是机器学习、虚拟化应用以及数据处理等,都对内存有着无止境的要求。然而,我们过去每年增加的内存密度都在下降。这同样需要创新拉动,我们可能看到非易失性内存或堆栈内存诞生。

在我看来,如果你无法轻松规划这些新方法,保持摩尔定律+18到24个月的增长率依然是徒劳的。生态系统中有CPU,但是如果你想利用CPU和其他加速器,你需要开放的方案。有些人采用专门的方案,这很有用,但成本高昂。

要想在摩尔定律+的世界保持继续进步,需要半导体行业与不同的制造商、学术界进行工程合作,创造易于编程环境的开放标准。这就是我为何相信公司可以添加更多晶体管,并能管理成本曲线的原因。将这一切结合起来,它真的能够促进计算进一步加速。有了摩尔定律+,摩尔定律的前进步伐就不会减速,而且会继续为颠覆提供动力。

来源:网易科技

围观 351

中国集成电路产值不足全球7%,而市场需求却接近全球1/3。正因为此,2016年,中国集成电路进口额依然高达2271亿美元,连续4年进口额超过2000亿美元,与原油并列最大进口产品。与此同时,集成电路出口金额为613.8亿美元,贸易逆差1657亿美元。

本届两会上,中国芯片产业第一次成为热议话题,在数十名代表的议案中现身。不难发现,2014年成立的1300多亿元的集成电路大基金,终于初显成效。

2013年开始,中国政府决心发展集成电路产业,出台《集成电路产业推进纲要》。同时,包括国家大基金、地方政府基金在内,国内集成电路产业基金总额已经超过4600亿元。政策、资本的双重驱动下,过去3年来,中国集成电路产业发生近百起并购整合,包括中芯国际、紫光集团等龙头企业已成规模, Intel、高通、德州仪器等国际巨头也已经在中国提高资本、技术投入。

在两会代表开始热议集成电路产业发展的同时,芯片企业思考的问题,成了如何突破高端市场。

展讯借道苹果供应商

2017年3月9日,紫光集团旗下展讯通信宣布与欧洲半导体公司Dialog建立合作伙伴关系。Dialog是全球最大的电源管理芯片公司,且一直是苹果的独家供应商。发布会上,双方透露近期将在中国成立合资公司。

在宣布合作之前,Dialog已经为展讯量身定制了芯片SC2705,并且被应用于展讯14纳米芯片SC9861G-IA中,该芯片在2月份的世界移动大会上正式推出,计划今年下半年量产。展讯通信是中国本土手机芯片设计公司,2014年被紫光集团收购,其后又获得Intel的90亿元注资,以及国家大基金的100亿元投资,成为中国芯片设计公司龙头企业。

2007年至今,展讯收入从12亿元增长至120亿元,10年增长9倍。2017年,展讯芯片出货量达到7亿套片,占全球基带芯片市场27%,连续多年位列全球第三,排在高通、联发科之后。但是,展讯绝大多数收入来自于低端市场。搭载展讯芯片的手机80%销往海外,畅销于印度、拉美等国家。

“全球60%的市场都是低端市场,但低端市场的收入可能只有20%,利润集中在中高端,”展讯通信董事长兼CEO李力游告诉记者:“低端市场展讯已经做到最大、达到天花板,现在必须要做中高端了。”

2016年,展讯尝试进入中高端市场,采用Intel架构推出首款16纳米4G芯片SC9860,这款芯片为展讯打开了高端市场的机遇。再推出第二款芯片时,展讯顺利迎来了巨头合作。除了Dialog的电源管理芯片之外,展讯还采用了Imagination的图像处理GPU芯片,Intel的CPU以及14纳米制造工艺。Intel、Imagination也均为苹果的供应商。

“站在巨人的肩膀上”,可以帮助展讯降低高端市场的门槛,李力游介绍,目前该芯片已经接到几家公司的订单,并交由Intel制造生产。
不过,现阶段来看,2017年的高端旗舰手机几乎全部计划采用高通835芯片,展讯则必须与联发科在中端市场鏖战。目前,展讯拥有2500多项专利,其中包括19件双卡双待核心专利、32件双卡双待双通专利,李力游介绍,“展讯是目前全球唯一掌握双卡双待双通技术的公司。”

2016年,高通芯片出货量8.4亿颗,收入超过150亿美元。联发科暂未公布其2016年财报,不过其市场份额从25%提升至28%。然而在2017年1月,联发科收入同比下滑14%。

借助国际领先企业实现弯道超车的芯片公司并非只有展讯。2014年,中芯国际得高通援手,制造工艺从40纳米提升至28纳米。2015年6月,中芯国际又与高通、华为、比利时微电子研究中心(IMEC)成立合资公司,合作研发14纳米工艺。受益于工艺提升,2016年,中芯国际收入大幅增长30%,达到29亿美元,同时,中芯国际预计今年启动7纳米工艺的研发,是全球第五家表态研发7nm工艺的半导体公司。

此外,国内存储器、传感器产业公司也均开始寻找国际领先企业合作。

仍需10年追赶

事实上,真正吸引国际公司的是中国庞大的芯片需求市场。根据工信部发布的《2016年电子信息制造业运行情况报告》,2016年电子器件行业生产集成电路1318亿块,同比大幅增长21.2%。但是,中国集成电路产值不足全球7%,而市场需求却接近全球1/3。正因为此,2016年,中国集成电路进口额依然高达2271亿美元,连续4年进口额超过2000亿美元,与原油并列最大进口产品。与此同时,集成电路出口金额为613.8亿美元,贸易逆差1657亿美元。

2016年,集成电路制造领域投资规模增长了31%,但相比于目前的需求空缺而言,投资仍远远不足。

根据清华大学微电子研究所所长魏少军介绍,“虽然总体产能投资还不够,但从工艺节点来看的话,目前已有产能和计划产能基本都集中在40-90纳米阶段,等这些产能先后开出来后,势必会造成资源过度集中,出现结构性过剩的问题。” 同时,国家集成电路大基金总裁丁文武也建议,“各地在发展IC产业时,要避免”遍地开花“开工厂的现象,更要避免低水平重复和一哄而上,形成泡沫。”

造成这一现象的原因,是整个产业链先进工艺的严重匮乏。虽然目前部分设计企业已经开始与中国公司开始技术合作,但高端制造工艺、设备仍然在对中国企业进行技术封锁。

2017年1月6日,美国总统科技顾问委员会发表了《确保美国在半导体领域长期领导地位》报告,该报告认为中国芯片业已经对美国相关企业和国家按照造成严重威胁,虽然目前中国芯片产业仍然落后,但有机会通过产业政策缩小与美国的技术差距,再通过更低的价格取而代之。建议美国总统对中国芯片产业进行更严密的审查,目前,中国集成电路的进口产品有接近50%来自美国。

根据国家《集成电路产业推进纲要》规划,到2030年,中国集成电路产业链主要环节达到国际先进水平,一批企业进入国际第一梯队,实现跨越发展。这也就意味着,在这一规划中,中国企业至少还需要10年多时间去学习、追赶。

稿源:21世纪经济报道

围观 434

2016年11月24日,2016中国集成电路产业促进大会在成都成功召开。大会由工业和信息化部电子信息司、成都市人民政府指导,工业和信息化部软件与集成电路促进中心(CSIP)主办,成都市经济和信息化委员会、成都高新技术产业开发区管理委员会、成都市双流区管理委员会、芯谋市场信息咨询(上海)有限公司协办。


2016中国集成电路产业促进大会

本次大会是在当前我国电子信息产业持续高速增长,集成电路产业飞速发展,信息安全备受关注的大背景下召开的,今年大会的主题是打造安全可靠中国芯生态体系。

成都市市委副书记、代市长罗强,国家集成电路产业投资基金有限公司总经理丁文武,工业和信息化部软件与集成电路促进中心主任卢山,四川省经信委副主任王文胜,清华大学教授、核高基重大专项技术总师、高端芯片联盟秘书长魏少军,国家示范性微电子学院建设专家组组长严晓浪以及工信部电子司、四川省经信委领导出席大会。


成都市市委副书记、代市长罗强致辞

罗强市长在致辞中表示成都将坚持把电子信息产业作为主导产业,突出发展集成电路产业,着力打造完善的集成电路产业发展环境,加快把成都建设成为国家级集成电路产业基地和电子信息产业高地。

丁文武在大会上作了“发挥国家基金引导作用,推动集成电路产业跨越发展”的报告。他指出,大基金成立两年多时间,投资已过半达700亿元人民币,实际出资在430亿元人民币左右,覆盖设计、制造、封装测试、装备材料等整个产业链。丁文武强调,大基金主要来自私募股权投资基金,不是政府补贴和拨款。大基金的首期募资规模是1300亿人民币,而不是1300亿美金。其实,大基金的规模还非常小,五年1300亿元人民币的规模,只不过相当于英特尔一年的投资加研发投入,这是我们不能忽视的。

魏少军在大会致辞中指出,在国家集成电路产业发展领导小组办公室的指导下,由27家高端芯片、基础软件、整机应用等企业、科研院所共同发起成立“高端芯片联盟”,旨在高端芯片领域实现突破。国内IC企业应集结国内甚至国外的优势力量,以开放心态聚集各类资源,打造核心芯片,尤其是要以冷静科学的态度来着力提升。

工业和信息化部软件与集成电路促进中心发布了《安全芯片白皮书》等安全芯片系列产品。工业和信息化部软件与集成电路促进中心还与曙光信息产业股份有限公司、国家信息技术安全研究中心、Cadence分别签署了战略合作协议,将在中国芯推广应用、知识产权、安全可靠、云计算,以及国家集成电路人才培养等领域加强和深化合作。

下午大会分别组织召开高端芯片发展论坛、核心技术与信息安全论坛、产业创新与人才培养论坛暨“创芯工匠”发布仪式。大会还公布了第十一届“中国芯”遴选结果,共颁发最佳市场表现产品12款、最具潜质产品16款、最具创新应用产品6款、安全可靠产品4款,最具投资价值企业9家,新锐设计企业2家。

由工业和信息化部电子信息司指导、工业和信息化部软件与集成电路促进中心组织的“中国芯“评选作为集成电路产业的风向标,得到了众多企业的广泛关注和大力支持。据中国芯评选秘书处统计,2016中国芯评选参选芯片类别涉及可编程逻辑、指纹识别、存储、虚拟现实、射频功率器件、音视频及图像处理、工业控制、WIFI/蓝牙等16个大类,数量占比较往年趋向均匀。主要芯片产品领域的客户有华为、三星、中兴、小米、联想、乐视、海尔、海信等,共征集到来自82家企业的149份申报材料,比2015年高出近60份。这也是中国芯历史上参选面积最大、参选规格最高、参选竞争最为激烈的一次评选。


2016—2017中国集成电路产业促进大会交接仪式

此外,大会还举行了2016—2017中国集成电路产业促进大会举办城市交接仪式,2017中国集成电路产业促进大会将在昆山举办。




围观 307

从中国千亿大基金扶持计划、到“中国制造2025”,政策利好为中国半导体产业带来了前所未有的发展机遇。无疑,抓住这个时间窗口才能重新定义全球市场格局。10月26日,由华夏幸福主办的“2016产业中国年会”在京举行。大会专设集成电路分论坛,在关照全球集成电路产业发展趋势的背景下,探讨本土集成电路产业发展路径。

集成电路被誉为电子信息产业“皇冠上的明珠”,是一个国家电子信息产业的基石。目前,中国IC设计公司数量已从2015年的736家一跃到2016年的1362家,列居世界第一。发展可喜的同时,不能忽略的是,这1300多家公司销售总额,却只与美国高通公司销售额持平,中国集成电路整体的产业质量亟待提升;中国半导体市场全球第一,国产化比例只有不足10%。这些现象说明,本土集成电路产业发展的潜力空间巨大。

集成电路产业发展的终极驱动力是上游技术创新和下游终端需求。2015年,中国集成电路市场规模实现6.1%的增长,规模以上电子信息产业总规模达到15.5万亿元,产量已达全球第一。此外,中国自主终端品牌厂商如华为、中兴、比亚迪、联想、大疆创新等公司的崛起,对半导体产品需求量大增,在半导体芯片产品的采购上,已经成为仅次于美国的全球第二大客户。

上有国家创新意志推动,下有众多终端厂商支持,中国集成电路产业面临千载难逢的发展良机,大有可为。鉴于此,与会嘉宾认为,抓住机遇、实现产业良性发展,加速培育有核心竞争力的新技术和新产品,是中国集成电路产业亟待解决的核心问题。

新机遇:五大产品最被看好

除了传统的3C市场外,物联网、无人驾驶、智能家居、大数据、人工智能、机器人、VR/AR、可穿戴等新兴市场崭露头角,对集成电路催生出新的需求。而随着新型集成电路的诞生,又会大大改变目前的生产制造、物流和销售体系:未来工厂会采用大量智能机器人生产,大量无人机会被应用于物流企业,销售体系会使用大量基于大数据的智能系统……

万变不离其宗。所有电子系统都离不开主处理器、存储、外设、无线通信、电源等模块,无疑这五大基础集成电路需求将非常巨大,而这恰恰也是本土集成电路企业发展的方向。就目前发展而言,五大集成电路产品:MCU、传感器、电源管理、射频模拟器件、功率器件的刚需明显,成为产业或可加持发展的重点方向。

新路径:产业聚集将有更大爆发力

从国外集成电路发展产业发展来看,均将逐渐形成产业集群的格局。国际领先的集成电路企业,一方面加快先进技术和工艺研发,强化核心环节控制力;另一方面推进产业链整合重组,其规模效应带来的竞争优势有持续放大之势,部分领域已形成2-3家企业独大局面。美国硅谷,日本九州地区等都是集聚效应体现的典型案例。

能对产业链上的要素进行最大优化整合的地区,就会拥有更大的产业引力和爆发力。目前,中国集成电路也在形成集群效应,主要的集成电路设计区域聚集在长江三角洲、珠江三角洲、京津环渤海和中西部地区四个区域。其他较小的区域有杭州、南京、合肥、长沙、济南、珠海等。若干区域外城市也纷纷将集成电路产业作为当地“十三五”期间重点发展产业,有望成为中国集成电路产业发展的“第四极”。

与会专家表示,未来中国集成电路产业的发展,会如美国某些县拥有很多优秀的模拟设计企业那样,也会形成更小的有垂直特色的区块。

新前景:行业将迎来爆发式增长

从发展机遇看,目前产业格局面临重塑。参会嘉宾认为,云计算、物联网、大数据等新业态引发的产业变革刚刚兴起,以集成电路和软件为基础的产业规则、发展路径、国际格局尚未最终形成。本土集成电路有望在物联网、汽车电子、智慧厨电、无人机、机器人和智慧城市智慧安防五大新兴应用市场发现机遇。

依托这些新兴市场,可形成上下游产业集聚,如汽车电子产业园、无人机产业园等已经产生集群效应,形成更大引力:中国深圳作为创新之都,最近就吸引了高通、苹果等公司在其地域设立研发中心;作为全球领先的产业新城运营商,华夏幸福也将集成电路列入重点关注和发展的产业,在“一个产业园就是一个产业集群”的理念指引下,推动产业链上下游企业集群聚集。

对于中国集成电路产业的未来,嘉宾们充满信心。嘉宾认为,中国集成电路产业将逐步解决目前存在的创新不足、技术落后、产品低端、同质化竞争等问题,深挖刚需形成产业集聚,必将迎来新一轮爆发式增长。未来,中国将成为全球半导体市场的重量级选手。

(直接点击图片可进入调查页面)

开发板测评图片
围观 403

上证报资讯获悉,27家高端芯片、基础软件、整机应用等重点骨干企业、著名院校和研究院所,近日共同发起成立“中国高端芯片联盟”。该联盟接受国家集成电路产业发展领导小组办公室指导,旨在重点打造“架构-芯片-软件-整机-系统-信息服务”的产业生态体系,推进集成电路产业快速发展。

据介绍,联盟发起单位包括紫光集团、长江存储、中芯国际、华为、中兴,以及工信部电信研究院、中标软件等国内芯片产业链骨干企业及科研院所。另外,近日国际半导体协会(SEMI)公布,2016年、2017年全球将新建至少19座晶圆厂,其中10座建于我国。在联盟成立和晶圆厂建设的推动下,芯片、存储等集成电路细分产业将迎来快速发展机遇。

中国高端芯片联盟以建立产业生态为目标,重点骨干企业为主体,整合各方资源,建立产、学、研、用深度融合的联盟,推动协同创新攻关,促进核心技术和产品应用推广。联盟企业中标软件表示,发展高端芯片,离不开包括操作系统在内的基础软件支撑。公司作为国内支持全部高端芯片的操作系统企业,未来将继续发挥在高端芯片产业的丰富技术积累,继续为各芯片企业做好基础平台,延伸扩展相关上下游产业链。

近年来,我国芯片、存储器国产化进程加速,为集成电路产业发展起到重要推动作用。6月20日,神威太湖之光超级计算机再登全球500强榜首,其所用处理器芯片为完全自主知识产权,表明集成电路国产化大时代开启,全产业链高速成长可期。存储器方面,紫光集团和武汉新芯联手组建的长江存储科技有限责任公司,于7月26日在武汉东湖高新区正式注册成立。长江存储注册资本达到189亿元,一期、二期注册资本均有国家集成产业投资基金参与出资,布局3D NAND Flash等新型存储器领域。国家存储器项目的推进将加快该领域国产化进程。

从行业基本面来看,去年集成电路产业增长最快的领域是工业控制,增长近34%;其次是汽车电子领域,增长超32%。在汽车消费电子等需求的推动下,半导体行业正迎来复苏契机。北美半导体设备制造BB值已连续7个月位于数值1以上。另外,全球最大半导体封测厂日月光,预计下半年业绩将逐季增长,受益通讯、消费电子、工业和车用等产品增长以及毛利率提升,三季度业绩环比增幅将超过20%。全球最大芯片代工制造商台积电约38.7亿美元资本预算获董事会核准,将用于扩充先进制程产能,公司今年资本支出金额由90亿-100亿美元上调至95亿-105亿美元。

机构认为,在3D NAND Flash、10纳米逻辑制程发展下,预计2016年整体晶圆厂支出将达到360亿美元,2017年有望提升至407亿美元,增长约13%。从企业层面来看,台积电第三季度接单明显,呈现满载情况,包括28/40纳米制程产能供不应求。从目前二线晶圆代工厂产能利用率提升,以及台积电产能供应不及的现象来看,今年下半年,整体供应链出货将趋乐观,传统旺季效应可望全面启动。

券商研报显示,目前我国集成电路市场规模占全球60%,但自给率仅为27%,存在较大提升空间。芯片作为集成电路最重要的组成部分,在国家大基金的推动,以及高端芯片联盟的技术协同下,该行业将迎来快速发展机遇,并给产业链相关的操作系统等带来市场扩容空间。

文章来源:新浪科技

围观 277

页面

订阅 RSS - 集成电路