集成电路

伟大的发明与人物总会被历史验证与牢记,在集成电路发展历程中,有很多人做出了突出的贡献,让我们的生活产生了翻天覆地的变化。

1、肖克利、巴丁、布拉顿(三人)

晶体管的发明人

晶体管的问世,是微电子革命的先声,也为集成电路的诞生吹响了号角。

1947年12月,美国贝尔实验室的肖克利、巴丁和布拉顿组成的研究小组,研制出一种点接触型的锗晶体管。晶体管出现后,人们就能用一个小巧的、消耗功率低的电子器件,来代替体积大、功率消耗大的电子管了。

晶体管的问世

1956年,肖克利、巴丁、布拉顿三人,因发明晶体管同时荣获诺贝尔物理学奖。肖克利被称为“晶体管之父”,利用他的名声,招募了一批杰出的年青科学家,其中有大名鼎鼎的“八叛逆”,为后续一大批知名半导体公司的创立打下了基础。

2、杰克·基尔比

集成电路之父

集成电路的出现,开创了电子技术历史的新纪元,奠定了现代信息技术的基础。

1958年9月12日,基尔比研制出世界上第一块集成电路,成功地实现了把电子器件集成在一块半导体材料上的构想,并通过了德州仪器公司高层管理人员的检查。请记住这一天,集成电路取代了晶体管,为开发电子产品的各种功能铺平了道路,并且大幅度降低了成本,使微处理器的出现成为了可能,开创了电子技术历史的新纪元。2000年基尔比因为发明集成电路而获得当年的诺贝尔物理学奖。

集成电路

3、罗伯特·诺伊斯

科学、商业双料巨人

可商业生产的集成电路,使半导体进入了商用时代。

罗伯特·诺伊斯在基尔比的基础上发明了可商业生产的集成电路,使半导体产业由“发明时代”进入了“商用时代”。1971年,诺伊斯所在的Intel成功地在一块12平方毫米的芯片上集成了2300个晶体管,制成了一款包括运算器、控制器在内的可编程序运算芯片,也就是我们现在所说的中央处理单元(CPU),又称微处理器,这也是世界上第一款微处理器——4004。自此英特尔(Intel)开始了飞速发展,从1968年的收入为零直到今天超过三百五十亿美金营业额。


4、琼·赫尔尼

奠定了硅在电子产业中的地位

半导体生产发生了革命性的变化。

1959年,Jean Hoerni发明了平面工艺,一种叫做光学蚀刻的处理方法。开始,他用的是一片锗或硅,然后他在上面喷洒上一层叫做光阻剂的物质。如果你把光照在上面,光阻剂就会变得坚硬,然后你就可以用一种特殊的化学药品清除掉没有被光照射到的光阻剂。所以,赫尔尼就创造了一个光罩,它就像一张底片,上面有一簇小孔,用来过滤掉不清洁的东西,然后让它在光线中翻动。在化学洗涤之后,金属板上只要是留下光阻剂的地方,杂质就不会散落到下面。来解决平面晶体管的可靠性问题,因而使半导体生产发生了革命性的变化。堪称为“20世纪意义最重大的成就之一”,并称其奠定了硅作为电子产业中关键材料的地位。


5、戈登·摩尔

摩尔定律硅谷的基石

摩尔定律像一股不可抗拒的自然力量,统治了硅谷乃至全球计算机业三十多年。

1965年,有一天摩尔离开硅晶体车间坐下来,拿了一把尺子和一张纸,画了个草图。纵轴代表不断发展的芯片,横轴为时间,结果是很有规律的几何增长。这一发现发表在当年第35期《电子》杂志上。这篇不经意之作也是迄今为止半导体历史上最具意义的论文。

摩尔定律的伟大在于,半导体行业的工程师们遵循着这一定律,不仅每18个月将晶体管的数量翻一翻,更是意味着同样性能的芯片每18个月体积就可以缩小一半,成本减少一半。


6、安迪·格罗夫

微处理器之王

印有“Intel Inside”品牌标志的处理器成了世界上80%计算机的心脏。

从1987年接过英特尔的CEO接力棒之后,安迪·格罗夫不断以打破传统、挑战现有逻辑的战略思维,使微处理器这颗数字革命的心脏强劲跳动,为数字时代提供源源不断的动力。


1986年格罗夫提出的新的口号“英特尔,微处理器公司”,毅然舍弃储存业务把英特尔的主营业务转到微处理器上去。同年英特尔推出386系列处理器,又相继推出486,奔腾系列中央处理器,处理器的性能越来越强大,速度越来越快,个人电脑时代来临了。“Intel Inside”一度成为本产业的黄金标准,响彻全球也在改变着世界。

7、胡正明

FinFET等多种新结构器件的发明人

对半导体器件的开发及未来的微型化做出了重大贡献。

胡正明教授领导研究出BSIM,该数学模型于1997年被国际上38家大公司参与的晶体管模型理事会选为设计芯片的第一个且唯一的国际标准;发明了在国际上极受注目的FinFET等多种新结构器件;提出热电子失效的物理机制,开发出用碰撞电离电流快速预测器件寿命的方法,并且提出薄氧化层失效的物理机制和用高电压快速预测薄氧化层寿命的方法;首创了在器件可靠性物理的基础上的IC可靠性的计算机数值模拟工具。


8、张忠谋

集成电路代工产业的缔造者

一个人定义了一个产业,一个人让整个集成电路行业更有活力。

1987年,张忠谋创建了全球第一家专业代工公司——台湾积体电路制造股份有限公司,开创了半导体代工时代。台积电模式创造了两个新的行业——晶圆代工厂和Fabless。由于省去了费用高昂的晶圆制造环节,集成电路行业整体门槛降低,诞生了一大批新生的具有活力的集成电路设计公司,为整个集成电路行业带来了新活力与创意。集成电路细分工时代全面到来,一个崭新的更具活力的集成电路行业展现在我们面前。


整理文章为传播相关技术,版权归原作者所有,如有侵权,请联系删除

围观 9

集成电路检修是是一件浩大的工程,因为集成电路引脚多而且很密,拆卸起来十分的困难,甚至有时还会损害集成电路及电路板。下面几种行之有效的集成电路拆卸方法,可供大家参考。

1、多股铜线吸锡拆卸法

就是利用多股铜芯塑胶线,去除塑胶外皮,使用多股铜芯丝(可利用短线头)。使用前先将多股铜芯丝 上松香酒精溶液,待电烙铁烧热后将多股铜芯丝放到集成块引脚上加热,这样引脚上的锡焊就会被铜丝吸附,吸上焊锡的部分可剪去,重复进行几次就可将引脚上的焊锡全部吸走。有条件也可使用屏蔽线内的编织线。只要把焊锡吸完,用镊子或小“一”字螺丝刀轻轻一撬,集成块即可取下。

2、吸锡器吸锡拆卸法

使用吸锡器拆卸集成块,这是一种常用的专业方法,使用工具为普通吸、焊两用电烙铁,功率在35W以上。拆卸集成块时,只要将加热后的两用电烙铁头放在要拆卸的集成块引脚上,待焊点锡融化后被吸入细锡器内,全部引脚的焊锡吸完后集成块即可拿掉。

3、增加焊锡融化拆卸法

该方法是一种省事的方法,只要给待拆卸的集成块引脚上再增加一些焊锡,使每列引脚的焊点连接起来,这样以利于传热,便于拆卸。拆卸时用电烙铁每加热一列引脚就用尖镊子或小“一”字螺丝刀撬一撬,两列引脚轮换加热,直到拆下为止。一般情况下,每列引脚加热两次即可拆下。

4、医用空心针头拆卸法

取医用8至12号空心针头几个。使用时针头的内经正好套住集成块引脚为宜。拆卸时用烙铁将引脚焊锡溶化,及时用针头套住引脚,然后拿开烙铁并旋转针头,等焊锡凝固后拔出针头。这样该引脚就和印制板完全分开。所有引脚如此做一遍后,集成块就可轻易被拿掉。

5、电烙铁毛刷配合拆卸法

该方法简单易行,只要有一把电烙铁和一把小毛刷即可。拆卸集成块时先把电烙铁加热,待达到溶锡温度将引脚上的焊锡融化后,趁机用毛刷扫掉溶化的焊锡。这样就可使集成块的引脚与印制板分离。该方法可分脚进行也可分列进行。最后用尖镊子或小“一”字螺丝刀撬下集成块。

本文转载自:21IC
转载地址:
http://www.21ic.com/app/eda/201801/749275.htm

围观 12

伟大的发明与人物总会被历史验证与牢记,在集成电路发展历程中,有很多人做出了突出的贡献,让我们的生活产生了翻天覆地的变化。集成电路史上最著名的10个人。

肖克利、巴丁、布拉顿——晶体管的发明人

晶体管的问世,是微电子革命的先声,也为集成电路的诞生吹响了号角。1947年12月,美国贝尔实验室的肖克利、巴丁和布拉顿组成的研究小组,研制出一种点接触型的锗晶体管。晶体管出现后,人们就能用一个小巧的、消耗功率低的电子器件,来代替体积大、功率消耗大的电子管了。

1956年,肖克利、巴丁、布拉顿三人,因发明晶体管同时荣获诺贝尔物理学奖。肖克利被称为“晶体管之父”,利用他的名声,招募了一批杰出的年青科学家,其中有大名鼎鼎的“八叛逆”,为后续一大批知名半导体公司的创立打下了基础。

杰克·基尔比——集成电路之父

集成电路的出现,开创了电子技术历史的新纪元,奠定了现代信息技术的基础。1958年9月12日,基尔比研制出世界上第一块集成电路,成功地实现了把电子器件集成在一块半导体材料上的构想,并通过了德州仪器公司高层管理人员的检查。

请记住这一天,集成电路取代了晶体管,为开发电子产品的各种功能铺平了道路,并且大幅度降低了成本,使微处理器的出现成为了可能,开创了电子技术历史的新纪元。2000年基尔比因为发明集成电路而获得当年的诺贝尔物理学奖。

罗伯特·诺伊斯——科学、商业双料巨人

可商业生产的集成电路,使半导体进入了商用时代。罗伯特·诺伊斯在基尔比的基础上发明了可商业生产的集成电路,使半导体产业由“发明时代”进入了“商用时代”。

1971年,诺伊斯所在的Intel成功地在一块12平方毫米的芯片上集成了2300个晶体管,制成了一款包括运算器、控制器在内的可编程序运算芯片,也就是我们现在所说的中央处理单元(CPU),又称微处理器,这也是世界上第一款微处理器——4004。

自此英特尔(Intel)开始了飞速发展,从1968年的收入为零直到今天超过三百五十亿美金营业额。

琼·赫尔尼——奠定了硅在电子产业中的地位

半导体生产发生了革命性的变化。1959年,Jean Hoerni发明了平面工艺,一种叫做光学蚀刻的处理方法。

开始,他用的是一片锗或硅,然后他在上面喷洒上一层叫做光阻剂的物质。如果你把光照在上面,光阻剂就会变得坚硬,然后你就可以用一种特殊的化学药品清除掉没有被光照射到的光阻剂。

所以,赫尔尼就创造了一个光罩,它就像一张底片,上面有一簇小孔,用来过滤掉不清洁的东西,然后让它在光线中翻动。在化学洗涤之后,金属板上只要是留下光阻剂的地方,杂质就不会散落到下面。

来解决平面晶体管的可靠性问题,因而使半导体生产发生了革命性的变化。堪称为“20世纪意义最重大的成就之一”,并称其奠定了硅作为电子产业中关键材料的地位。

戈登·摩尔——摩尔定律硅谷的基石

摩尔定律像一股不可抗拒的自然力量,统治了硅谷乃至全球计算机业三十多年。1965年,有一天摩尔离开硅晶体车间坐下来,拿了一把尺子和一张纸,画了个草图。纵轴代表不断发展的芯片,横轴为时间,结果是很有规律的几何增长。

这一发现发表在当年第35期《电子》杂志上。这篇不经意之作也是迄今为止半导体历史上最具意义的论文。   

摩尔定律的伟大在于,半导体行业的工程师们遵循着这一定律,不仅每18个月将晶体管的数量翻一翻,更是意味着同样性能的芯片每18个月体积就可以缩小一半,成本减少一半。

安迪·格罗夫——微处理器之王

印有“Intel Inside”品牌标志的处理器成了世界上80%计算机的心脏。从1987年接过英特尔的CEO接力棒之后,安迪·格罗夫不断以打破传统、挑战现有逻辑的战略思维,使微处理器这颗数字革命的心脏强劲跳动,为数字时代提供源源不断的动力。

1986年格罗夫提出的新的口号“英特尔,微处理器公司”,毅然舍弃储存业务把英特尔的主营业务转到微处理器上去。同年英特尔推出386系列处理器,又相继推出486,奔腾系列中央处理器,处理器的性能越来越强大,速度越来越快,个人电脑时代来临了。“Intel Inside”一度成为本产业的黄金标准,响彻全球也在改变着世界。

胡正明——FinFET等多种新结构器件的发明人

对半导体器件的开发及未来的微型化做出了重大贡献。胡正明教授领导研究出BSIM,该数学模型于1997年被国际上38家大公司参与的晶体管模型理事会选为设计芯片的第一个且唯一的国际标准;

发明了在国际上极受注目的FinFET等多种新结构器件;提出热电子失效的物理机制,开发出用碰撞电离电流快速预测器件寿命的方法,并且提出薄氧化层失效的物理机制和用高电压快速预测薄氧化层寿命的方法;首创了在器件可靠性物理的基础上的IC可靠性的计算机数值模拟工具。

张忠谋——集成电路代工产业的缔造者

一个人定义了一个产业,一个人让整个集成电路行业更有活力。1987年,张忠谋创建了全球第一家专业代工公司——台湾积体电路制造股份有限公司,开创了半导体代工时代。

台积电模式创造了两个新的行业——晶圆代工厂和Fabless。由于省去了费用高昂的晶圆制造环节,集成电路行业整体门槛降低,诞生了一大批新生的具有活力的集成电路设计公司,为整个集成电路行业带来了新活力与创意。

集成电路细分工时代全面到来,一个崭新的更具活力的集成电路行业展现在我们面前。

来源:EDA365电子论坛

围观 11

本文详细阐述了混合集成电路电磁干扰产生的原因,并结合混合集成电路的工艺特点提出了系统电磁兼容设计中应注意的问 题和采取的具体措施,为提高混合集成电路的电磁兼容性奠定了基础。 

1 引言   

混合集成电路(Hybrid Integrated Circuit)是由半导体集成工艺与厚(薄)膜工艺结合而制成的集成电路。混合集成电 路是在基片上用成膜方法制作厚膜或薄膜元件及其互连线,并在同一基片上将分立的半导体芯片、单片集成电路或微型元件混合 组装,再外加封装而成。具有组装密度大、可靠性高、电性能好等特点。随着电路板尺寸变小、布线密度加大以及工作频率的不断提高,电路中的电磁干扰现象也越来越突出,电磁兼容问题也就成 为一个电子系统能否正常工作的关键。电路板的电磁兼容设计成为系统设计的关键。 

2 电磁兼容原理   

电磁兼容是指电子设备和电源在一定的电磁干扰环境下正常可靠工作的能力,同时也是电子设备和电源限制自身产生电磁干 扰和避免干扰周围其它电子设备的能力。任何一个电磁干扰的发生必须具备三个基本条件:首先要具备干扰源,也就是产生有害电磁场的装置或设备;其次是要具有传 播干扰的途径,通常认为有两种方式:传导耦合方式和辐射耦合方式,第三是要有易受干扰的敏感设备。因此,解决电磁兼容性问题 应针对电磁干扰的三要素,逐一进行解决:减小干扰发生元件的干扰强度;切断干扰的传播途径;降低系统对干扰的敏感程度。  

混合集成电路设计中存在的电磁干扰有: 传导干扰、串音干扰以及辐射干扰。在解决EMI问题时,首先应确定发射源的耦合 途径是传导的、辐射的,还是串音。如果一个高幅度的瞬变电流或快速上升的电压出现在靠近载有信号的导体附近,电磁干扰的 问题主要是串音。如果干扰源和敏感器件之间有完整的电路连接,则是传导干扰。而在两根传输高频信号的平行导线之间则会产 生辐射干扰。  

3 电磁兼容设计   

在混合集成电路电磁兼容性设计时首先要做功能性检验,在方案已确定的电路中检验电磁兼容性指标能否满足要求,若不满 足就要修改参数来达到指标,如发射功率、工作频率、重新选择器件等。其次是做防护性设计,包括滤波、屏蔽、接地与搭接设 计等。第三是做布局的调整性设计,包括总体布局的检验,元器件及导线的布局检验等。通常,电路的电磁兼容性设计包括:工 艺和部件的选择、电路布局及导线的布设等。 

3.1工艺和部件的选取   

混合集成电路有三种制造工艺可供选择,单层薄膜、多层厚膜和多层共烧厚膜。薄膜工艺能够生产高密度混合电路所需的小 尺寸、低功率和高电流密度的元器件,具有高质量、稳定、可靠和灵特点,适合于高速高频和高封装密度的电路中。但只能 做单层布线且成本较高。多层厚膜工艺能够以较低的成本制造多层互连电路,从电磁兼容的角度来说,多层布线可以减小线路板 的电磁辐射并提高线路板的抗干扰能力。因为可以设置专门的电源层和地层,使信号与地线之间的距离仅为层间距离。这样,板 上所有信号的回路面积就可以降至最小,从而有效减小差模辐射。  

其中多层共烧厚膜工艺具有更多的优点,是目前无源集成的主流技术。它可以实现更多层的布线,易于内埋元器件,提高组 装密度,具有良好的高频特性和高速传输特性。此外,与薄膜技术具有良好的兼容性,二者结合可实现更高组装密度和更好性能 的混合多层电路。  

混合电路中的有源器件一般选用裸芯片,没有裸芯片时可选用相应的封装好的芯片,为得到最好的EMC特性,尽量选用表贴 式芯片。选择芯片时在满足产品技术指标的前提下,尽量选用低速时钟在 HC能用时绝不使用AC,CMOS4000能行就不用HC。电容 应具有低的等效串联电阻,这样可以避免对信号造成大的衰减。混合电路的封装可采用可伐金属的底座和壳盖,平行缝焊,具有很好的屏蔽作用。

3.2电路的布局   

在进行混合微电路的布局划分时,首先要考虑三个主要因素:输入/输出引脚的个数,器件密度和功耗。一个实用的规则是 片状元件所占面积为基片的20% ,每平方英寸耗散功率不大于2W。在器件布置方面,原则上应将相互有关的器件尽量靠近,将数字电路、模拟电路及电源电路分别放置,将高频电路与低频电 路分开。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。对时钟电路和高频电路等主要干扰和辐射源应单 独安排,远离敏感电路。输入输出芯片要位于接近混合电路封装的I/O出口处。高频元器件尽可能缩短连线,以减少分布参数和相互间的电磁干扰,易受干扰元器件不能相互离得太近,输入输出尽量远离 。震荡器尽可能靠近使用时钟芯片的位置,并远离信号接口和低电平信号芯片。元器件要与基片的一边平行或垂直,尽可能使元 器件平行排列,这样不仅会减小元器件之间的分布参数,也符合混合电路的制造工艺,易于生产。在混合电路基片上电源和接地的引出焊盘应对称布置,最好均匀地分布许多电源和接地的I/O连接。裸芯片的贴装区连接到最 负的电位平面。在选用多层混合电路时,电路板的层间安排随着具体电路改变,但一般具有以下特征。

(1)电源和地层分配在内层,可视为屏蔽层,可以很好地抑制电路板上固有的共模RF干扰,减小高频电源的分布阻抗。

(2)板内电源平面和地平面尽量相互邻近,一般地平面在电源平面之上,这样可以利用层间电容作为电源的平滑电容,同 时接地平面对电源平面分布的辐射电流起到屏蔽作用。

(3)布线层应尽量安排与电源或地平面相邻以产生通量对消作用。  

3.3导线的布局   

在电路设计中,往往只注重提高布线密度,或追求布局均匀,忽视了线路布局对预防干扰的影响,使大量的信号辐射到空间 形成干扰,可能会导致更多的电磁兼容问题。因此,良好的布线是决定设计成功的关键。  

3.3.1 地线的布局   

地线不仅是电路工作的电位参考点,还可以作为信号的低阻抗回路。地线上较常见的干扰就是地环路电流导致的地环路干扰 。解决好这一类干扰问题,就等于解决了大部分的电磁兼容问题。地线上的噪音主要对数字电路的地电平造成影响,而数字电路 输出低电平时,对地线的噪声更为敏感。地线上的干扰不仅可能引起电路的误动作,还会造成传导和辐射发射。因此,减小这些 干扰的重点就在于尽可能地减小地线的阻抗(对于数字电路,减小地线电感尤为重要)。地线的布局要注意以下几点[3]:  

(1)根据不同的电源电压,数字电路和模拟电路分别设置地线。  

(2)公共地线尽可能加粗。在采用多层厚膜工艺时,可专门设置地线面,这样有助于减小环路面积,同时也降低了接受天 线的效率。并且可作为信号线的屏蔽体。  

(3)应避免梳状地线,这种结构使信号回流环路很大,会增加辐射和敏感度,并且芯片之间的公共阻抗也可能造成电路的 误操作。  

(4)板上装有多个芯片时,地线上会出现较大的电位差,应把地线设计成封闭环路,提高电路的噪声容限。  

(5)同时具有模拟和数字功能的电路板,模拟地和数字地通常是分离的,只在电源处连接。

3.3.2 电源线的布局   

一般而言,除直接由电磁辐射引起的干扰外,经由电源线引起的电磁干扰最为常见。因此电源线的布局也很重要,通常应遵 守以下规则[3,4]。  

(1)电源线尽可能靠近地线以减小供电环路面积,差模辐射小,有助于减小电路交扰。不同电源的供电环路不要相互重叠 。  

(2)采用多层工艺时,模拟电源和数字电源分开,避免相互干扰。不要把数字电源与模拟电源重叠放置,否则就会产生耦 合电容,破坏分离度。  

(3)电源平面与地平面可采用完全介质隔离,频率和速度很高时,应选用低介电常数的介质浆料。电源平面应靠近接地平 面,并安排在接地平面之下,对电源平面分布的辐射电流起到屏蔽作用。  

(4)芯片的电源引脚和地线引脚之间应进行去耦。去耦电容采用0.01uF的片式电容,应贴近芯片安装,使去耦电容的回路 面积尽可能减小。  

(5)选用贴片式芯片时,尽量选用电源引脚与地引脚靠得较近的芯片,可以进一步减小去耦电容的供电回路面积,有利于 实现电磁兼容。  

3.3.3信号线的布局   

在使用单层薄膜工艺时,一个简便适用的方法是先布好地线,然后将关键信号,如高速时钟信号或敏感电路靠近它们的地回路布置,最后对其它电路布线。信号线的布置最好根据信号的流向顺序排,使电路板上的信号走向流畅。如果要把EMI减到最小,就让信号线尽量靠近与它构成的回流信号线,使回路面积尽可能小,以免发生辐射干扰。低电平信 号通道不能靠近高电平信号通道和无滤波的电源线,对噪声敏感的布线不要与大电流、高速开关线平行。如果可能,把所有关键 走线都布置成带状线。不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等)应相互远离,不要平 行走线。信号间的串扰对相邻平行走线的长度和走线间距极其敏感,所以尽量使高速信号线与其它平行信号线间距拉大且平行长 度缩小。  

导带的电感与其长度和长度的对数成正比,与其宽度的对数成反比。因此,导带要尽可能短,同一元件的各条地址线或数据 线尽可能保持长度一致,作为电路输入输出的导线尽量避免相邻平行最好在之间加接地线,可有效抑制串扰。低速信号的布线 密度可以相对大些,高速信号的布线密度应尽量小。 

在多层厚膜工艺中,除了遵守单层布线的规则外还应注意:尽量设计单独的地线面,信号层安排与地层相邻。不能使用时,必 须在高频或敏感电路的邻近设置一根地线。分布在不同层上的信号线向应相互垂直,这样可以减少线间的电场和磁场耦合干扰 ;同一层上的信号线保持一定间距,最好用相应地线回路隔离,减少线间信号串扰。每一条高速信号线要限制在同一层上。信号 线不要离基片边缘太近,否则会引起特征阻抗变化,而且容易产生边缘场,增加向外的辐射。 

3.3.4 时钟线路的布局   

时钟电路在数字电路中占有重要地位,同时又是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的频谱 可达160MHz。因此设计好时钟电路是保证达到整个电路电磁兼容的关键关于时钟电路的布局,有以下注意事项:  

(1)不要采用菊花链结构传送时钟信号,而应采用星型结构,即所有的时钟负载直接与时钟功率驱动器相互连接。  

(2)所有连接晶振输入/ 输出端的导带尽量短,以减少噪声干扰及分布电容对晶振的影响。 

(3)晶振电容地线应使用尽量宽而短的导带连接至器件上;离晶振最近的数字地引脚,应尽量减少过孔。

电磁兼容之家

围观 22

独特的GreenPAK™可定制技术增强设计灵活性和可扩展性,推动汽车行业未来发展

2019年8月7日 – 高度集成电源管理、AC/DC电源转换、充电和蓝牙低功耗技术供应商Dialog半导体公司(德国证券交易所交易代码:DLG)日前宣布,率先推出针对汽车应用的可配置混合信号IC(CMIC)SLG46620-A。

在今天先进的汽车市场中,制造商需要部署最新的安全性、舒适性和自动驾驶等功能,这些功能要求越来越多的集成电路(IC)。目前支持这些功能的解决方案局限于分立器件和标准IC,需要很大的物料清单来支持。

功能丰富而强大的SLG46620-A将Dialog的GreenPAK™平台引入汽车领域,可以很好地应对这些挑战,帮助制造商降低项目成本、加速产品上市、并统一开发流程。该CMIC可以取代以往汽车应用中的数十颗元件,从而优化灵活性、尺寸和降低BOM成本。

每颗汽车级GreenPAK基础芯片均可进行配置实现多个符合AEC-Q100标准的IC之功能,包括电源时序、电压监测、系统复位、LED控制、频率检测、传感器接口等等。每颗定制的工厂配置的IC都配有独一无二的料号、丝印、汽车级数据手册和生产件批准程序(PPAP)。在生产中,客户独特的GreenPAK CMIC将在工厂进行配置和测试,以确保其功能规格符合汽车可靠性级别要求。

该CMIC有助于OEM创建灵活的基础平台,这些平台可以轻松进行定制,而无需增加额外设计费用。Dialog汽车级GreenPAK产品组合的可扩展特性使客户能够选择最适合其需求和预算的CMIC。

Dialog半导体公司汽车业务部高级副总裁Tom Sandoval表示:“汽车电子设计人员将极大的受益于SLG46620-A CMIC器件所提供的灵活性和低延迟特性。由于GreenPAK产品能够快速有效地处理异步输入,SLG46620-A是实现安全功能特性的理想选择。这是Dialog将为不断发展的汽车市场提供一系列CMIC中的第一款器件。”

了解更多有关SLG46620-A产品信息,敬请浏览网页 https://www.dialog-semiconductor.com/products/slg46620-a

围观 140

目前的电路板,主要由以下组成:

线路与图面(Pattern):线路是做为原件之间导通的工具,在设计上会另外设计大铜面作为接地及电源层。线路与图面是同时做出的。

介电层(Dielectric):用来保持线路及各层之间的绝缘性,俗称为基材。

孔(Through hole / via):导通孔可使两层次以上的线路彼此导通,较大的导通孔则做为零件插件用,另外有非导通孔(nPTH)通常用来作为表面贴装定位,组装时固定螺丝用。

防焊油墨(Solder resistant /Solder Mask) :并非全部的铜面都要吃锡上零件,因此非吃锡的区域,会印一层隔绝铜面吃锡的物质(通常为环氧树脂),避免非吃锡的线路间短路。根据不同的工艺,分为绿油、红油、蓝油。

丝印(Legend /Marking/Silk screen):此为非必要之构成,主要的功能是在电路板上标注各零件的名称、位置框,方便组装后维修及辨识用。

表面处理(Surface Finish):由于铜面在一般环境中,很容易氧化,导致无法上锡(焊锡性不良),因此会在要吃锡的铜面上进行保护。保护的方式有喷锡(HASL),化金(ENIG),化银(Immersion Silver),化锡(Immersion TIn),有机保焊剂(OSP),方法各有优缺点,统称为表面处理。

PCB板特点

可高密度化。数十年来,印制板高密度能够随着集成电路集成度提高和安装技术进步而发展着。

高可靠性。通过一系列检查、测试和老化试验等可保证PCB长期(使用期,一般为20年)而可靠地工作着。

可设计性。对PCB各种性能(电气、物理、化学、机械等)要求,可以通过设计标准化、规范化等来实现印制板设计,时间短、效率高。

可生产性。采用现代化管理,可进行标准化、规模(量)化、自动化等生产、保证产品质量一致性。

可测试性。建立了比较完整测试方法、测试标准、各种测试设备与仪器等来检测并鉴定PCB产品合格性和使用寿命。

可组装性。PCB产品既便于各种元件进行标准化组装,又可以进行自动化、规模化批量生产。同时,PCB和各种元件组装部件还可组装形成更大部件、系统,直至整机。

可维护性。由于PCB产品和各种元件组装部件是以标准化设计与规模化生产,因而,这些部件也是标准化。所以,一旦系统发生故障,可以快速、方便、灵活地进行更换,迅速恢服系统工作。当然,还可以举例说得更多些。如使系统小型化、轻量化,信号传输高速化等。

集成电路特点

集成电路具有体积小,重量轻,引出线和焊接点少,寿命长,可靠性高,性能好等优点,同时成本低,便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用,同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备,其装配密度比晶体管可提高几十倍至几千倍,设备的稳定工作时间也可大大提高。

集成电路应用实例

1. 555触摸定时开关

集成电路IC1是一片555定时电路,在这里接成单稳态电路。平时由于触摸片P端无感应电压,电容C1通过555第7脚放电完毕,第3脚输出为低电平,继电器KS释放,电灯不亮。

当需要开灯时,用手触碰一下金属片P,人体感应的杂波信号电压由C2加至555的触发端,使555的输出由低变成高电平,继电器KS吸合,电灯点亮。同时,555第7脚内部截止,电源便通过R1给C1充电,这就是定时的开始。

当电容C1上电压上升至电源电压的2/3时,555第7脚道通使C1放电,使第3脚输出由高电平变回到低电平,继电器释放,电灯熄灭,定时结束。

定时长短由R1、C1决定:T1=1。1R1*C1。按图中所标数值,定时时间约为4分钟。D1可选用1N4148或1N4001。

2. 单电源变双电源电路

附图电路中,时基电路555接成无稳态电路,3脚输出频率为20KHz、占空比为1:1的方波。3脚为高电平时,C4被充电;低电平时,C3被充电。由于VD1、VD2的存在,C3、C4在电路中只充电不放电,充电最大值为EC,将B端接地,在A、C两端就得到+/-EC的双电源。本电路输出电流超过50mA。

PCB板和集成电路的区别

集成电路是一般是指芯片的集成,像主板上的北桥芯片,CPU内部,都是叫集成电路,原始名也是叫集成块的。而印刷电路是指我们通常看到的电路板等,还有在电路板上印刷焊接芯片。

集成电路(IC)是焊接在PCB板上的;PCB版是集成电路(IC)的载体。PCB板就是印刷电路板(Printed circuit board,PCB)。印刷电路板几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件,印刷电路板都是镶在大小各异的PCB上的。除了固定各种小零件外,印刷电路板的主要功能是进行上头各项零件的相互电气连接。

简单的说集成电路是把一个通用电路集成到一块芯片上,它是一个整体,一旦它内部有损坏 ,那这个芯片也就损坏了,而PCB是可以自己焊接元件的,坏了可以换元件。

文章整理自网络,版权归原作者所有。

围观 305

集成电路按晶体管的性质分为TTL和CMOS两大类,TTL以速度见长,CMOS以功耗低而著称,其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。

有初学者在使用CMOS集成电路时,有些多余的输入端,做悬空处理,是非常不当的做法。

CMOS电路的输入端是不允许悬空的,因为悬空会使电位不定,破坏正常的逻辑关系。另外,悬空时输入阻抗高,易受外界噪声干扰,使电路产生误动作,而且也极易造成栅极感应静电而击穿。所以“与”门,“与非”门的多余输入端要接高电平,“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高,功耗也不需特别考虑时,则可以将多余输入端与使用端并联。

除了以上这一点,关于CMOS集成电路的使用,在认真阅读产品说明及有关资料,了解其引脚分布及极限参数外,还应注意以下几个问题。

1、电源问题

(1)CMOS集成电路的工作电压一般在3-18V,但当应用电路中有门电路的模拟应用(如脉冲振荡、线性放大)时,最低电压则不应低于4.5V。由于CMOS集成电路工作电压宽,故使用不稳压的电源电路CMOS集成电路也可以正常工作,但是工作在不同电源电压的器件,其输出阻抗、工作速度和功耗是不相同的,在使用中一定要注意。

(2)CMOS集成电路的电源电压必须在规定范围内,不能超压,也不能反接。因为在制造过程中,自然形成许多寄生二极管,在正常电压下,这些二极管皆处于反偏,对逻辑功能无影响,但是由于这些寄生二极管的存在,一旦电源电压过高或电压极性接反,就会使电路产生损坏。

2、驱动能力问题

CMOS电路的驱动能力的提高,除选用驱动能力较强的缓冲器来完成之外,还可将同一个芯片几个同类电路并联起来提高,这时驱动能力提高到N倍(N为并联门的数量)。

3、输入端的问题

(1)输入端接长导线时的保护。

在应用中有时输入端需要接长的导线,而长输入线必然有较大的分布电容和分布电感,易形成LC振荡,特别当输入端一旦发生负电压,极易破坏CMOS中的保护二极管。其保护办法为在输入端处接一个电阻。

(2)输入端的静电防护。

虽然各种CMOS输入端有抗静电的保护措施,但仍需小心对待,在存储和运输中最好用金属容器或者导电材料包装,不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时,工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏,如不宜穿尼龙、化纤衣服,手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时,使用的设备必须良好接地。

(3) 输入信号的上升和下降时间不易过长,否则一方面容易造成虚假触发而导致器件失去正常功能,另一方面还会造成大的损耗。

对于74HC系列限于0.5us以内。若不满足此要求,需用施密特触发器件进行输入整形。

(4)CMOS电路具有很高的输入阻抗,致使器件易受外界干扰、冲击和静电击穿,所以为了保护CMOS管的氧化层不被击穿,一般在其内部输入端接有二极管保护电路。

输入保护网络的引入使器件的输入阻抗有一定下降,但仍在108Ω以上。这样也给电路的应用带来了一些限制:

(A)输入电路的过流保护。CMOS电路输入端的保护二极管,其导通时电流容限一般为1mA在可能出现过大瞬态输入电流(超过10mA)时,应串接输入保护电阻。例如,当输入端接的信号,其内阻很小、或引线很长、或输入电容较大时,在接通和关断电源时,就容易产生较大的瞬态输入电流,这时必须接输入保护电阻,若VDD=10V,则取限流电阻为10KΩ即可。

(B) 输入信号必须在VDD到VSS之间,以防二极管因正向偏置电流过大而烧坏。因此在工作或测试时,必须按照先接通电源后加入信号,先撤除信号后关电源的顺序进行操作。在安装,改变连接,拔插时,必须切断电源,以防元件受到极大的感应或冲击而损坏。

(C)由于保护电路吸收的瞬间能量有限,太大的瞬间信号和过高的静电电压将使保护电路失去作用。所以焊接时电烙铁必须可靠接地,以防漏电击穿器件输入端,一般使用时,可断电后利用电烙铁的余热进行焊接,并先焊其接地管脚。

(D)要防止用大电阻串入VDD或VSS端,以免在电路开关期间由于电阻上的压降引起保护二极管瞬时导通而损坏器件。

4、CMOS的接口电路问题

(1)CMOS电路与运放连接。当和运放连接时,若运放采用双电源,CMOS采用的是独立的另一组电源。若运放使用单电源,且与CMOS使用的电源一样,则可直接相连。

(2)CMOS与TTL等其它电路的连接。在电路中常遇到TTL电路和CMOS电路混合使用的情况,由于这些电路相互之间的电源电压和输入、输出电平及负载能力等参数不同,因此他们之间的连接必须通过电平转换或电流转换电路,使前级器件的输出的逻辑电平满足后级器件对输入电平的要求,并不得对器件造成损坏。逻辑器件的接口电路主要应注意电平匹配和输出能力两个问题,并与器件的电源电压结合起来考虑。下面分两种情况来说明:

(A)TTL到CMOS的连接。用TTL电路去驱动CMOS电路时,由于CMOS电路是电压驱动器件,所需电流小,因此电流驱动能力不会有问题,主要是电压驱动能力问题,TTL电路输出高电平的最小值为2.4V,而CMOS电路的输入高电平一般高于3.5V,这就使二者的逻辑电平不能兼容。为此可在TTL的输出端与电源之间接一个电阻R(上拉电阻)可将TTL的电平提高到3.5V以上。

(B)CMOS到TTL的连接。CMOS电路输出逻辑电平与TTL电路的输入电平可以兼容,但CMOS电路的驱动电流较小,不能够直接驱动TTL电路。为此可采用CMOS/TTL专用接口电路,如CMOS缓冲器CC4049等,经缓冲器之后的高电平输出电流能满足TTL电路的要求,低电平输出电流可达4mA。实现CMOS电路与TTL电路的连接。 需说明的时,CMOS与TTL电路的接口电路形式多种多样,实用中应根据具体情况进行选择。

5、输出端的保护问题

(1)MOS器件输出端既不允许和电源短接,也不允许和地短接,否则输出级的MOS管就会因过流而损坏。

(2)在CMOS电路中除了三端输出器件外,不允许两个器件输出端并接,因为不同的器件参数不一致,有可能导致NMOS和PMOS器件同时导通,形成大电流。但为了增加电路的驱动能力,允许把同一芯片上的同类电路并联使用。

(3)当CMOS电路输出端有较大的容性负载时,流过输出管的冲击电流较大,易造成电路失效。为此,必须在输出端与负载电容间串联一限流电阻,将瞬态冲击电流限制在10mA以下。

转自:玩转单片机

围观 586

据TechCrunch报道,我们现在正处于计算领域真正的转折点上,我们正在使用的技术每天都在进化。嵌入式传感器和网络接入的快速融入,正将我们使用的大部分电器变成“智能设备”,它们可对我们的语音指令做出回应,同时产生的大量数据又可在尖端网络计算机或云端进行分析。

我们看到虚拟现实(VR)和增强现实(AR)技术已经被开始采用,这些技术要求大量计算和图形处理能力才能为人类提供更真实的生活体验。加上机器学习的应用,它可通过大量数据训练及时提供符合情境的信息,或是接管大量普通任务。这些新的应用都在对计算机行业发起挑战,它需要在改进承受水平的情况下提供更多计算能力。

然而,提供更多计算能力存在巨大挑战,因为摩尔定律中半导体更新换代的步伐已经减缓。所谓摩尔定律,是指通过缩小电路体积、改进性能以及能源效率,集成电路上可容纳的元器件数量每2年就会增加一倍。过去,半导体技术非常依赖下一代计算机芯片,而这些芯片的价格更便宜,速度也更快。

物理法则是无法被欺骗的,我们已经达到晶体管小型化的物理极限。然而在未来10年中,新的半导体技术节点将依然需要显著小型化和降低功耗,但是成本正在增加,历史性的改进速度也还未实现。现在我们正面临这样的情况:摩尔定律的历史性进步依然缓慢,而新的计算密集型应用却要求更强大的就算能力。这受到永不满足的消费需求所驱动,我们渴望更多数据、更强大的数据处理能力、更多实时信息以及更快的服务等。无人驾驶汽车、无人机以及机器等,都要求大量的实时信息处理、推理以及解释支持。

对于安全故障操作或迅速响应,计算可能无法全部在云端完成。我们发现计算需要移出网络边缘,并向用户靠拢。新兴智能电器和AR/VR接口需要高性能的计算能力分配到本地,包括汽车、住宅、企业或细胞塔中,同时依然需要连接到云端。

数以百万计的“物联网”设备中普遍存在的传感器,以及随着我们工作和个人生活大部分实现数字化,都会创造数据大爆炸。海量数据需要新的技术进行实时处理和分析。我们希望以全新的方式利用这些数据,比如在AR和VR混合环境中,我们可以在所在空间中看到覆盖的信息和混合呈现的图像。从根本上说,这样的要求改变了我们与技术互动的方式,要求更高的计算性能。
 
这种力量能让虚拟现实和增强现实渲染逼真的图像,将符合情境的信息或图形覆盖到真实世界的视觉上。英国皇家医学院已经在VR中记录手术,你可以很容易想象AR覆盖提供的实时信息帮助医生更精确地完成手术。这些都是真正的颠覆性应用。如果计算能够按照当前步伐进步,这种颠覆将会影响所有行业。可是,如何能够在摩尔定律衰落时保持这种进步速度?如何才能提供更多计算能力?

事实证明,工程师们可以操纵更多杠杆以推动未来计算性能提高。这就是我所谓的摩尔定律+(Moore’s Law Plus),它将要求工程师更具创意,进行跨学科、跨行业协作。摩尔定律+在四个方面打开了“创新之门”:
  1.更小的半导体设备与更具成本效益的包装和互联网技术相结合,这将使芯片技术以更新颖的方式灵活结合。
  2.利用计算处理器(CPU和GPU)的异构混合以及专门的孵化器,使用来自高级记忆中的数据训练这些引擎。
  3.打造易于编程和利用异构计算的开源软件项目和开发框架
  4.开发新的软件应用生态结构,即使用先进的机器学习、数据分析以及VR与AR渲染帮助程序更易于使用。

在摩尔定律+的时代,大学和行业将将利用这些杠杆提高性能。在铸造前沿,远紫外光刻将是有效的技术,可以驱动小型进程节点制造业向前发展,进而催生更小的新式晶体管。它们将与新的金属结构连线,以降低电阻。在半导体行业,制造业将进一步发展。

未来电器也将需要更多内存,无论是PC、移动设备还是服务器。对于服务器来说,某些特定工作负载,特别是机器学习、虚拟化应用以及数据处理等,都对内存有着无止境的要求。然而,我们过去每年增加的内存密度都在下降。这同样需要创新拉动,我们可能看到非易失性内存或堆栈内存诞生。

在我看来,如果你无法轻松规划这些新方法,保持摩尔定律+18到24个月的增长率依然是徒劳的。生态系统中有CPU,但是如果你想利用CPU和其他加速器,你需要开放的方案。有些人采用专门的方案,这很有用,但成本高昂。

要想在摩尔定律+的世界保持继续进步,需要半导体行业与不同的制造商、学术界进行工程合作,创造易于编程环境的开放标准。这就是我为何相信公司可以添加更多晶体管,并能管理成本曲线的原因。将这一切结合起来,它真的能够促进计算进一步加速。有了摩尔定律+,摩尔定律的前进步伐就不会减速,而且会继续为颠覆提供动力。

来源:网易科技

围观 352

页面

订阅 RSS - 集成电路