台积电

英飞凌科技股份公司(FSE代码:IFX / OTCQX代码:IFNNY)和台积电近日宣布,两家公司准备将台积电的可变电阻式记忆体制程技术引入至英飞凌的新一代MCU AURIX™微控制器中。

AURIX TC4x 微控制器产品.jpg

自首个发动机管理系统问世以来,嵌入式闪存微控制器一直是汽车电子控制单元(ECU)的主要构建模块。这些微控制器是打造绿色、安全和智能汽车所不可或缺的组成部分,被应用于驱动系统、车辆动态控制、驾驶辅助和车身应用中,助力汽车领域在电气化、全新电子电气(E/E)架构和自动驾驶方面实现了重大创新。目前,市场上的大多数MCU系列均采用嵌入式闪存技术。作为下一代嵌入式存储器,RRAM可以进一步扩展至28nm及以上。

英飞凌AURIX TC4x微控制器产品性能的可扩展性与虚拟化、安全和网络功能方面的最新趋势相结合,以支持新一代软件定义汽车和全新E/E架构。英飞凌与台积电成功地将RRAM引入至汽车领域,为AURIX微控制器建立了更加广泛的技术与供应基础。RRAM具有很高的抗干扰性并且允许在不需要擦除的情况下进行逐位输入,其耐久性和数据保持性能堪比闪存技术。

台积电业务发展高级副总裁Kevin Zhang博士表示:“英飞凌和台积电长期以来一直保持着成功的合作关系,比如在第一代AURIX TC2x产品的合作。我们在RRAM NVM技术领域也合作了近十年,涵盖了各种不同的应用。此次为TC4x引入RRAM将为MCU的进一步小型化开辟新的可能性。我们十分高兴能与英飞凌这样领先的企业展开合作。”

英飞凌科技高级副总裁兼汽车微控制器业务总经理Thomas Boehm表示:“AURIX TC3x作为一款倍受青睐的汽车微控制器已经在许多应用领域得到了认可。基于台积电RRAM技术打造的AURIX TC4x将凭借更高的ASIL-D性能、更加强大的AI功能以及包括10Base T1S以太网和CAN-XL等在内的最新的网络接口,进一步扩大这一领先优势。RRAM技术为提高性能、减少功耗和节约成本创造了巨大的潜力。”

供货情况

英飞凌正在向主要客户提供基于台积电28nm eFlash技术的AURIX TC4x系列样品。首批基于28nm RRAM技术的样品将在2023年底前提供给客户。

如需了解更多信息,请访问infineon.com/aurixTC4x

关于英飞凌

英飞凌科技股份公司是全球电源系统和物联网领域的半导体领导者。英飞凌以其产品和解决方案推动低碳化和数字化进程。该公司在全球拥有约56,200名员工,在2022财年(截至930日)的收入约为142亿欧元。英飞凌在法兰克福证券交易所上市(股票代码:IFX),在美国的OTCQX国际场外交易市场上市(股票代码:IFNNY)。

更多信息请访问www.infineon.com

更多新闻请登录英飞凌新闻中心https://www.infineon.com/cms/cn/about-infineon/press/press-releases/

英飞凌中国

英飞凌科技股份公司于1995年正式进入中国大陆市场。自199510月在无锡建立第一家企业以来,英飞凌的业务取得非常迅速的增长,在中国拥有约3000多名员工,已经成为英飞凌全球业务发展的重要推动力。英飞凌在中国建立了涵盖研发、生产、销售、市场、技术支持等在内的完整的产业链,并在销售、技术研发、人才培养等方面与国内领先的企业、高等院校开展了深入的合作。

围观 43

台积电在先进工艺上一骑绝尘,5nm工艺之后,台积电正在全力冲刺3nm,据传准备了多个版本,至少包括N3、N3E、N3B。N3是常规标准版本,据悉是2022年Q4量产,N3E原本应该是性能增强版(Enhanced)2024年量产,现在却变成了精简版,规格上缩水,好消息是进度提前了。

近日,摩根士丹利发布了一份有关台积电3nm工艺的研究报告,称N3e的生产良率高于预期,并将提前一个季度量产!据说某退休工程师将该报告的一部分自某社交媒体上分享出来。

“台积电3nm增强版表现超预期,N3E将提前量产?"

据称,N3E工艺将使用更少的EUV光刻层,从25层缩减到21层,投产难度更低,良率也能更高,成本自然得以下降,但是晶体管密度会比N3版本低大约8%,相比N5仍然会高60%。

该分享表明台积电可能最快在本月底前 "冻结 "其N3E节点的设计参数。这是由于该工艺的产量好于预期,它表明该工艺的批量生产,即芯片节点进入大规模生产前的最后阶段之一,可能在明年第二季度开始。

分享的信息如下:

N3e生产良率提高;时间表正在拉进。我们最近对设备供应商的检查表明,台积电可能会提前冻结N3e工艺流程--到今年三月底。这意味着N3e的批量生产可能在23年第二季度开始,比原计划的23年第三季度提前约四分之一。N3e的测试产量要比N3b高得多。我们的检查表明,通过削减四个EUV层,N3e的逻辑密度只比原来的N3低8%,但它的密度仍比5纳米高60%。所有这些都使N3e在成本和时间方面成为台积电有竞争力的节点。

“台积电3nm增强版表现超预期,N3E将提前量产?"

台积电去年分享的关于原始N3节点的官方数据概述了该工艺比5纳米工艺的密度高出70%。摩根士丹利的数据是比5纳米工艺增加60%,比第一代N3工艺减少8%,这与芯片制造商的估计一致。

在先进工艺代工方面,台积电正面临来自英特尔和三星的竞争,三星曾号称要早于台积电量产3nm,而英特尔则购买了最先进的EUV光刻机--- ASML 的第一台 0.55 High NA EUV 光刻机,想通过最先进在光刻机在工艺上超越台积电,所以台积电必然要全力加速先进工艺研发。

(根据网络信息编辑)

来源:电子创新网张国斌
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 18

据台媒报道,美国商务部长雷蒙多(Gina Raimondo)在美国时间20日召开视讯会议,与美国汽车业领袖与其他半导体产业高层讨论芯片短缺议题。晶圆代工龙头台积电再度受邀与会,并于会后发表声明表示,为支援全球汽车产业,已采取前所未有的行动,今年微控制器(MCU)产量较去年提升60%,以解决当前芯片短缺问题。

虽然市场开始认为半导体产业过度投资,后疫情时代可能因超额下单而导致供给过剩,但各国疫苗施打后的数位转型仍持续加速,ODM/OEM厂、手机厂、汽车厂、资料中心等业者仍普遍预期芯片短缺情况将延续到2022年后,半导体产能供不应求可能要2023年才会缓解。

“”

20日,美国商务部透过视讯会议方式召开半导体峰会,并邀请全球科技大厂与会。据了解,晶圆代工龙头台积电、英特尔、三星、亚马逊、Google、高通、思科等科技巨头均受邀与会,通用、福特等汽车大厂亦出席峰会,共同讨论如何解决车用芯片短缺问题。不过台积并未透露此次出席者名单。

台积电会后发布声明表示,为了支援全球汽车产业,台积电已经采取了前所未有的行动,包括重新调度因子位转型的加速进行、正承受着强劲需求压力的其他产业客户之产能。台积电将2021年MCU的产量较2020年提升60%,较2019年疫情大流行前的水平提升为30%。

台积电强调,将持续与汽车供应链合作,解决当前芯片短缺问题。展望未来,现代化「Just-in-Time」供应链管理,并在这个复杂的供应链中提高需求可见度,应较能避免未来出现此类供应短缺现象。

“”

今年以来全球MCU严重缺货,业界分析,原因之一在于MCU主要采用的成熟制程已多年没有扩充产能,供应链展开同步回补库存及终端需求回升拉动,MCU供不应求且交期持续拉长。英飞凌、意法、瑞萨等MCU大厂已在今年陆续涨价,新唐、盛群等台湾业者均已跟进。

为强化半导体产能供应,美国白宫曾于4月12日召开半导体峰会,当时台积电董事长刘德音亲自出席。他会后表示,对台积电而言,国外直接投资能够强化经济竞争力,进一步拓宽经济发展,助力当地公司成长并支持创新。台积电有信心在亚利桑那州凤凰城即将兴建的5奈米先进晶圆厂计划,在与美国政府跨党派的合作下将会成功。

来源:芯头条
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 22

(图自:TSMC,via AnandTech

外媒报道称,台积电已经悄然推出了 7nm 深紫外(N7 / DUV)和 5nm 极紫外(N5 / EUV)制造工艺的性能增强版本。该公司的 N7P 和 N5P 技术,专为那些需要运行更快、消耗更少电量的客户而设计。尽管 N7P 与 N7 的设计规则相同,但新工艺优化了前端(FEOL)和中端(MOL)制程,可在同等功率下将性能提升 7%、或在同频下降低 10% 的功耗。

在日本举办的 2019 VLSI 研讨会上,台积电透露了哪些客户已经可以用上新工艺,但该公司似乎并没有广而告之的想法。

据悉,N7P 采用经过验证的深紫外(DUV)光刻技术。与 N7 相比,它没有增加晶体管的密度。

那些需要高出约 18~20% 晶体管密度的 TSMC 客户,预计需要使用台积电的 N7+ 和 N6 工艺 —— 后者使用极紫外(EUV)光刻技术进行多层处理。

最后,尽管 N7 和 N6 都是未来几年的“长”节点,但台积电会在下一个 N5 节点带来显著的密度、功耗和性能改进。

同样,N5 之后也会迎来一个叫做 N5P 的增强版本,辅以 FEOL 和 MOL 优化,以便让芯片在相同功率下提升 7% 的性能、或在同频下降低 15% 的功耗。

来源:cnBeta.COM
https://www.cnbeta.com/articles/tech/873497.htm

围观 162

Arm宣布旗下Arm®Artisan®物理IP将应用于台积电基于Arm架构的SoC设计22nm超低功耗(ULP)和超低漏电(ULL)平台。台积电22nmULP/ULL技术针对主流移动和物联网设备进行了优化,与上一代台积电28nm HPC+平台相比,在提升基于Arm的SoC性能的同时,更显著降低功耗和硅片面积。

“本次发布的下一代工艺技术能够以更低的功耗、在更小的面积上满足更多的功能需求,”Arm物理设计事业群总经理Gus Yeung指出,“Artisan物理IP与台积电22nmULP/ULL技术的设计和制造成本优势相结合,将为我们双方的合作伙伴带来立竿见影的每毫瓦运算性能提升及硅片面积缩减两方面优势。”

针对台积电22nmULP/ULL工艺技术推出的Artisan物理IP包含了代工厂支持的内存编译器,针对下一代边缘计算设备的低泄漏和低功耗要求进行了优化。除此之外,这些编译器还附有超高密度和高性能的物理IP标准单元库,其中含有电源管理套件和厚栅氧化物元件库,以协助优化低泄漏功耗。另外,最新的物理IP还提供了通用I/O解决方案,以确保性能、功耗和面积(PPA)的全面最优化。

台积电设计基础架构市场部高级总监李硕表示:“Artisan 物理 IP使台积电能够加速流片(tape-out)时间,从而以更快的速度将针对主流物联网和移动设备设计的尖端SoC推向市场。基于双方在28nmHPC+平台合作上的成功,台积电和Arm不断致力于在功耗和面积方面提供显著的优化,进而为双方的合作伙伴提供在更多设备上实现更优边缘计算体验的可能。”

Arm物理IP是一套广受信赖并已获广泛应用的解决方案,每年由Arm合作伙伴出货的集成电路(IC)超过100亿个。台积电22nmULP/ULL工艺技术针对Arm物理IP的整合目前正在积极推进之中,致力于在2018年下半年为双方共同的芯片合作伙伴实现流片(tape-out)。

围观 299
订阅 RSS - 台积电