台积电在先进工艺上一骑绝尘，5nm工艺之后，台积电正在全力冲刺3nm，据传准备了多个版本，至少包括N3、N3E、N3B。N3是常规标准版本，据悉是2022年Q4量产，N3E原本应该是性能增强版(Enhanced)2024年量产，现在却变成了精简版，规格上缩水，好消息是进度提前了。
近日，摩根士丹利发布了一份有关台积电3nm工艺的研究报告，称N3e的生产良率高于预期，并将提前一个季度量产！据说某退休工程师将该报告的一部分自某社交媒体上分享出来。
据称，N3E工艺将使用更少的EUV光刻层，从25层缩减到21层，投产难度更低，良率也能更高，成本自然得以下降，但是晶体管密度会比N3版本低大约8％，相比N5仍然会高60％。
该分享表明台积电可能最快在本月底前 "冻结 "其N3E节点的设计参数。这是由于该工艺的产量好于预期，它表明该工艺的批量生产，即芯片节点进入大规模生产前的最后阶段之一，可能在明年第二季度开始。
分享的信息如下：
N3e生产良率提高；时间表正在拉进。我们最近对设备供应商的检查表明，台积电可能会提前冻结N3e工艺流程--到今年三月底。这意味着N3e的批量生产可能在23年第二季度开始，比原计划的23年第三季度提前约四分之一。N3e的测试产量要比N3b高得多。我们的检查表明，通过削减四个EUV层，N3e的逻辑密度只比原来的N3低8%，但它的密度仍比5纳米高60%。所有这些都使N3e在成本和时间方面成为台积电有竞争力的节点。
台积电去年分享的关于原始N3节点的官方数据概述了该工艺比5纳米工艺的密度高出70%。摩根士丹利的数据是比5纳米工艺增加60%，比第一代N3工艺减少8%，这与芯片制造商的估计一致。
在先进工艺代工方面，台积电正面临来自英特尔和三星的竞争，三星曾号称要早于台积电量产3nm，而英特尔则购买了最先进的EUV光刻机--- ASML 的第一台 0.55 High NA EUV 光刻机，想通过最先进在光刻机在工艺上超越台积电，所以台积电必然要全力加速先进工艺研发。
（根据网络信息编辑）
来源：电子创新网张国斌
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理（联系邮箱：cathy@eetrend.com）。
