信号完整性

1、信号完整性(Signal Integrity):就是指电路系统中信号的质量,如果在要求的时间内,信号能不失真地从源端传送到接收端,我们就称该信号是完整的。

2、传输线(Transmission Line):由两个具有一定长度的导体组成回路的连接线,我们称之为传输线,有时也被称为延迟线。

3、集总电路(Lumped circuit):在一般的电路分析中,电路的所有参数,如阻抗、容抗、感抗都集中于空间的各个点上,各个组件上,各点之间的信号是瞬间传递的,这种理想化的电路模型称为集总电路。

4、分布式系统(Distributed System):实际的电路情况是各种参数分布于电路所在空间的各处,当这种分散性造成的信号延迟时间与信号本身的变化时间相比已不能忽略的时侯,整个信号通道是带有电阻、电容、电感的复杂网络,这就是一个典型的分布参数系统。

5、上升/下降时间(Rise/Fall Time):信号从低电平跳变为高电平所需要的时间,通常是量度上升/下降沿在10%-90%电压幅值之间的持续时间,记为Tr。

6、截止频率(Knee Frequency):这是表征数字电路中集中了大部分能量的频率范围(0.5/Tr),记为Fknee,一般认为超过这个频率的能量对数字信号的传输没有任何影响。

7、特征阻抗(Characteristic Impedance):交流信号在传输线上传播中的每一步遇到不变的瞬间阻抗就被称为特征阻抗,也称为浪涌阻抗,记为Z0。可以通过传输线上输入电压对输入电流的比率值(V/I)来表示。

8、传输延迟(Propagation delay):指信号在传输线上的传播延时,与线长和信号传播速度有关,记为tPD。

9、微带线(Micro-Strip):指只有一边存在参考平面的传输线。

10、带状线(Strip-Line):指两边都有参考平面的传输线。

11、趋肤效应(Skin effect):指当信号频率提高时,流动电荷会渐渐向传输线的边缘靠近,甚至中间将没有电流通过。与此类似的还有集束效应,现象是电流密集区域集中在导体的内侧。

12、反射(Reflection):指由于阻抗不匹配而造成的信号能量的不完全吸收,发射的程度可以有反射系数ρ表示。

13、过冲/下冲(Over shoot/under shoot):过冲就是指接收信号的第一个峰值或谷值超过设定电压——对于上升沿是指第一个峰值超过最高电压;对于下降沿是指第一个谷值超过最低电压,而下冲就是指第二个谷值或峰值。

14、振荡:在一个时钟周期中,反复的出现过冲和下冲,我们就称之为振荡。振荡根据表现形式可分为振铃(Ringing)和环绕振荡,振铃为欠阻尼振荡,而环绕振荡为过阻尼振荡。

15、匹配(Termination):指为了消除反射而通过添加电阻或电容器件来达到阻抗一致的效果。因为通常采用在源端或终端,所以也称为端接。

16、振铃:

1)振铃效应(Ringingeffect)就是影响复原图像质量的众多因素之一,其典型表现是在图像灰度剧烈变化的临域出现类吉布斯(Gibbs)分布的震荡。

2)振铃现象,来源于变压器漏感和寄生电容引起的阻尼振荡。由于变压器的初级有漏感,当电源开关管由饱和导通到截止关断时会产生反电动势,反电动势又会对变压器初级线圈的分布电容进行充放电,从而产生阻尼振荡,即产生振铃。变压器初级漏感产生反电动势的电压幅度一般都很高,其能量也很大,如不采取保护措施,反电动势一般都会把电源开关管击穿,同时反电动势产生的阻尼振荡还会产生很强的电磁辐射,不但对机器本身造成严重干扰,对机器周边环境也会产生严重的电磁干扰。

17、串扰:串扰是指当信号在传输线上传播时,因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰,这种干扰是由于传输线之间的互感和互容引起的。

18、信号回流(Return current):指伴随信号传播的返回电流。

19、自屏蔽(Self shielding):信号在传输线上传播时,靠大电容耦合抑制电场,靠小电感耦合抑制磁场来维持低电抗的方法称为自屏蔽。

20、前向串扰(Forward Crosstalk):指干扰源对牺牲源的接收端产生的第一次干扰,也称为远端干扰(Far-end crosstalk)。

21、后向串扰(Forward Crosstalk):指干扰源对牺牲源的发送端产生的第一次干扰,也称为近端干扰(Near-end crosstalk)。

22、屏蔽效率(SE):是对屏蔽的适用性进行评估的一个参数,单位为分贝。吸收损耗:吸收损耗是指电磁波穿过屏蔽罩的时候能量损耗的数量。

23、反射损耗:反射损耗是指由于屏蔽的内部反射导致的能量损耗的数量,他随着波阻和屏蔽阻抗的比率而变化。

24、校正因子:表示屏蔽效率下降的情况的参数,由于屏蔽物吸收效率不高,其内部的再反射会使穿过屏蔽层另一面的能量增加,所以校正因子是个负数,而且只使用于薄屏蔽罩中存在多个反射的情况分析。

25、差模EMI:传输线上电流从驱动端流到接收端的时候和它回流之间耦合产生的EMI,就叫做差模EMI。

26、共模EMI:当两条或者多条传输线以相同的相位和方向从驱动端输出到接收端的时候,就会产生共模辐射,既共模EMI。

27、发射带宽:即最高频率发射带宽,当数字集成电路从逻辑高低之间转换的时候,输出端产生的方波信号频率并不是导致EMI的唯一成分。该方波中包含频率范围更宽广的正弦谐波分量,这些正弦谐波分量是工程师所关心的EMI频率成分,而最高的EMI频率也称为EMI的发射带宽。

28、电磁环境:存在于给定场所的所有电磁现象的总和。

29、电磁骚扰:任何能引起装置、设备或系统性能降低或者对有生命或者无生命物质产生损害作用的电磁现象。

30、电磁干扰:电磁骚扰引起设备、传输信道和系统性能的下降。

31、电磁兼容性:设备或者系统在电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。

32、系统内干扰:系统中出现由本系统内部电磁骚扰引起的电磁干扰。

33、系统间干扰:有其他系统产生的电磁干扰对一个系统造成的电磁干扰。

34、静电放电:具有不同静电电位的物体相互接近或者接触时候而引起的电荷转移。

35、建立时间(Setup Time):建立时间就是接收器件需要数据提前于时钟沿稳定存在于输入端的时间。

34、保持时间(Hold Time):为了成功的锁存一个信号到接收端,器件必须要求数据信号在被时钟沿触发后继续保持一段时间,以确保数据被正确的操作。这个最小的时间就是我们说的保持时间。

36、飞行时间(Flight Time):指信号从驱动端传输到接收端,并达到一定的电平之间的延时,和传输延迟和上升时间有关。

37、Tco:是指器件的输入时钟边缘触发有效到输出信号有效的时间差,这是信号在器件内部的所有延迟总和,一般包括逻辑延迟和缓冲延迟。缓冲延迟(buffer delay):指信号经过缓冲器达到有效的电压输出所需要的时间。

38、抖动(Jitter):信号的某特定时刻从其理想时间位置上的短期偏离为抖动。

39、时钟抖动(Clock Jitter):时钟抖动是指时钟触发沿的随机误差,通常可以用两个或多个时钟周期之间的差值来量度,这个误差是由时钟发生器内部产生的,和后期布线没有关系。

40、时钟偏移(Skew):是指由同样的时钟产生的多个子时钟信号之间的延时差异。

假时钟: 假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。

41、电源完整性(Power Integrity):指电路系统中的电源和地的质量。

42、同步开关噪声(Simultaneous Switch Noise):指当器件处于开关状态,产生瞬间变化的电流(di/dt),在经过回流途径上存在的电感时,形成交流压降,从而引起噪声,简称SSN。也称为Δi噪声。

43、地弹(Ground Bounce):指由于封装电感而引起地平面的波动,造成芯片地和系统地不一致的现象。同样,如果是由于封装电感引起的芯片和系统电源差异,就称为电源反弹(Power Bounce)。

44、PLL, Phase Locked Loops,锁相环路,是一种反馈控制系统,也是死循环跟踪系统,其输出信号的频率跟踪输入信号的频率。当输出信号频率与输入信号频率相等时,输出电压与输入电压保持固定的相位差值。它由鉴相器(PD, Phase Detector)、环路滤波器(LP, Loops Filter)、和压控振荡器(VCO, Voltage Control Oscillator)三部分组成。

45、CRU(Clock Recovery Unit),时钟恢复单元, 当需要测试一个高速串行信号眼图时,需要一个时钟恢复单元,从被测信号中恢复出. 事实上,一个真实的高速器件内部就有一个时钟恢复单元

46、ISI: Inter-Symbol interference码间干扰,不同长度的连续“1”与“0”在带宽有限的系统中受到不同的衰减,导致长连续的“1”或“0”到达比短“1”与短“0”更高的电平,在接续这些长“1”或长“0”后的跳变,信号需要比短“1”与短“0”更多的时间才能到达门限电平,这些时间上的偏离就导致信号的抖动,不同长短“1”与“0”之间的干扰导致数据相关抖动即ISI。

47、DCD: Data dependant distortion数据信赖失真(占空比失真),因上升沿速率与下降沿速率的不对称性所造成的时钟周期上的偏离,即占空比失真。

48、眼图,是一些列数字信号在示波器上累积而显示的图形。它包含丰富的信息,体现了数字信号的整体特征,能够很好的评估数字信号的品质,因而眼图分析是高速互联系统信号完整性分析的核心。

来源:芯片电子之家
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理(联系邮箱:cathy@eetrend.com)。

围观 150

串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。

串扰是信号完整性中最基本的现象之一,在板上走线密度很高时串扰的影响尤其严重。我们知道,线性无缘系统满足叠加定理,如果受害线上有信号的传输,串扰引起的噪声会叠加在受害线上的信号,从而使其信号产生畸变。


串扰,就是指一条线上的能量耦合到其他传输线,它是由不同结构引起的电磁场在同一区域里的相互作用而产生的。串扰在数字电路中非常普遍地存在着:芯片内部、PCB 板、接插件、芯片封装,以及通信电缆中,都可能出现。而且,随着技术的发展,消费者对产品的要求越来越倾向于小而快,在这种情况下,就必须更加注意数字电路系统中的串扰现象。为了避免和减小这些串扰,学习串扰的原理和如何在设计中避免这些现象的发生就显得相当重要。

在多导线系统中,过多的传输线间的耦合或者说串扰,将有两个不利的影响。首先,串扰会改变总线中单根传输线的性能,比如传输线特征阻抗和传输速度等,而这些将会对系统时序和信号完整性问题产生一定的影响;再者,串扰会将噪声感应耦合到其他的传输线上,这将进一步降低信号完整性,导致噪声裕量变小。串扰对系统性能的危害程度在很大程度上取决于数据模式、线间距以及开关速度等方面。在这章里,我们将详细介绍串扰产生的原理,提供建模的方法,以及对串扰在系统性能中的各方面影响进行详细的阐述。

静态网络靠近干扰源一端的串扰称为近端串扰(也称后向串扰),而远离干扰源一端的串扰称为远端串扰(或称前向串扰)。由于产生的原因不同将串扰可分为容性耦合串扰和感性耦合串扰两类。


互感和互容

互感是引起串扰的两个重要因素之一,互感系数 标志了一根驱动传输线通过磁场对另外一根传输线产生感应电流的程度。从本质上来说,如果“受害(Victim)线”和驱动线(侵略线)的距离足够接近,以至于侵略线产生的磁场将受害线包围其中,则在受侵略的传输线上将会产生感应电流,而这个通过磁场耦合产生的电流在电路模型中就通过互感参数来表征。


互感的作用下,将根据驱动线上的电流变化率而在受害线上引起一定的噪声,噪声电压的大小与电流变换率成正比,通常可以由下式计算:


同样可以看到:感应噪声也是正比于信号的变化率,因此互容在高速数字应用中也是非常重要的。

应该指出的是:用来解释噪声耦合机理的公式,上面两个公式仅仅是一种简单的近似,对于串扰的具体计算公式会比较复杂。

电感和电容矩阵

在一个系统中,如果传输线之间发生了严重的耦合,那么前面提出的使用电容和电感组成的简单传输线模型就不再适合分析传输线的电气特征,在这种多导线系统中,我们必须考虑互感和互容来全面评估传输线的电气性能。上面两个描述了反映寄生耦合效应影响传输线系统性能的典型方法。电感矩阵和电容矩阵被通称为传输线矩阵。场仿真器通常用来计算传输线系统中的电感和电容矩阵。


例:两根传输线之间的矩阵




串扰引起的噪声

串扰是由于临近两导体之间的互容和互感所引起的。因而在临近传输线上引起的感应噪声的大小和他们之间的互感和互容大小都有关系。

例如,如果一信号进入传输线 1,由于互感 Lm 和互容 Cm 的作用,将在传输线 2 上产生一电流,为了方便起见,我们定义了两个概念:近端串扰和远端串扰。


近端串扰是指在受侵害线上靠近侵害线的驱动端的串扰(有时候也将这个串扰称为后向串扰)。将受侵害线上靠近侵害线接受端方向的串扰称为远端串扰(有时候也称为前向串扰)。由互容引起的电流分别向受侵害线的两个方向流动,而由互感引起的电流从受侵害线的远端流向近端,这是因为互感产生的电流总是与侵害线中的电流相反。所以,从受侵害线近端到远端的串扰电流由很多部分组成。


受侵害线上近端和远端串扰噪声的波形可以从图看出,当一个数字脉冲进入传输线,它的上升沿和下降沿将不断地在受侵害线上感应出噪声,在这里的讨论中,我们假设信号上升沿或者下降沿的变化速度非常快,远远小于传输线延迟。则根据前面的描述,一部分串扰噪声将传向近端,另一部分将传向远端,也就是我们所定义的近端串扰脉冲和远端串扰脉冲。


如图 ,远端串扰脉冲将和侵害线上的信号同步流向终端,而近端串扰脉冲将起始于侵害线上信号变化沿出现时刻,并流向近端。这样,当驱动线上的信号变化沿在时间 t=TD(这里 TD 是信号在传输线上的延迟时间)到达传输线远端时,如果远端存在匹配,那么,侵害信号和远端串扰将在远端被匹配消除。同时,侵害信号的变化沿在被终端匹配消除前产生的最后一部分近端串扰信号将在 t=2TD 时才到达近端,这是因为,这部分信号又要经过整条传输线才能被传回近端。所以,对于一对被终端匹配好的传输线来说,近端串扰起始于 t=0 并且持2TD 的时间,或者说两倍于传输线的电气长度。相反,受侵害线远端接收到的远端串扰起始于 TD,持续时间为数字信号的上升或者下降时间。

串扰噪声的大小和形状很大程度上取决于耦合的大小与端接的情况。

假设信号在传输线上的传输时间为两倍上升时间:


在这里,X是指传输线长度,L和C是指单位长度传输线本身的电感和电容,注意:

如果


(例如,边沿变化率大于两倍的传输线延迟),近端串扰将不能到达其最大振幅,为了正确计算


时的串扰电压,近端串扰只须乘以


即可,而远端串扰不会因为长度变化而改变。需要注意的是:当上升时间小于传输线时延时(长线情况),近端串扰的最大幅值和信号上升时间没有什么关系,而当上升时间大于传输线时延的时候(短线情况),近端串扰的大小和信号上升时间有一定关系。因为这个原因,定义长传输线的标准为传输线的电气时延必须大于信号的 1/2 上升时间(或下降时间),这时可以得到,近端串扰的幅度与线长无关(即前向串扰的饱和),而远端串扰则总是取决于上升

时间和线长。

假设了受侵害线上的终端电阻与传输线完全匹配,消除了不完全匹配的影响。

第一种情况的终端匹配电阻R并不等于受侵害线的传输线阻抗(为了简单起见,在这里假设了侵害线的匹配完全),此种情况下,近端和远端串扰值就必须加上各自的串扰反射电压。所以,在不完全匹配系统中,串扰信号的计算公式为:


在这里, V x 为不完全匹配情况下调整后的近端或远端串扰值,R就是终端匹配电阻, Z o 为传输线特性阻抗。

如果信号的上升或者下降时间小于传输线延迟,那么近端串扰最大幅值与上升时间无关。如果信号的上升或下降时间长于传输线延迟,那么近端串扰的大小与上升时间有关。远端串扰在任何情况下都和信号的上升或者下降时间有关。

来源:硬件十万个为什么,转载此文目的在于传递更多信息,版权归原作者所有。
本文整理自《中国PCB技术网》、《什么是串扰它的形成原理是怎样的》工程师周亮

围观 273

本文主要介绍信号完整性是什么,信号完整性包括哪些内容,什么时候需要注意信号完整性问题?

信号完整性是指高速产品设计中由互连线引起的所有问题。包括以下几部分:
  •   时序
  •   噪声
  •   电磁干扰(EMI)

数据采样过程通常是由时钟信号的上升或者下降沿来触发的。数据必须及时的到达接收端并且在接收器件开始锁存之前稳定为一个非模糊的逻辑状态。任何数据的延迟或者波形的畸变将导致数据传输的失败。时序是高速系统的一切,信号时序取决于信号传播的物理长度引起的延迟,同时取决于抵达阀值时波形的形状。信号波形畸变的原因可能有很多的原因。主要的包括建立时间Tsu、保持时间Th、输出延时Tco、电路的线延迟Tdelay、时钟延时Tpd等。


噪声问题具体来说有很多种形式,例如:振铃、反射、近端串扰、开关噪声、非单调性、地弹,电源反弹、衰减、容性负载、灵敏度、有损线等等。


与噪声有关的问题都可以从以下四个方面考虑:

  •   单一网络信号的完整性:在一个信号的信号路径和返回路径上由于阻抗突变引起的反射与失真。

  •   两个或多个网络的串扰:多个信号通路之间耦合的互电容、互电感。

  •   电源和地分配中的轨道塌陷:电源和地网络中的阻抗压降。

  •   来自整个系统的电磁干扰辐射:来自元件、系统、外界的电磁干扰。

针对第一种情况,由于互联线的阻抗发生变化,导致反射和失真(包括阻抗突变、反射、振铃、ISI、时序等),解决的方法是:

  •   使用均匀传输线;

  •   进行阻抗匹配。

针对第二种情况,由于两个互连网络之间的互容和互感引起容性耦合和感性耦合,而其中感性耦合占主导作用,对于感性耦合主导的噪声,我们常常把这种串扰归为开关噪声、△I噪声、dI-dt噪声、地弹、同步开关噪声(SSN)、同步开关输出噪声(SSO)。减小信号之间的串扰的方法如下:

  •   采用介电质常数比较小的材料;

  •   减小互连线的长度,互连线越长,串扰越严重;

  •   增加线之间的距离。

只要存在两个电路,就会由于互容,一个电路的电压产生电场,影响另一个电路;只要存在两个电流回路,就会有互感,一个回路的电流产生磁场,影响另一个回路。

针对第三种情况,由于电压越来越低,功耗越来越大,电源噪声容限越来越小。因此在设计时要求电源阻抗低,地阻抗低,电源和地之间的阻抗低!所谓的低阻抗,在低频时取决于电源线的电感,中频时取决于板级的旁路电容,高频时取决于片内的分布电容阵列。

具体的方法是:

  •   相邻电源和地分配层平面的的介质应该尽可能的薄,以使它们紧紧地靠近;

  •   低电感的去耦电容;

  •   封装时安排多个很短的电源和地引脚;

  •   片内加去耦电容。

针对第四种情况,电磁干扰问题有三个方面:噪声源、传播路径和天线。电磁干扰的强度和频率正相关,对于共模信号,电磁干扰强度和频率成正比。对于差模信号,电磁干扰强度和频率的平方成正比。

产生辐射的电压源大多数来自电源分配网络(由于PDN是电路板上最大的导体,因此也是最容易发射及接收噪声),因此减少轨道塌陷也能降低辐射。

解决的方法从如下三个方面入手:

  •   首先从电路设计的角度解决;

  •   其次从接口滤波的角度阻隔;

  •   最后才从屏蔽的角度规避。

以上就是针对信号完整性的一个简单的介绍,详细的内容以及分类方法各不相同,但具体问题的解决方法大都是相通的。

来源: 硬件助手
https://mp.weixin.qq.com/s/0dDnszNtiou-TBSarsiEOw

围观 27

在高速PCB电路设计过程中,经常会遇到信号完整性问题,导致信号传输质量不佳甚至出错。那么如何区分高速信号和普通信号呢?

很多人觉得信号频率高的就是高速信号,实则不然。我们知道任何信号都可以由正弦信号的N次谐波来表示,而信号的最高频率或者信号带宽才是衡量信号是否是高速信号的标准。

1

隔离一块PCB板上的元器件有各种各样的边值(edge rates)和各种噪声差异。对改善SI最直接的方式就是依据器件的边值和灵敏度,通过PCB板上元器件的物理隔离来实现。

图1是一个实例。在例子中,供电电源、数字I/O端口和高速逻辑这些对时钟和数据转换电路的高危险电路将被特别考虑。

PCB高速设计信号完整性5个经验

第一个布局中放置时钟和数据转换器在相邻于噪声器件的附近,噪声将会耦合到敏感电路及降低他们的性能。第二个布局做了有效的电路隔离将有利于系统设计的信号完整性。

2

阻抗、反射及终端匹配阻抗控制和终端匹配是高速电路设计中的基本问题。通常每个电路设计中射频电路均被认为是最重要的部分,然而一些比射频更高频率的数字电路设计反而忽视了阻抗和终端匹配。

由于阻抗失配产生的几种对数字电路致命的影响,参见下图:

PCB高速设计信号完整性5个经验
图2 门电路电流环路

a. 数字信号将会在接收设备输入端和发射设备的输出端间造成反射。反射信号被弹回并且沿着线的两端传播直到最后被完全吸收。

b. 反射信号造成信号在通过传输线的响铃效应,响铃将影响电压和信号时延和信号的完全恶化。

c. 失配信号路径可能导致信号对环境的辐射。

由阻抗不匹配引起的问题可以通过终端电阻降到最小。终端电阻通常是在靠近接收端的信号线上放置一到两个分立器件,简单的做法就是串接小的电阻。

终端电阻限制了信号上升时间及吸收了部分反射的能量。值得注意的是利用阻抗匹配并不能完全消除破坏性因素。然而认真的选用合适的器件,终端阻抗可以很有效的控制信号的完整性。

并不是所有的信号线都需要阻抗控制,在一些诸如紧凑型 PCI 规格要求中的特征阻抗和终端阻抗特性。对于别的没有阻抗控制规范要求的其他标准以及设计者并没有特意关注的。

最终的标准可能发生变化从一个应用到另一个应用中。因此需要考虑信号线的长度(相关与延迟 Td)以及信号上升时间(Tr)。通用的对阻抗控制规则是 Td(延迟)应大于 Tr 的 1/6。

3

内电层及内电层分割在电流环路设计中会被数字电路设计者忽视的因素,包括对单端信号在两个门电路间传送的考虑(图2)。从门 A 流向门 B 的电流环路,然后再从地平面返回到门 A。

门电路电流环路中存在两个潜在的问题:

a、 A 和 B 两点间地平面需要被连接通过一个低阻抗的通路如果地平面间连接了较大的阻抗,在地平面引脚间将会出现电压倒灌。这就必将会导致所有器件的信号幅值的失真并且叠加输入噪声;

b、 电流回流环的面积应尽可能的小,环路好比天线。通常说话,一种更大环路面积将会增大了环路辐射和传导的机会。每一个电路设计者都希望回流电流都可直接沿着信号线,这样就最小的环路面积;

用大面积接地可以同时解决以上两个问题。大面积接地可以提供所有接地点间小的阻抗,同时允许返回电流尽量直接沿着信号线返回。

在 PCB 设计中一个常见的错误是在层间打过孔和开槽。图3显示了当一条信号线在一个开过槽的不同层上的电流流向。回路电流将被迫绕过开槽,这就必然会产生一个大的环流回路。

PCB高速设计信号完整性5个经验
图3 PCB层间回路电流流向

通常而言,在地电源平面上是不可以开槽的。然而,在一些不可避免要开槽的场合,PCB 设计者必须首先确定在开槽的区域没有信号回路经过。

同样的规则也适用于混合信号电路 PCB 板中除非用到多个地层。特别是在高性能ADC电路中可以利用分离模拟信号、数字信号及时钟电路的地层有效的减少信号间的干扰。

需要再次强调的,在一些不可避免要开槽的场合,PCB 设计者必须首先确定在开槽的区域没有信号回路经过。在带有一个镜像差异的电源层中也应注意层间区域的面积(图4)。

在板卡的边缘存在电源平面层对地平面层的辐射效应。从边沿泄漏的电磁能量将破坏临近的板卡。见下图4a。适当的减少电源平面层的面积(图4 b),以至于地平面层在一定的区域内交叠。这将减少电磁泄漏对邻近板卡的影响。

PCB高速设计信号完整性5个经验
图4 地电层的辐射效应

4

串扰在PCB设计中,串扰问题是另一个值得关注的问题。下图中显示出在一个PCB中相邻的三对并排信号线间的串扰区域及关联的电磁区。当信号线间的间隔太小时,信号线间的电磁区将相互影响,从而导致信号的变化就是串扰。

串扰可以通过增加信号线间距解决。然而,PCB 设计者通常受制于日益紧缩的布线空间和狭窄的信号线间距;由于在设计中没有更多的选择,从而不可避免的在设计中引入一些串扰问题。显然,PCB 设计者需要一定的管理串扰问题的能力。

通常业界认可的规则是 3W 规则,即相邻信号线间距至少应为信号线宽度的 3 倍。但是,实际工程应用中可接受的信号线间距依赖于实际的应用、工作环境及设计冗余等因素。

信号线间距从一种情况转变成另一种以及每次的计算。因此,当串扰问题不可避免时,就应该对串扰定量化。这都可以通过计算机仿真技术表示。利用仿真器, 设计者可以决定信号完整性效果和评估系统的串扰影响效果。

5

电源去耦电源去耦是数字电路设计中惯例,退耦有助于减少电源线上噪声问题。迭加在电源上的高频噪声将会对相邻的数字设备都会带来问题。典型的噪声于地弹、信号辐射或者数字器件自身。

最简单的解决电源噪声方式是利用电容对地上的高频噪声去耦。理想的退耦电容为高频噪声提供了一条对地的低阻通路,从而清除了电源噪声。

依据实际应用选择去耦电容,大多数的设计者会选择表贴电容在尽可能靠近电源引脚,而容值应大到足够为可预见的电源噪声提供一条低阻对地通路。

采用退耦电容通常会遇到的问题是不能将退耦电容简单的当成电容。有以下几种情况:

a、 电容的封装会导致寄生电感;
b、 电容会带来一些等效电阻;
c、 在电源引脚和退耦电容间的导线会带来一些等效电感;
d、 在地引脚和地平面间的导线会带来一些等效电感。

由此而引发的效应:

a、 电容将会对特定的频率引发共振效应和由其产生的网络阻抗对相邻频段的信号造成更大的影响;

b、 等效电阻(ESR)还将影响对高速噪声退耦所形成的低阻通路。

PCB高速设计信号完整性5个经验
图5 现实中的去耦

以下总结了由此对一个数字设计者产生的效应:

a、 从器件上 Vcc 和 GND 引脚引出的引线需要被当作小的电感。因此建议在设计中尽可能使 Vcc 和 GND 的引线短而粗;

b、 选择低 ESR 效应的电容,这有助于提高对电源的退耦;

c、 选择小封装电容器件将会减少封装电感。改换更小封装的器件将导致温度特性的变化。

因此在选择一个小封装电容后,需要调整设计中器件的布局。在设计中,用 Y5V 型号的电容替换 X7R 型号的电容器件,可保证更小的封装和更低的等效电感,但同时也会为保证高的温度特性花费更多的器件成本。

在设计中还应考虑用大容量电容对低频噪声的退耦。采用分离的电解电容和钽电容可以很好的提高器件的性价比。

本文转自EDA365电子论坛,整理自网络,侵删!

围观 69

随着现代数字电子系统突破1GHz的壁垒,PCB板级设计和IC封装设计必须都要考虑到信号完整性和电气性能问题。 凡是介入物理设计的人都可能会影响产品的性能。所有的设计师都应该了解设计如何影响信号完整性,至少能够和信号完整性专业的工程师进行技术上的沟通。 当快速地得到粗略的结果比以后得到精确的结果更重要时,我们就使用经验法则。

经验法则只是一种大概的近似估算,它的设计目的是以最小的工作量,以知觉为基础找到一个快速的答案。经验法则是估算的出发点,它可以帮助我们区分5或50,而且它能帮助我们在设计的早期阶段就对设计有较好的整体规划。

下面是具有40年研究经验的国际大师Eric Bogatin给出的100条估计信号完整性效应的经验法则。

一、第1-10

1、信号上升时间约是时钟周期的10%,即1/10x1/Fclock。例如100MHZ 使中的上升时间大约是1NS.

2、理想方波的N 次谐波的振幅约是时钟电压副值的2/(N 派)倍。例如,1V时钟信号的第一次谐波幅度约为0.6V,第三次谐波的幅度约是0.2V。

3、信号的带宽和上升时间的关系为:BW=0.35/RT。例如,如果上升时间是1NS,则带宽是350MHZ。如果互连线的带宽是3GHZ,则它可传输的最短上升时间约为0.1NS。

4、如果不知道上升时间,可以认为信号带宽约是时钟频率的5 倍。

5、LC 电路的谐振频率是5GHZ/sqrt(LC),L 的单位为NH,C 的单位为PF。

6、在400MHZ 内,轴向引脚电阻可以看作理想电阻;在2GHZ 内,SMT0603电阻可看作理想电阻。

7、轴向引脚电阻的ESL(引脚电阻)约为8NH,SMT 电阻的ESL 约是1.5NH。

8、直径为1MIL 的近键合线的单位长度电阻约是1 欧姆/IN。

9、24AWG 线的直径约是20MIL,电阻率约为25 毫欧姆/FT。

10、 1 盎司桶线条的方块电阻率约是每方块0.5 豪欧姆。

二、第11-20

11、 在10MHZ 时,1 盎司铜线条就开始具有趋肤效应。

12、 直径为1IN 球面的电容约是2PF。

13、 硬币般大小的一对平行板,板间填充空气时,他们间的电容约为1PF。

14、 当电容器量板间的距离与板子的宽度相当时,则边缘产生的电容与平行板形成的产生的电容相等。例如,在估算线宽为10MIL、介质厚度为10MIL的微带线的平行板电容时,其估算值为1PF/IN,但实际的电容约是上述的两倍,也就是2PF/IN。

15、 如果问对材料特性一无所知,只知道它是有机绝缘体,则认为它的介电常数约为4。

16、 1 片功率为1W 的芯片,去耦电容(F)可以提供电荷使电压降小于小于5%的时间(S)是C/2。

17、 在典型电路板钟,当介质厚度为10MIL 时,电源和地平面间的耦合电容是100PF/IN 平方,并且它与介质厚度成反比。

18、 如果50 欧姆微带线的体介电常数为4,则它的有效介电常数为3。

19、 直径为1MIL 的圆导线的局部电感约是25NH/IN 或1NH/MM。

20、 由10MIL 厚的线条做成直径为1IN 的一个圆环线圈,它的大小相当于拇指和食指围在一起,其回路电感约为85NH。

三、第21-30

21、 直径为1IN 的圆环的单位长度电感约是25NH/IN 或1NH/MM。例如,如果封装引线是环形线的一部分,且长为0.5IN,则它的电感约是12NH。

22、 当一对圆杆的中心距离小于它们各自长度的10%时,局部互感约是各自的局部互感的50%。

23、 当一对圆杆中心距与它们的自身长度相当时,它们之间的局部互感比它们各自的局部互感的10%还要少。

24、 SMT 电容(包括表面布线、过孔以及电容自身)的回路电感大概为2NH,要将此数值降至1NH 以下还需要许多工作。

25、 平面对上单位面积的回路电感是33PHx 介质厚度(MIL)。

26、 过孔的直径越大,它的扩散电感就越低。一个直径为25MIL 过孔的扩散电感约为50PH。

27、 如果有一个出沙孔区域,当空闲面积占到50%时,将会使平面对间的回路电感增加25%。

28、 铜的趋肤深度与频率的平方跟成反比。1GHZ 时,其为2UM。所以,10MHZ 时,铜的趋肤是20UM。

29、 在50 欧姆的1 盎司铜传输线中,当频率约高于50MHZ 时,单位长度回路电感为一常数。这说明在频率高于50MHZ 时,特性阻抗时一常数。

30、 铜中电子的速度极慢,相当于蚂蚁的速度,也就是1CM/S。

四、第31-40

31、 信号在空气中的速度约是12IN/NS。大多数聚合材料中的信号速度约为6IN/NS。

32、 大多数辗压材料中,线延迟1/V 约是170PS/IN。

33、 信号的空间延伸等于上升时间X 速度,即RTx6IN/NS。

34、 传输线的特性阻抗与单位长度电容成反比。

35、 FR4 中,所有50 欧姆传输线的单位长度电容约为3.3PF/IN。

36、 FR4 中,所有50 欧姆传输线的单位长度电感约为8.3NH/IN。

37、 对于FR4 中的50 欧姆微带线,其介质厚度约是线宽的一半。

38、 对于FR4 中的50 欧姆带状线,其平面间的间隔时信号线线宽的2倍。

39、 在远小于信号的返回时间之内,传输线的阻抗就是特性阻抗。例如,当驱动一段3IN 长的50 欧姆传输线时,所有上升时间短与1NS 的驱动源在沿线传输并发生上升跳变时间内感受到的就是50 欧姆恒定负载。

40、 一段传输线的总电容和时延的关系为C=TD/Z0。

五、第41-50

41、 一段传输线的总回路电感和时延的关系为L=TDxZ0。

42、 如果50 欧姆微带线中的返回路径宽度与信号线宽相等,则其特性阻抗比返回路径无限宽时的特性阻抗高20%。

43、 如果50 欧姆微带线中的返回路径宽度至少时信号线宽的3 倍,则其特性阻抗与返回路径无限宽时的特性阻抗的偏差小于1%。

44、 布线的厚度可以影响特性阻抗,厚度增加1MIL,阻抗就减少2欧姆。

45、 微带线定部的阻焊厚度会使特性阻抗减小,厚度增加1MIL,阻抗减少2欧姆。

46、 为了得到精确的集总电路近似,在每个上升时间的空间延伸里至少需要有3.5 个LC 节。

47、 单节LC 模型的带宽是0.1/TD。

48、 如果传输线时延比信号上升时间的20%短,就不需要对传输线进行端接。

49、 在50 欧姆系统中,5 欧姆的阻抗变化引起的反射系数是5%。

50、 保持所有的突变(IN)尽量短于上升时间(NS)的量值。

六、第51-60

51、 远端容性负载会增加信号的上升时间。10-90 上升时间约是(100xC)PS,其中C 的单位是PF。

52、 如果突变的电容小于0.004XRT,则可能不会产生问题。

53、 50 欧姆传输线中拐角的电容(Ff)是线宽(MIL)的2 倍。

54、 容性突变会使50%点的时延约增加0.5XZ0XC。

55、 如果突变的电感(NH)小于上升时间(NS)的10 倍,则不会产生问题。

56、 对上升时间少于1NS 的信号,回路电感约为10NH 的轴向引脚电阻可能会产生较多的反射噪声,这时可换成片式电阻。

57、 在50 欧姆系统中,需要用4PF 电容来补偿10NH 的电感。

58、 1GHZ 时,1 盎司铜线的电阻约是其在DC 状态下电阻的15 倍。

59、 1GHZ 时,8MIL 宽的线条的电阻产生的衰减与介质此材料产生的衰减相当,并且介质材料产生的衰减随着频率变化得更快。

60、 对于3MIL或更宽的线条而言,低损耗状态全是发生在10MHZ频率以上。在低损耗状态时,特性阻抗以及信号速度与损耗和频率无关。在常见的级互连中不存在由损耗引起的色散现象。

七、第61-70

61、 -3DB 衰减相当于初始信号功率减小到50%,初始电压幅度减小到70%。

62、 -20DB 衰减相当于初始信号功率减小到1%,初始电压幅度减小到10%。

63、 当处于趋肤效应状态时,信号路径与返回路径的单位长度串联约是(8/W)Xsqrt(f)(其中线宽W:MIL;频率F:GHZ)。

64、 50 欧姆的传输线中,由导体产生的单位长度衰减约是36/(Wz0)DB/IN。

65、 FR4 的耗散因子约是0.02。

66、 1GHZ 时,FR4 中由介质材料产生的衰减约是0.1DB/IN,并随频率线性增加。

67、 对于FR4 中的8MIL 宽、50 欧姆传输线,在1GHZ 时,其导体损耗与介质材料损耗相等。

68、 受损耗因子的制约,FR4 互连线(其长是LEN)的带宽约是30GHZ/LEN。

69、 FR4 互连线可以传播的最短时间是10PS/INxLEN。

70、 如果互连线长度(IN)大于上升时间(NS)的50 倍,则FR4 介质板中由损耗引起的上升边退化是不可忽视的。

八、第71-80

71、 一对50 欧姆微带传输线中,线间距与线宽相等时,信号线间的耦合电容约占5%。

72、 一对50 欧姆微带传输线中,线间距与线宽相等时,信号线间的耦合电感约占15%。

73、 对于1NS 的上升时间,FR4 中近端噪声的饱和长度是6IN,它与上升时间成比例。

74、 一跟线的负载电容是一个常数,与附近其他线条的接近程度无关。

75、 对于50 欧姆微带线,线间距与线宽相等时,近端串扰约为5%。

76、 对于50 欧姆微带线,线间距是线宽的2 倍时,近端串扰约为2%。

77、 对于50 欧姆微带线,线间距是线宽的3 倍时,近端串扰约为1%。

78、 对于50 欧姆带状线,线间距与线宽相等时,近端串扰约为6%。

79、 对于50 欧姆带状线,线间距是线宽的2 倍时,近端串扰约为2%。

80、 对于50 欧姆带状线,线间距是线宽的3 倍时,近端串扰约为0.5%。

九、第81-90

81、 一对50 欧姆微带传输线中,间距与线宽相等时,远端噪声是4%Xtd/rt。如果线时延是1ns,上升时间时0.5ns,则远端噪声是8%。

82、 一对50 欧姆微带传输线中,间距是线宽的2 倍时,远端噪声是2%Xtd/rt。如果线时延是1ns,上升时间时0.5ns,则远端噪声是4%。

83、 一对50欧姆微带传输线中,间距是线宽的3 倍时,远端噪声是1.5%Xtd/rt。如果线时延是1ns,上升时间时0.5ns,则远端噪声是4%。

84、 带状线或者完全嵌入式微带线上没有远端噪声。

85、 在50 欧姆总线中,不管是带状线还是微带线,要使最怀情况下的远端噪声低于5%,就必须保持线间距大于线宽的2 倍。

86、 在50 欧姆总线中,线间距离等于线宽时,受害线上75%的窜扰来源于受害线两边邻近的那两跟线。

87、 在50 欧姆总线中,线间距离等于线宽时,受害线上95%的窜扰来源于受害线两边距离最近的每边各两根线条。

88、 在50 欧姆总线中,线间距离是线宽的2 倍时,受害线上100%的窜扰来源于受害线两边邻近的那两根线条。这是忽略与总线中其他所有线条间的耦合。

89、 对于表面布线,加大相邻信号线间的距离使之足以添加一个防护布线,串扰常常就会减小到一个可以接受的水平,而且这是没必要增加防护布线。添加终端短接的防护布线可将串扰减小到50%。

90、 对于带状线,使用防护线可以使串扰减小到不用防护线时的10%。

十、第91-100

91、 为了保持开关噪声在可以接受的水平,必须时互感小于2.5nhx 上升时间(ns)。

92、 对于受开关噪声限制的接插件或者封装来说,最大可用的时钟频率是250MHZ/(NxLm)。其中,Lm 是信号/返回路径对之间的互感(nh),N 是同时开馆的数量。

93、 在LVDS 信号中,共模信号分量是比差分信号分量达2倍以上。

94、 如果之间没有耦合,差分对的差分阻抗是其中任意一个单端线阻抗的2倍。

95、 一对50 欧姆微带线,只要其中一跟线的电压维持在高或低不变,则另一跟线的单端特性阻抗就与邻近线的距离完全无关。

96、 在紧耦合差分微带线中,与线宽等于线间距时的耦合相比,线条离得很远而没有耦合时,差分特性阻抗仅会降低10%左右。

97、 对于宽边耦合差分对,线条间的距离应至少比线宽大,这么做的目的是为了获得可高达100 欧姆的查分阻抗。

98、 FCC的B级要求是,在100MHZ 时,3M远处的远场强度要小于150UV/M.

99、 邻近的单端攻击次线在强耦合差分对上产生的差分信号串扰比弱耦合差分对上的少30%。

100、 邻近的单端攻击次线在强耦合差分对上产生的共模信号串扰比弱耦合差分对上的多30%。

以上内容来源于网络

围观 5

1、线电阻的电压降的影响——地电平(0电平)直流引起的低电平提高

图中虚线为提高的情况。提高幅度与IC的功耗大小、IC密度、馈电方式、地线电阻(R) 、馈电的地线总电流有关。 ΔV地= ΔI× ΔR


2、 信号线电阻的电压降的影响

a) IC输出管脚经过印制导线或电缆到另一IC的输入脚,

输出低电平电流在印制导线或电缆电阻上引起一个低电平的抬高,其值为ΔVOL=IOL×R 。 见图中的上面一条虚线。


显而易见,低电平的抬高与印制导线电阻值及输出低电平电流有关,如下图所示:


B点的低电平比A点的低电平高

注意:当IC输出脚为低电平时,如果此器件不是驱动器, 而是一般器件,则由于输出低电平电流太大, 远大于器件手册给出的值,输出三极管将退出饱和区,进入工作区,使输出低电平抬高很多。如下图中上面一条虚线所示:


决定因素:端接方式

端接电阻大小

输出管饱和深度

输出管β值

b) IC输出管脚经过印制导线或电缆到另一个IC的输入脚,输出高电平电流在印制导线或电缆电阻上引起一个高电平的降低,其值为ΔVOH=IOH× R,见下图中高电平上的下面虚线:


IOH由下列因素决定:端接方式、端接电平、端接电阻大小

R由下列因素决定:线宽、线厚、线长

显而易见,高电平的降低与印制导线或电缆电阻值及输出高电平电流有关,如下图所示:


B点的高电平比A点的高电平要低

注意:IC输出脚为高电平时, 如果此器件不是驱动器,而是一般器件, 则由于输出高电平电流太大,远大于器件手册给出的值时,输出管也会退出饱和区,进入工作区,使输出高电平降低很多。如下图中下面一条虚线所示:


3、电源线电阻的电压降的影响

IC的电源电压(如+3.3V),如果系统中存在差值,当小于+3.3V时, 输出高电平将产生一个下降值, 如上图中高电平上的虚线所示:


由于系统电源有集中电源和分散的电源模块之分,此差值不同,由于IC功耗的大小、IC密度、馈电方式、电源线的馈电电阻值以及电源电流值,引起一个 ΔVCC (ΔVCC =ΔI×ΔR)

以上原因,使TTL信号波形变得离理想波形很远了。 低电平大为提高了,高电平也大为降低了。 对这些值若不严加控制, 对系统工作的稳定可靠工作是不利的。此外,结温差,即不同功耗的器件的P-N结的温度不同,还会影响高低电平及门槛电平的变化也会影响系统工作。

除上面所说的直流成分之外,更为重要的是系统是以极高频率在工作,也就是说, 系统内的器件、导线有各种频率的, 各种转换速率的信号在动作、传递。 首先是相互之间的信号电磁藕合 (串扰) 和信号在不同特性阻抗传输路径上的反射, 以及电源, 地电平由于IC高频转换引起电流尖峰电平,使TTL信号波形变得更坏。

4、转换噪声

由于系统工作时,器件以高频转换,造成供电系统上有高频率变化的电流尖峰,而供电的电源线路和地线路都可看成是很小的电阻、电感、电容元件。电流尖峰值太大, 在它们上面会产生较大的交流尖峰电压,其电源上的尖峰电压基本上会串扰到高电平上,而地电平上的尖峰电压会串扰到低电平上,如下图所示:IC内部同样存在这种尖峰电压。


5、串扰噪声

由于系统组装越来越密, 印制导线之间的距离越来越近,邻近导线上有高速转换的电平信号。 如正跳变信号跳变的时间tr和负跳变的时间tf都很小,使得导线上已有信号上叠加一个较大的电磁藕合信号(串扰信号)。如下图中较大的尖峰信号。这些信号还包括插头座上的信号针之间的串扰信号以及电缆中信号之间的串扰。


决定因素:tr与tf值、线宽、线间距、(基材)介质的厚度、介质的介电常数、平行线长、重叠线长、插头座信号针地针比、电缆信号线地线比。

6、 反射噪声

如果IC之间的互连线比较长 (复杂系统往往是这样) ,线的特性阻抗又不均匀,或者终端没有匹配,会引起反射,如果始端也不匹配, 则会来回 反射而造成振铃。 如下图所示:


决定因素:特性阻抗、匹配方式、失配大小

终端反射系数、始端反射系数、线长

7、边沿畸变

如果信号频率升高到一定程度,也就是器件工作频率达到一定的高度极限,而且印制导线又较长或者负载电容较大时, tr ≥tw上升时间等于或大于脉冲宽度,信号畸变到没有高低电平平顶或者远离平顶。如下图所示(实线):

举例“仿真或示波器实测”均可验证。

决定因素:线宽、线长、基材介质厚度、介质介电常数、负载数、工作频率(脉宽)、tr数字信号的变化。讨论了上面七条,可见其畸变不容忽视。如果任其自流,不严加限制,造出来的系统不可能稳定、可靠的工作。


免责声明:本文系网络转载,版权归原作者所有。如有问题,请联系我们,谢谢!

围观 16

1、什么是电磁干扰(EMI)和电磁兼容性(EMC)?

(Electromagnetic Interference),有传导干扰和辐射干扰两种。 传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络。在高速PCB及系统设计中,高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源,能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。

自从电子系统降噪技术在70年代中期出现以来,主要由于美国联邦通讯委员会在1990年和欧盟在1992提出了对商业数码产品的有关规章,这些规章要求各个公司确保它们的产品符合严格的磁化系数和发射准则。符合这些规章的产品称为具有电磁兼容性EMC(Electromagnetic Compatibility)。
具体需要参考标准。

2、什么是信号完整性(signal integrity)?

信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候,具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的,而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等。常见信号完整性问题及解决方法

3、什么是反射(reflection)?

反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处,但是有一部分被反射了。如果源端与负载端具有相同的阻抗,反射就不会发生了。
源端与负载端阻抗不匹配会引起线上反射,负载将一部分电压反射回源端。如果负载阻抗小于源阻抗,反射电压为负,反之,如果负载阻抗大于源阻抗,反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。

4、什么是串扰(crosstalk)?

串扰是两条信号线之间的耦合,信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。理解前向串扰和后向串扰。

5、什么是过冲(overshoot)和下冲(undershoot)?

过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作,导致过早地失效。过分的下冲能够引起假的时钟或数据错误(误操作)。

6、什么是振荡(ringing)和环绕振荡(rounding)?

振荡的现象是反复出现过冲和下冲。信号的振荡和环绕振荡由线上过度的电感和电容引起,振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中,如时钟等,振荡和环绕振荡同反射一样也是由多种因素引起的,振荡可以通过适当的端接予以减小,但是不可能完全消除。

7、什么是地电平面反弹噪声和回流噪声?

在电路中有大的电流涌动时会引起地平面反弹噪声(简称为地弹),如大量芯片的输出同时开启时,将有一个较大的瞬态电流在芯片与板的电源平面流过,芯片封装与电源平面的电感和电阻会引发电源噪声,这样会在真正的地平面(0V)上产生电压的波动和变化,这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。
由于地电平面(包括电源和地)分割,例如地层被分割为数字地、模拟地、屏蔽地等,当数字信号走到模拟地线区域时,就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V,3.3V,5V等。所以在多电压PCB设计中,地电平面的反弹噪声和回流噪声需要特别关心。

8、在时域(time domain)和频域(frequency domain)之间有什么不同?

时域(time domain)是以时间为基准的电压或电流的变化的过程,可以用示波器观察到。它通常用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲(overshoot)、、下冲(undershoot)以及建立时间(settling times)。
频域(frequency domain)是以频率为基准的电压或电流的变化的过程,可以用频谱分析仪观察到。它通常用于波形与FCC和其它EMI控制限制之间的比较。

9、什么是阻抗(impedance)?

阻抗是传输线上输入电压对输入电流的比率值(Z0=V/I)。当一个源送出一个信号到线上,它将阻碍它驱动,直到2*TD时,源并没有看到它的改变,在这里TD是线的延时(delay)。

10、什么是建立时间(settling time)?

建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间。

11、什么是管脚到管脚(pin-to-pin)的延时(delay)?

管脚到管脚延时是指在驱动器端状态的改变到接收器端状态的改变之间的时间。这些改变通常发生在给定电压的50%,最小延时发生在当输出第一个越过给定的阈值(threshold),最大延时发生在当输出最后一个越过电压阈值
(threshold) ,测量所有这些情况。

12、什么是偏移(skew)?

信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被用于在逻辑门上时钟和数据达到的时间偏差。

13、什么是斜率(slew rate)?

Slew rate就是边沿斜率(一个信号的电压有关的时间改变的比率)。I/O 的技术规范 (如PCI)状态在两个电压之间,这就是斜率(slew rate),它是可以测量的。

14、什么是静态线(quiescent line)?

在当前的时钟周期内它不出现切换。另外也被称为 “stuck-at” 线或static线。串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换。

15、什么是假时钟(false clocking)?

假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。

来源:网络

围观 53

1. 信号完整性(Signal Integrity):就是指电路系统中信号的质量,如果在要求的时间内,信号能不失真地从源端传送到接收端,我们就称该信号是完整的。

2. 传输线(TransmissionLine):由两个具有一定长度的导体组成回路的连接线,我们称之为传输线,有时也被称为延迟线。

3. 集总电路(Lumped circuit):在一般的电路分析中,电路的所有参数,如阻抗、容抗、感抗都集中于空间的各个点上,各个元件上,各点之间的信号是瞬间传递的,这种理想化的电路模型称为集总电路。

4. 分布式系统(DistributedSystem):实际的电路情况是各种参数分布于电路所在空间的各处,当这种分散性造成的信号延迟时间与信号本身的变化时间相比已不能忽略的时侯,整个信号通道是带有电阻、电容、电感的复杂网络,这就是一个典型的分布参数系统。

5. 上升/下降时间(Rise/Fall Time):信号从低电平跳变为高电平所需要的时间,通常是量度上升/下降沿在10%-90%电压幅值之间的持续时间,记为Tr。

6. 截止频率(Knee Frequency):这是表征数字电路中集中了大部分能量的频率范围(0.5/Tr),记为Fknee,一般认为超过这个频率的能量对数字信号的传输没有任何影响。

7. 特征阻抗(Characteristic Impedance):交流信号在传输线上传播中的每一步遇到不变的瞬间阻抗就被称为特征阻抗,也称为浪涌阻抗,记为Z0。可以通过传输线上输入电压对输入电流的比率值(V/I)来表示。

8. 传输延迟(Propagation delay):指信号在传输线上的传播延时,与线长和信号传播速度有关,记为tPD。

9. 微带线(Micro-Strip):指只有一边存在参考平面的传输线。

10. 带状线(Strip-Line):指两边都有参考平面的传输线。

11. 趋肤效应(Skin effect):指当信号频率提高时,流动电荷会渐渐向传输线的边缘靠近,甚至中间将没有电流通过。与此类似的还有集束效应,现象是电流密集区域集中在导体的内侧。

12. 反射(Reflection):指由于阻抗不匹配而造成的信号能量的不完全吸收,发射的程度可以有反射系数ρ表示。

13. 过冲/下冲(Over shoot/under shoot):过冲就是指接收信号的第一个峰值或谷值超过设定电压——对于上升沿是指第一个峰值超过最高电压;对于下降沿是指第一个谷值超过最低电压,而下冲就是指第二个谷值或峰值。

14. 振荡:在一个时钟周期中,反复的出现过冲和下冲,我们就称之为振荡。振荡根据表现形式可分为振铃(Ringing)和环绕振荡,振铃为欠阻尼振荡,而环绕振荡为过阻尼振荡。

15. 匹配(Termination):指为了消除反射而通过添加电阻或电容器件来达到阻抗一致的效果。因为通常采用在源端或终端,所以也称为端接。

16. 串扰:串扰是指当信号在传输线上传播时,因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰,这种干扰是由于传输线之间的互感和互容引起的。

17. 信号回流(Return current):指伴随信号传播的返回电流。

18. 自屏蔽(Self shielding):信号在传输线上传播时,靠大电容耦合抑制电场,靠小电感耦合抑制磁场来维持低电抗的方法称为自屏蔽。

19. 前向串扰(Forward Crosstalk):指干扰源对牺牲源的接收端产生的第一次干扰,也称为远端干扰(Far-end crosstalk)。

20. 后向串扰(Forward Crosstalk):指干扰源对牺牲源的发送端产生的第一次干扰,也称为近端干扰(Near-end crosstalk)。

21. 屏蔽效率(SE):是对屏蔽的适用性进行评估的一个参数,单位为分贝。

22. 吸收损耗:吸收损耗是指电磁波穿过屏蔽值氖焙蚰芰克鸷牡氖俊?br>20.反射损耗:反射损耗是指由于屏蔽的内部反射导致的能量损耗的数量,他随着波阻和屏蔽阻抗的比率而变化。

23. 校正因子:表示屏蔽效率下降的情况的参数,由于屏蔽物吸收效率不高,其内部的再反射会使穿过屏蔽层另一面的能量增加,所以校正因子是个负数,而且只使用于薄屏蔽罩中存在多个反射的情况分析。

24. 差模EMI:传输线上电流从驱动端流到接收端的时候和它回流之间耦合产生的EMI,就叫做差模EMI。

25. 共模EMI:当两条或者多条传输线以相同的相位和方向从驱动端输出到接收端的时候,就会产生共模辐射,既共模EMI。

26. 发射带宽:即最高频率发射带宽,当数字集成电路从逻辑高低之间转换的时候,输出端产生的方波信号频率并不是导致EMI的唯一成分。该方波中包含频率范围更宽广的正弦谐波分量,这些正弦谐波分量是工程师所关心的EMI频率成分,而最高的EMI频率也称为EMI的发射带宽。

27. 电磁环境:存在于给定场所的所有电磁现象的总和。

28. 电磁干扰:电磁骚扰引起设备、传输通道和系统性能的下降。

29. 电磁兼容性:设备或者系统在电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。

30. 系统内干扰:系统中出现由本系统内部电磁骚扰引起的电磁干扰。

31. 系统间干扰:有其他系统产生的电磁干扰对一个系统造成的电磁干扰。

32. 静电放电:具有不同静电电位的物体相互接近或者接触时候而引起的电荷转移。

33. 建立时间(Setup Time):建立时间就是接收器件需要数据提前于时钟沿稳定存在于输入端的时间。

34. 保持时间(Hold Time):为了成功的锁存一个信号到接收端,器件必须要求数据信号在被时钟沿触发后继续保持一段时间,以确保数据被正确的操作。这个最小的时间就是我们说的保持时间。

35. 飞行时间(Flight Time):指信号从驱动端传输到接收端,并达到一定的电平之间的延时,和传输延迟和上升时间有关。

36. Tco:是指器件的输入时钟边缘触发有效到输出信号有效的时间差,这是信号在器件内部的所有延迟总和,一般包括逻辑延迟和缓冲延迟。缓冲延迟(buffer delay):指信号经过缓冲器达到有效的电压输出所需要的时间

37. 时钟抖动(Jitter):时钟抖动是指时钟触发沿的随机误差,通常可以用两个或多个时钟周期之间的差值来量度,这个误差是由时钟发生器内部产生的,和后期布线没有关系。

38. 时钟偏移(Skew):是指由同样的时钟产生的多个子时钟信号之间的延时差异。

39. 假时钟: 假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。

40. 电源完整性(PowerIntegrity): 指电路系统中的电源和地的质量。

41. 同步开关噪声(Simultaneous Switch Noise):指当器件处于开关状态,产生瞬间变化的电流(di/dt),在经过回流途径上存在的电感时,形成交流压降,从而引起噪声,简称SSN。也称为Δi噪声。

42. 地弹(Ground Bounce):指由于封装电感而引起地平面的波动,造成芯片地和系统地不一致的现象。同样,如果是由于封装电感引起的芯片和系统电源差异,就称为电源反弹(Power Bounce)。

来源:EDA联盟网

围观 398

具有40年研究经验的国际大师Eric Bogatin给出的:100条使信号完整性问题最小化的通用设计原则

No.1 网络信号质量问题最小化

策略---保持信号在整个路径中感受到的瞬态阻抗不变。

设计原则:

1. 使用可控之阻抗布线。

2. 理想情况下,所有的信号应使用低电平平面作为参考平面。

3. 若使用不同的电压平面作为信号的参考平面,则这些平面之间必须是紧耦合。为此,用最薄的介质材料将不同的电压平面隔开,幷使用多个传感量小的去耦合电容。

4. 使用2D场求解工具计算给定特性阻抗的叠层设计规则,其中包括阻焊层和布线厚度的影响。

5. 在点到点的拓扑结构中,无论单向还是双向,都要使用串联端接策略。

6. 在多点总线中要端接总线上的所有节点。

7. 保持桩线的时延小于最快信号的上升时间的20%。

8. 终端电阻应尽可能接近封装焊盘。

9. 如果10pF电容的影响不要紧,就不用担心拐点的影响。

10. 每个信号都必须有返回路径,它位于信号路径的下方,其宽度至少是信号线宽的三倍。

11. 即使信号路径布线绕道进行,也不要跨越返回路径上的突变处。

12. 避免在信号路径中使用电气性能变化的布线。

13. 保持非均匀区域尽量短。

14. 在上升时间小于1 ns的系统中,不要使用轴向引脚电阻,应使用SMT电阻幷使其回路电感最少。

15. 当上升时间小于150 ps时,尽量减小终端SMT电阻的回路电感,或者采用集成电阻以及嵌入式电阻。

16. 过孔通常呈现容性,减少捕获焊盘和增加反焊盘出砂孔的直径可以减少过孔的影响。

17. 可以考虑给低成本线接头的焊盘添加一个小电容来补偿它的高电感。

18. 在布线时,使所有差分对的差分阻抗为一常量。

19. 在差分对中尽量避免不对称性,所有布线都应该如此。

20. 如果差分对中的线距发生改变,也应该调整线宽来保持差分阻抗不变。

21. 如果在差分对的一根线上添加一根时延线,则应添加到布线的起始端附近,幷且要将这一区域内的线条间进行去耦合。

22. 只要能保持差分阻抗不变,我们可以改变差分对的耦合状态。

23. 一般来说,在实际中应尽量使差分对紧耦合。

24. 在决定到底采用边缘耦合差分还是侧向耦合差分对时,应考虑布线的密度 电路板的厚度等制约条件,以及销售厂家对叠层厚度的控制能力。如果做得比较好,他们是等效的。

25. 对于所有板级差分对,平面上存在很大的返回电流,所以要尽量避免返回路径中的所有突变。如果有突变,对差分对中的每条线要做同样的处理。

26. 如果接收器的共模抑制比很低,就要考虑端接共模信号。端接共模信号幷不能消除共模信号,只是减少振铃。

27. 如果损耗很重要,应尽量用宽的信号线,不要使用小于5mil的布线。

28. 如果损耗很重要,应使布线尽量短。

29. 如果损耗很重要,尽量做到使容性突变最小化。

30. 如果损耗很重要,实际信号过孔使其具有50 ohm的阻抗,这样做意味着可以尽可能减少桶壁尺寸 减小捕获焊盘尺寸 增加反焊盘出砂孔德尺寸。

31. 如果损耗很重要,尽可能使用低损耗因子的叠层。

32. 如果损耗很重要,考虑采用预加重合均衡化措施。

No.2串扰最小化

策略---减少信号路径和返回路径间的互容和互感。

设计原则:

33. 对于微带线或带状线来说,保持相邻信号路径的间距至少为线宽的2倍。

34. 使返回路径中的信号可能经过的突变最小化。

35. 如果在返回路径中必须跨越间隙,则只能使用差分对。决不能用离得很近的单端信号布线跨越间隙。

36. 对于表面线条来说,使耦合长度尽可能短,幷使用厚的阻焊层来减少远程串扰。

37. 若远程串扰很严重,在表面线条上添加一层厚的叠层,使其成为嵌入式微带线。

38. 对于远程串扰很严重的耦合长度很长的传输线,采用带状线布线。

39. 若不能使耦合长度短于饱和长度,则不用考虑减少耦合长度,因为减少耦合长度对于近端串扰没有任何改善。

40. 尽可能使用介电常数最低的叠层介质材料,这样做可以在给定特性阻抗的情况下,使得信号路径与返回路径间的介质厚度保持最小。

41. 在紧耦合微带线总线中,使线间距至少在线宽的2倍以上,或者把对时序敏感的信号线布成带状线,这样可以减少确定性抖动。

42. 若要求隔离度超过-60dB,应使用带有防护布线的带状线。

43. 一般使用2D场求解工具来估计是否需要使用防护布线。

44. 若使用防护布线,尽量使其达到满足要求的宽度,幷用过孔使防护线与返回路径短接。如果允许,可以沿着防护线增加一些短接过孔,这些过孔幷不像两端的过孔那样重要,但有一定改善。

45. 使封装或接插件的返回路径尽量短,这样可以减小地弹。

46. 使用片级封装而不使用更大的封装。

47. 使电源平面和返回平面尽量接近,可减少电源返回路径的地弹噪声。

48. 使信号路径与返回路径尽量接近,幷同时与系统阻抗相匹配,可以减少信号路径中的地弹。

49. 避免在接插件和封装中使用公用返回路径。

50. 当在封装或线接头中分配引线时,应把最短的引线作为地路径,并使电源引线和地引线均匀分布在信号线的周围,或者使其尽量接近载有大量开关电流的信号线。

51. 所有空引线或引脚都应接地。

52. 如果每个电阻都没有独立的返回路径,应避免使用单列直插封装电阻排。

53. 检查镀层以确认阻焊盘在过孔面上不存在交叠;在电源和地平面对应的出砂孔之间都留有足够的空间。

54. 如果信号改变参考平面,则参考平面应尽量靠近信号平面。如果使用去耦电容器来减少返回路径的阻抗,它的电容器幷不时最重要的,应选取和设计具有最低回路电感的电容才是关键。

55. 如果有大量信号线切换参考平面,就要使这些信号线的过孔彼此之间尽量远离,而不是使其集中在同一地方。

56. 如果有信号切换参考平面,幷且这些平面间具有相同电压,则尽量将信号线过孔与返回路径过孔数量放置在一起。

No.3减小轨道塌陷

策略---减小电源分配网络的阻抗。

设计原则:

57. 减小电源和地路径间的回路电感。

58. 使电源平面和地平面相邻幷尽量靠近。

59. 在平面间使用介电常数尽量高的介质材料使平面间的阻抗最低。

60. 尽量使用多个成对的电源平面和地平面。

61. 使同向电流相隔尽量远,而反向电流相隔尽量近。

62. 在实际应用中,使电源过孔和地平面过孔尽量靠近。要使它们的间隔至少与过孔的长度相当。

63. 应将电源平面与地平面尽可能靠近去耦电容所在的表面处。

64. 对相同的电源或地焊盘使用多个过孔,但要使过孔间距尽量远。

65. 在电源平面或地平面上布线时,应使过孔的直径尽量大。

66. 在电源焊盘和地焊盘上使用双键合线可以减少键合线的回路电感。

67. 从芯片内部引出尽可能多的电源和地引线。

68. 在芯片封装时引出尽可能多的电源和地引脚。

69. 使用尽可能短的片内互联方法,例如倒装芯片而不是键合线。

70. 封装的引线尽可能短,例如应使用片级封装而不是QFP封装。

71. 使去耦电容焊盘间的布线和过孔尽可能地短和宽。

72. 在低频时使用一定量的去耦电容来代替稳压器件。

73. 在高频时使用一定量的去耦电容来抵消等效电感。

74. 使用尽可能小的去耦电容,幷尽量减小电容焊盘上与电源和地平面相连的互连线的长度。

75. 在片子上使用尽可能多的去耦电容。

76. 在封装中应使用尽可能多的低电感去耦电容。

77. 在I/O接口设计中使用差分对。

No.4减小电磁干扰(EMI)

策略---减小驱动共模电流的电压;增加共模电流路径的阻抗;屏蔽滤波是解决问题的快速方案。

设计原则:

78. 减小地弹。

79. 使所有布线与板子边缘的距离应至少为线宽的5倍。

80. 采用带状布线。

81. 应将告诉或大电流器件放在离I/O接口尽可能远的地方。

82. 在芯片附近放置去耦电容来减小平面中高频电流分量的扩频效应。

83. 使电源平面和地平面相邻幷尽可能接近。

84. 尽可能使用更多的电源平面和地平面。

85. 当使用多个电源平面和地平面对时,在电源平面中修凹壁幷在地平面的边沿处打断接过孔。

86. 尽量将地平面作为表面层。

87. 了解所有封装的谐振频率,当它与时钟频率的谐波发生重叠时就要改变封装的几何结构。

88. 在封装中避免信号在不同电压平面的切换,因为这会产生封装谐振。

89. 在封装中可能出现谐振,就在它的外部加上铁氧体滤波薄片。

90. 在差分对中,减少布线的不对称性。

91. 在所有的差分对接头处使用共模信号扼流滤波器。

92. 在所有外部电缆周围使用共模信号扼流滤波器。

93. 选出所有的I/O线,在时序预算要求内使用上升时间最少的信号。

94. 使用扩频时钟发生器在较宽的频率范围内产生谐波,幷在FFC测试的带宽范围内减少辐射能量。

95. 当连接屏蔽电缆时,保持屏蔽层与外壳良好接触。

96. 减少屏蔽电缆接头至外壳的电感。在电缆和外壳屏蔽层之间使用同轴接头。

97. 设备支座不能破坏外壳的完整性。

98. 只在互连时才能破坏外壳的完整性。

99. 使开孔的直径远小于可能泄露的最低频率辐射的波长。使用数量多而直径小的开孔比数量少而直径大的开孔要好。

100. 导致产品交期Delay就是最昂贵的规则。

围观 278

页面

订阅 RSS - 信号完整性