硬件电路设计之“三极管开关电路”

demi的头像
demi 发布于:周五, 11/29/2019 - 14:40 ,关键词:

本文主要介绍三极管开关电路,重点分析其中三个电阻的作用。

常见的三极管开关电路的结构如下图所示:

其中涉及到三个电阻,分别是:

  • 基极串联电阻;

  • 基极发射极电阻;

  • 集电极电阻。

基极串联电阻的作用如下:

  • 基极必须串接电阻,保护基极,保护CPU的IO口。

  • 如果是高速开关信号,尽量在基极串联电阻上并连一个加速电容以提高高速性能(后续会详细分析该电路)。

基极根据PNP或者NPN管子加上拉电阻或者下拉电阻。基极和发射极需要串接电阻,该电阻的作用是在输入呈高阻态时使晶体管可靠截止,最小值是在前级驱动使晶体管饱和时与基极限流电阻分压后能够满足晶体管的临界饱和,实际选择时会大大高于这个极小值,通常外接干扰越小、负载越重允许的阻值就越大,通常采用10K量级。

  • 下拉电阻阻值不能太大,不然会导致流入基极的电流太小。

  • 如果三极管基极不接下拉电阻(或上拉电阻),就不能设定偏置电压,这样会产生输入信号的交越失真,并且输入电流过大的时候会导致大电流直接流入三极管而导致损坏。而MOS管同样需要一个偏置电压,而下拉电阻可以起到这样的作用,称之为GATE偏置。由于MOS管内部的三个级是彼此绝缘的,所以自然会有电容效应在,当输入信号消失的时候内部的等效电容可以通过下拉电阻进行放电。而且也是必须的,否则会逻辑出错。

  • 基极加电阻同时为了防止输入电流过大,加个电阻可以分一部分电流,这样就不会让大电流直接流入三极管而损坏。

  • 防止三极管受噪声信号的影响而产生误动作,使晶体管截止更可靠!

  • 三极管的基极不能出现悬空,当输入信号不确定时(如输入信号为高阻态时),加下拉电阻,就能使有效接地。

  • 特别是GPIO连接基极的时候,一般IC的GPIO在刚刚上电初始化的时候,GPIO的内部也处于一种上电状态,很不稳定,容易产生噪声,引起误动作!加此电阻,可消除此影响(如果出现一尖脉冲电平,由于时间比较短,所以这个电压很容易被电阻拉低;如果高电平的时间比较长,那就不能拉低了,也就是正常高电平时没有影响)!但是电阻不能过小,影响泄漏电流!(过小则会有较大的电流由电阻流入地)

  • 当三极管开关作用时,ON和OFF时间越短越好,为了防止在OFF时,因晶体管中的残留电荷引起的时间滞后,在B、E之间加一个R起到放电作用。

  • 三极管基级加电阻主要是为了设置一个偏置电压,这样就不会出现信号的失真(这在输入信号有交流时极其重要:如当温度上升时,Ic将增大,导致Ie也会增大,那么在Re上的压降也增大,而Vbe=Vb-IeRe,而Vb此时基本上被下拉电阻保持住,所以使Vbe减小。当然这个减小对0.7V来说是很小的,是从微观上去分析的。Vbe的减小,使Ib减小,结果牵制了Ic的增加,从而使Ic基本恒定。这也是反馈控制的原理)。

集电极电阻在开关电路中的作用主要是为了配合基极电阻调整驱动电流,起到限流作用,避免损坏三极管;同时起到输出高低电平的作用。在模拟电路中配合调整到合适的工作点(避免引起失真)和输出模拟信号。

实际应用中为了节省PCB面积,可以选择多路带有集成偏置电阻的晶体管(如DIODE公司的DDC1xxx系列为可选带一个或者两个偏置电阻的NPN型,DDAxxx系列为PNP型)。

以上就是针对三极管开关电路中的三个电阻的简单介绍。

来源:硬件助手

围观 3