《ARM Cortex-M3权威指南》笔记

editor的头像
editor 发布于:周五, 07/22/2016 - 11:44 ,关键词:

第1章 介绍

一、ARM Cortex‐M3处理器初探

CM3处理器内核是单片机的中央处理单元(CPU)。完整的基于CM3的MCU还需要很多其它组件。在芯片制造商得到CM3处理器内核的使用授权后,它们就可以把CM3内核用在自己的硅片设计中,添加存储器,外设,I/O以及其它功能块。不同厂家设计出的单片机会有不同的配置,包括存储器容量、类型、外设等都各具特色。本书主讲处理器内核本身。如果想要了解某个具体型号的处理器,还需查阅相关厂家提供的文档。

二、ARM的各种架构版本

从ARMv7开始,内核架构首次从单一款式变成3种款式:

款式A:设计用于高性能的“开放应用平台”——越来越接近电脑了

款式R:用于高端的嵌入式系统,尤其是那些带有实时要求的——又要快又要实时。

款式M:用于深度嵌入的,单片机风格的系统中。

让我们再进距离地考察这3种款式:

款式A(ARMv7‐A):需要运行复杂应用程序的“应用处理器”。支持大型嵌入式操作系统(不一定实时——译注),比如Symbian(诺基亚智能手机用),Linux,以及微软的Windows CE和智能手机操作系统Windows Mobile。这些应用需要劲爆的处理性能,并且需要硬件MMU实现的完整而强大的虚拟内存机制,还基本上会配有Java支持,有时还要求一个安全程序执行环境(用于电子商务——译注)。典型的产品包括高端手机和手持仪器,电子钱包以及金融事务处理机。

款式R(ARMv7‐R):硬实时且高性能的处理器。标的是高端实时市场。那些高级的玩意,像高档轿车的组件,大型发电机控制器,机器手臂控制器等,它们使用的处理器不但要很好很强大,还要极其可靠,对事件的反应也要极其敏捷。

款式M(ARMv7‐M):认准了旧世代单片机的应用而量身定制。在这些应用中,尤其是对于实时控制系统,低成本、低功耗、极速中断反应以及高处理效率,都是至关重要的。Cortex系列是v7架构的第一次亮相,其中Cortex‐M3就是按款式M设计的。

三、指令集的开发

由于历史原因(从ARM7TDMI开始),ARM处理器一直支持两种形式上相对独立的指令集,它们分别是:

32位的ARM指令集。对应处理器状态:ARM状态

16位的Thumb指令集。对应处理器状态:Thumb状态

可见,这两种指令集也对应了两种处理器执行状态。在程序的执行过程中,处理器可以动态地在两种执行状态之中切换。实际上, Thumb指令集在功能上是ARM指令集的一个子集,但它能带来更高的代码密度,给目标代码减肥。

Thumb‐2是2003年盛夏的果实,它是Thumb的超集,它同时支持16位和32位指令。

四、Thumb-2指令集体系体系结构(ISA)

五、Cortex‐M3的舞台

略。

六、本书组织

略。

七、深入研究用的读物

《The Cortex‐M3 Technical Reference Manual》,深入了处理器的内心,编程模型,存储器映射,还包括了指令时序。

《The ARMv7‐M Architecture Application Level Reference Manual》第2版,对指令集和存储器模型都提供了最不嫌繁的说明。

其它半导体厂家提供的,基于CM3单片机的数据手册。

如想了解更多总线协议的细节,可以去看《AMBA Specification 2.0》(第4版),它讲了更多AMBA接口的内幕。
对于C程序员,可以从《ARM Application Note 179: Cortex‐M3 Embedded Software Development》(第7版)中得到一些编程技巧和提示。

第2章 Cortex-M3概览

一、简介

CM3 是一个 32 位处理器内核。内部的数据路径是 32 位的,寄存器是 32 位的,存储器接口也是32 位的。

CM3 采用哈佛结构,拥有独立的指令总线和数据总线。但指令总线和数据总线共享同一个存储器空间(一个统一的存储器系统)。换句话说,不是因为有两条总线,可寻址空间就变成8GB了。

CM3 提供一个可选的 MPU,而且在需要情况下也可以使用外部的cache。

CM3 支持大端模式和小端模式。

CM3内部还附赠了好多调试组件,用于在硬件水平上支持调试操作,如指令断点,数据观察点。另外,为支持更高级的调试,还有其它可选组件,包括指令跟踪和多种类型的调试接口。

二、寄存器组

CM3 处理器拥有 R0‐R15 的寄存器组。其中 R13 作为堆栈指针 SP。SP 有两个,但在同一时刻只能有一个可以看到,这也就是所谓的“banked”寄存器。

R0-R12:通用寄存器

R0‐R12 都是 32 位通用寄存器,用于数据操作。但是注意:绝大多数 16 位 Thumb 指令只能访问 R0‐R7,而 32 位 Thumb‐2 指令可以访问所有寄存器。

Banked R13:两个堆栈指针

Cortex‐M3 拥有两个堆栈指针,然而它们是 banked,因此任一时刻只能使用其中的一个。

主堆栈指针(MSP):复位后缺省使用的堆栈指针,用于操作系统内核以及异常处理例程(包括中断服务例程)
进程堆栈指针(PSP):由用户的应用程序代码使用。

堆栈指针的最低两位永远是 0,这意味着堆栈总是 4 字节对齐的。

在ARM编程领域中,凡是打断程序顺序执行的事件,都被称为异常(exception)。除了外部中断外,当有指令执行了“非法操作”,或者访问被禁的内存区间,因各种错误产生的fault,以及不可屏蔽中断发生时,都会打断程序的执行,这些情况统称为异常。在不严格的上下文中,异常与中断也可以混用。另外,程序代码也可以主动请求进入异常状态的(常用于系统调用)。

R14:连接寄存器

当呼叫一个子程序时,由 R14 存储返回地址

不像大多数其它处理器,ARM为了减少访问内存的次数(访问内存的操作往往要3 个以上指令周期,带MMU和cache的就更加不确定了),把返回地址直接存储在寄存器中。这样足以使很多只有1级子程序调用的代码无需访问内存(堆栈内存),从而提高了子程序调用的效率。如果多于1级,则需要把前一级的R14值压到堆栈里。在ARM上编程时,应尽量只使用寄存器保存中间结果,迫不得以时才访问内存。在RISC处理器中,为了强调访内操作越过了处理器的界线,并且带来了对性能的不利影响,给它取了一个专业的术语:溅出。

R15:程序计数寄存器

指向当前的程序地址。如果修改它的值,就能改变程序的执行流(很多高级技巧就在这里面——译注)

特殊功能寄存器

Cortex‐M3 还在内核水平上搭载了若干特殊功能寄存器,包括 :

程序状态字寄存器组(PSRs)

中断屏蔽寄存器组(PRIMASK, FAULTMASK, BASEPRI)

控制寄存器(CONTROL)

特殊功能寄存器功能

三、操作模式和特权极别

CM3 处理器支持两种处理器的操作模式和两级特权操作。

两种操作模式:handler模式和thread模式。

两级特权操作:特权级和用户级。

在 CM3 运行主应用程序时(线程模式),既可以使用特权级,也可以使用用户级;但是异常服务例程必须在特权级下执行。复位后,处理器默认进入线程模式,特权极访问。在特权级下,程序可以访问所有范围的存储器(如果有 MPU,还要在 MPU规定的禁地之外),并且可以执行所有指令。

在特权级下的程序可以为所欲为,但也可能会把自己给玩进去——切换到用户级。一旦进入用户级,再想回来就得走“法律程序”了——用户级的程序不能简简单单地试图改写 CONTROL 寄存器就回到特权级,它必须先“申诉”:执行一条系统调用指令(SVC)。这会触发 SVC 异常,然后由异常服务例程(通常是操作系统的一部分)接管,如果批准了进入,则异常服务例程修改CONTROL寄存器,才能在用户级的线程模式下重新进入特权级。

事实上,从用户级到特权级的唯一途径就是异常:如果在程序执行过程中触发了一个异常,处理器总是先切换入特权级,并且在异常服务例程执行完毕退出时,返回先前的状态(也可以手工指定返回的状态——译注)。

四、内建的嵌套向量中断控制器

CM3 在内核水平上搭载了一颗中断控制器——嵌套向量中断控制器 NVIC(Nested Vectored Interrupt Controller)。NVIC提供如下的功能:

可嵌套中断支持

可嵌套中断支持的作用范围很广,覆盖了所有的外部中断和绝大多数系统异常。外在表现是,这些异常都可以被赋予不同的优先级。当前优先级被存储在 xPSR 的专用字段中。当一个异常发生时,硬件会自动比较该异常的优先级是否比当前的异常优先级更高。如果发现来了更高优先级的异常,处理器就会中断当前的中断服务例程(或者是普通程序),而服务新来的异常——即立即抢占。

向量中断支持

当开始响应一个中断后,CM3 会自动定位一张向量表,并且根据中断号从表中找出 ISR 的入口地址,然后跳转过去执行。

动态优先级调整支持

软件可以在运行时期更改中断的优先级。如果在某 ISR 中修改了自己所对应中断的优先级,而且这个中断又有新的实例处于悬起中(pending),也不会自己打断自己,从而没有重入(reentry)风险。

中断延迟大大缩短

CM3 为了缩短中断延迟,引入了好几个新特性。包括自动的现场保护和恢复,以及其它的措施,用于缩短中断嵌套时的 ISR 间延迟。

中断可屏蔽

既可以屏蔽优先级低于某个阈值的中断/异常(设置 BASEPRI 寄存器),也可以全体封杀(设置 PRIMASK 和 FAULTMASK 寄存器)。

五、存储器映射

不像其它的 ARM 架构,它们的存储器映射由半导体厂家说了算,CM3 预先定义好了“粗线条的”存储器映射。

六、总线接口

CM3 内部有若干个总线接口,以使 CM3 能同时取址和访内(访问内存):

指令存储区总线(两条,I‐Code 总线和 D‐Code 总线): 前者用于取指,后者用于查表等操作,它们按最佳执行速度进行优化。

系统总线 :用于访问内存和外设,覆盖的区域包括 SRAM,片上外设,片外 RAM,片外扩展设备,以及系统级存储区的部分空间。

私有外设总线:负责一部分私有外设的访问,主要就是访问调试组件。它们也在系统级存储区。

七、存储器保护单元

CM3 有一个可选的存储器保护单元。配上它之后,就可以对特权级访问和用户级访问分别施加不同的访问限制。当检测到犯规(violated)时,MPU就会产生一个 fault 异常,可以由 fault异常的服务例程来分析该错误,并且在可能时改正它。

MPU 有很多玩法。最常见的就是由操作系统使用 MPU,以使特权级代码的数据,包括操作系统本身的数据不被其它用户程序弄坏。MPU在保护内存时是按"region”管理的。它可以把某些内存 region 设置成只读,从而避免了那里的内容意外被更改;还可以在多任务系统中把不同任务之间的数据区隔离。一句话,它会使嵌入式系统变得更加健壮,更加可靠。

八、指令系统

CM3 只使用 Thumb‐2 指令集。它使 CM3 在好几个方面都比传统的 ARM处理器更先进:

消灭了状态切换的额外开销,节省了执行时间和指令空间。

不再需要把源代码文件分成按 ARM编译的和按 Thumb 编译的,软件开发的管理大大减负。

无需再反复地求证和测试:究竟该在何时何地切换到何种状态下,我的程序才最有效率。开发软件容易多了。

请注意:CM3 并不支持所有的 Thumb‐2 指令,ARMv7‐M 的规格书只要求实现 Thumb‐2 的一个子集。

九、中断和异常

CM3 的所有中断机制都由 NVIC 实现。除了支持 240 条中断之外,NVIC 还支持 16‐4‐1=11 个内部异常源,可以实现 fault 管理机制。结果,CM3 就有了 256 个预定义的异常类型。

十、调试支持

略。

十一、小结

略。

文章来源:学步园

围观 226
1439